JP2000174325A

JP2000174325A - 異なる結晶格子を持つ結晶性基板を接着するためのプロセス

Info

Publication number: JP2000174325A
Application number: JP11342723A
Authority: JP
Inventors: Paaku Hyui Sanguhii; パークヒュイサングヒー; Barry F Levine; フランクリンレヴィンバリー; Christopher James Pinzone; ジェイムズピンゾーンクリストファー
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 1998-12-02
Filing date: 1999-12-02
Publication date: 2000-06-23

Abstract

(57)【要約】【課題】異なる結晶格子構造を持つ二つの各基板を一
緒に接着させるためのデバイスを製造するプロセス。【解決手段】本発明のプロセスの場合、上記基板面は
完全に清掃され、相互に物理的に接触される。接触の持
続時間および圧力は、上記二つの面の間のファンデルワ
ールス引力により、上記二つの面の間の接着が容易に行
われるように選択される。通常、上記基板の中の一方の
大部分は除去され、永久的な接着を行うために、これら
の接着面が加熱される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デバイス製造用の
プロセスに関し、特に異なる結晶格子を持つ二つの結晶
性基板が一緒に接着される光検出器デバイス製造用のプ
ロセスに関する。

【０００２】

【従来の技術、及び、発明が解決しようとする課題】＜
関連出願への相互参照＞本出願は、１９９７年１０月８
日付の「異なる結晶格子を持つ結晶性基板を接着するた
めのプロセス」という名称の米国特許出願第０８／９４
７，１７５号の一部継続出願である。

【０００３】ある種の半導体デバイスの製造プロセスの
場合には、それぞれが、他方の結晶格子とは異なる結晶
格子を持つ、二つのウエハを一緒に接着しなければなら
ない。例えば、光検出器を製造するためには、結晶性II
I−Ｖ基板（例えば、燐酸インジウム（ＩｎＰ）、イン
ジウム・ガリウム砒素基板（ＩｎＧａＡｓ））が、結晶
性シリコン基板に接着される。（１９９６年）「応用物
理レター」、６８：２８巻、３６９２〜３６９４ページ
掲載の、ホーキンスＡ．他（以下ホーキンス他と呼
ぶ）の「シリコン・ヘテロインターフェース光検出器」
が、上記デバイスについて記載している。本明細書で使
用する場合には、III−Ｖ基板は、元素の中の一つがメ
ンデレーエフの周期表のIII列に含まれていて、元素の
中の一つが上記表のＶ列に含まれている半導体化合物で
ある。

【０００４】ホーキンス他は、シリコン・ウエハが燐酸
インジウム（ＩｎＰ）基板のＩｎＧａＡｓ面に直接溶着
されるアバランシェ光検出器デバイスの製造プロセスに
ついて記載している。ホーキンス他のプロセスの場合に
は、ＩｎＧａＡｓ面が、ＩｎＰ基板上にエピタキシャル
法により成長する。シリコン・ウエハの接着面は、表面
のところに浅いｐタイプの注入を含む、ｎ⁺基板上に成
長したエピタキシャル・シリコン層である。接着後、Ｉ
ｎＰ基板が後で除去され、ＩｎＧａＡｓ層と、シリコン
基板に接着している他の薄いデバイス層だけが残る。接
着は、Ｈ₂雰囲気内において、６５０℃で、２０分間二
つの基板の面を圧着することにより行われる。

【０００５】図１は、結果として得られるデバイス１０
のエピタキシャル層である。一番上のエピタキシャル層
からスタートして、その下の層は、オーム接触用に使用
されるｐ⁺でドーピングされたＩｎＧａＡｓ層２０であ
る。層２０の下には、陽子を吸収するために使用される
真性ＩｎＧａＡｓ層２５が位置する。層２５は、ホウ素
と一緒に注入されたｎタイプのシリコンである層３０に
溶着される。層３０は、検出器に対して増倍領域として
機能する。

【０００６】上記構造体が形成された後で、絶縁デバイ
スを形成するために、エピタキシャル層２０および２５
がエッチングされる。上記デバイスを絶縁するために、
パターン形成されたＡｕ／Ｚｎの金属層６０が、層２０
の上に形成され、マスクにより覆われていない部分が、
エッチングにより除去される。層６０は、一番上のｐタ
イプの接点である。エッチング後に、誘電層７０が、層
２０および２５の残りの部分の側壁部上に形成される。
ｎタイプの接触層８０が、シリコン基板３０の露出部分
８５の上に形成される。

【０００７】ホーキンス他は、上記論文に記載したデバ
イスは、高速度、高利得動作等の可能性をもっていると
報告している。しかし、上記デバイスの品質は、とりわ
け、シリコン−ＩｎＧａＡｓインターフェースの品質に
依存している。従って、二つの異なる面の間に、高品質
のインターフェースを形成するためのプロセスが必要に
なる。

【０００８】

【課題を解決するための手段】本発明は、相互に異なる
結晶格子構造を持つ、二つの各基板（通常は、半導体ウ
エハである）を一緒に接着させるためのプロセスに関す
る。本発明は、さらに、第一の結晶格子構造を持つ第一
の基板が、第二の結晶格子構造を持つ第二の基板に接着
しているデバイスを製造するためのプロセスに関する。
本発明の場合には、約０．１％以上の格子定数の差があ
れば、異なる結晶格子とみなすことができる。

【０００９】本発明のプロセスの場合、上記第一および
第二の基板はきれいに清掃される。その後で、清掃され
た基板は、チャンバ内に導入され、その後で、上記チャ
ンバは窒素のような不活性ガスで満たされる。基板は、
ウエハの表面からすべての酸化物および粒子による汚染
を除去するために再び清掃される。フッ酸（１０％フッ
酸）の水溶液に浸漬するのが適当であると思われる。

【００１０】その後で、基板は、合体され、少なくとも
弱い力で一体に保持される。本明細書で使用するよう
に、弱い力は約１〜１０ポンドの力である。本発明の場
合には、二つの基板を一体に保持するために、もっと強
い力を使用することができる。しかし、力の大きさは、
基板を変形させたり、破壊したりしない程度の力にしな
ければならない。二つのウエハは、これらウエハの間に
引力が発生するのに十分長い時間の間、合体状態に保持
される。以下ファンデルワールス力と呼ぶこの引力は、
ウエハを約５分から約３０分の間、一体に保持した場合
十分に発生する。

【００１１】二つの基板が、ファンデルワールス力によ
り一体に接着された後であって、しかし共有結合を行う
ための加熱を行う前に、通常、デバイスの製造に先だっ
て基板の一方の一部が除去される。例えば、上記光検出
器の場合には、シリコン基板を、III−Ｖ半導体基板
（例えば、ＩｎＰ基板）上に形成されたＩｎＧａＡｓデ
バイス層のような、III−Ｖデバイス層に接着すること
が必要になる。基板が、ファンデルワールス力により、
一体に接着された後で、第一の基板または第二の基板の
中の、どちらかの大部分がエッチングにより除去され
る。除去された基板上に形成された、一つまたはそれ以
上の薄い別々の層だけが、他方の基板に接着された状態
で残る。必要なデバイス層が確実に残るように、エッチ
ング阻止層が、III−Ｖ基板上に形成される。バルクのI
II−Ｖ半導体基板のエッチングを阻止するためのエッチ
ング阻止層の例としては、ＩｎＡｌＡｓ層およびＩｎＧ
ａＡｓ層がある。

【００１２】特に両方の基板の大部分が、デバイス層に
物理的に取付けられている場合には、ウエハを高圧およ
び高温に曝さない方が得策である。好適には、（１００
℃より高い）高温の変動は避けたほうが好ましい。何故
なら、一体に接着された場合、第一の基板と第二の基板
との間の膨張係数の差により、二つの基板が、温度変動
により有意に異なる大きさで膨張したり、収縮したりす
るからである。上記の膨張係数の違いにより、基板内に
歪が導入され、そのために、基板にひび割れが生じる恐
れがある。

【００１３】本発明のプロセスの場合には、上記歪は、
二つの面の間に共有結合を起こさせるために必要なより
高い温度を掛ける前に、（例えば、その上に形成された
ＩｎＧａＡｓ層のような）その上に形成された層だけを
残して、接着面を、（例えば、ＩｎＰ部分のような）II
I−Ｖ基板の大部分を除去することにより防止される。
例えば、他方の基板に接着されている、その上に形成さ
れた層だけを残して、一方の基板の大部分を除去した後
で、構造体は、デバイス層と他方の基板との間に、共有
結合を行うために十分高い温度に加熱される。加熱ステ
ップの温度および持続時間は、主に設計上の選択の問題
であり、デバイス層および基板の材質特性により異な
る。デバイス層がＩｎＧａＡｓであり、基板がシリコン
基板である実施形態の場合には、必要な強度の結合を行
うには、構造体を、約１５分から約３０分の間、約６３
０℃から約６５０℃の範囲の温度に加熱するのが適当で
ある。

【００１４】

【発明の実施の形態】すでに説明したとおり、本発明
は、それぞれが相互に異なる結晶格子定数を持つ、二つ
の結晶格子基板を一体に接着するためのプロセスに関す
る。このような二つの基板を一体に接着する場合の一つ
の問題は、二つの基板の間の格子のズレによる、接着部
分に隣接する基板の領域内で起こる歪である。これらの
歪により、インターフェース状態、欠陥およびトラップ
が発生する。このようなインターフェース状態、欠陥お
よびトラップが存在すると、デバイスの性能に悪影響が
ある。

【００１５】本発明の場合には、接着面を一体に保持す
るために、ファンデルワールス力により、第一の結晶格
子を持つ第一の基板が、第二の結晶格子を持つ第二の基
板に接着される。一体に形成される、面（例えば、一体
に接着される仮のIII−Ｖバルク基板およびシリコン基
板上に形成されたIII−Ｖデバイス層）は、その面から
汚染物および酸化物を除去するために、最初きれいに清
掃される。デバイス層に対する清掃条件は、清掃された
デバイス層の面が、汚染物をほとんど含んでいないで、
ほぼ平滑であり、デバイス層の表面でない部分とほぼ同
じ化学量論をもつように選択されることである。このこ
とは、デバイス層の表面が、ほぼ（例えば、酸化物のよ
うな）不純物を含んでいないことを意味する。このこと
は、また表面のグループIIIおよびグループＶの原子の
量が、デバイス層の表面でない部分のこれらの原子の相
対的量とほぼ同じであることを意味する。従来の清掃方
法の種々の組合せが、このような目的を達成するのに適
していると思われる。

【００１６】基板の清掃が行われてから、基板は、周囲
の雰囲気から基板を隔離はするが、その内部においては
移動することができるようなチャンバ内に導入される。
この目的のためには、従来のグローブ・ボックスが適
している。

【００１７】チャンバ内に基板を導入してから、チャン
バ内の空気が抜かれ、不活性雰囲気が導入される。不活
性雰囲気は、基板材料と反応する成分ガスを含まない雰
囲気である。この目的のためには、窒素雰囲気が適して
いる。

【００１８】その後で、基板の表面が再び清掃される。
従来の清掃方法が適当であると思われる。その後で、相
互に接触するように基板の表面が設置され、ファンデル
ワールス力により基板を一体に保持するのに、十分な時
間の間一体に保持される。本発明のプロセスは有利なプ
ロセスである。何故なら、ファンデルワールス力による
接着を行うのには、基板上に弱い圧力を加えるだけです
むからである。適当な圧力は、約１〜１０ポンドであ
る。本発明の場合には、もっと高い圧力を使用すること
ができるが、そのような高い圧力は必要ではない。ファ
ンデルワールス力による接着を行うために、しばらくの
間、通常は、約５分から約３０分の間、基板は一体に保
持される。

【００１９】その後で、III−Ｖ基板の大部分は、エッ
チングにより除去される。乾式エッチング法も湿式エッ
チング法も、共に適当であると思われる。適当な湿式エ
ッチング法の一例としては、塩酸（ＨＣｌ）の水溶液の
スプレーがある。デバイス層が除去される前に、エッチ
ングを停止するために、III−Ｖ基板は、その上に形成
された（例えば、ＩｎＧａＡｓのような）エッチング阻
止層を持ち、このエッチング阻止層が、エッチングがデ
バイス層にまでエッチングが進行するのを防止する。そ
の後で、III−Ｖ表面とシリコン基板との間で、共有結
合を行うために、構造体が加熱される。（例えば、温度
および持続時間のような）共有結合を行うために適して
いる条件は、当業者にとっては周知のものである。例示
としての条件は、約６３０℃から約６５０℃の範囲内の
温度であり、約１５分から約３０分の持続時間である。

【００２０】種々のデバイスを形成するために、異なる
結晶格子を持つ結晶基板が一体に接着される。その一例
としては、アバランシェ光検出器デバイスがある。アバ
ランシェ光検出器デバイスの場合には、光を吸収し、キ
ャリヤを発生するためにIII−Ｖ基板が使用される。キ
ャリヤはシリコン基板で増倍され、その結果、デバイス
が発生した電気信号が増幅される。説明の便宜上、本明
細書においては、第一の基板をシリコン基板と呼び、第
二の基板をIII−Ｖ基板と呼ぶ。しかし、本発明は、異
なる結晶格子を持つ二つの面を接着するためのものであ
るので、本発明は、これら特定の材料に限定されない。

【００２１】図２は、アバランシェ検出器の一例を示
す。図２のデバイス２００は、シリコン基板２０５上に
形成される。材料２０のパターン形成されたスタック
は、デバイス２００を形成する。パターン形成されたス
タックは、ｎ^-シリコン２１５の層であり、その上にｎ^-
ＩｎＧａＡｓ２２０、ＩｎＰ２２５の層、二酸化シリコ
ン（ＳｉＯ₂）２３０の層、およびｐタイプの金属２５
０（例えば、金−ベリリウム合金）が形成される。ウィ
ンドウ２３５が、スタック２１０内のＳｉＯ₂層２３０
内に形成され、ｐ−ｎ接合２４０を形成するために、亜
鉛がその内部で拡散された。アバランシェ検出器用のそ
の他の構造体は、当業者にとっては周知のものである。

【００２２】上記デバイスは、ＩｎＰ基板上に、一つま
たはそれ以上のＩｎＧａＡｓ層およびＩｎＰ層を形成す
ることにより作成される。一つまたはそれ以上のＩｎＧ
ａＡｓおよびＩｎＰ（またはその他の適当なIII−Ｖ材
料）の層は、デバイス層と呼ばれる。ＩｎＧａＡｓデバ
イス層がＩｎＰ層上に形成される前に、以降の処理中
に、ＩｎＰ基板の大部分を除去するために使用されるエ
ッチング剤からデバイス層を分離し、保護するために、
エッチング阻止層がその上に形成される。上記エッチン
グ阻止用の適当な材料は、当業者にとっては周知のもの
である。適当なエッチング阻止材料としては、ＩｎＧａ
Ａｓ等がある。

【００２３】ＩｎＧａＡｓ層またはＩｎＰ層は、従来の
ＣＶＤ技術を使用して、ＩｎＰ基板上に成長する。通
常、ＩｎＧａＡｓ層またはＩｎＰ層の厚さは、約０．０
５ミクロンから５ミクロンである。基板上にＩｎＧａＡ
ｓ層が形成された後で、ＩｎＧａＡｓから砒素が喪失す
るのを避けるために、基板の温度は５００℃如何に維持
される。

【００２４】すでに説明したとおり、相互間の接触が行
われる前に、基板の表面の清掃が行われる。従来の清掃
方法は適当と思われるが、下記の清掃シーケンスが、以
降のファンデルワールス力による接着に対して、基板面
を適当に清掃することが分かった。下記の例は、本発明
を説明するためのものである。

【００２５】＜例１＞シリコン基板の面を、その上に形
成されたＩｎＧａＡｓ層を持つ上記ＩｎＰ基板と接触さ
せる前に、両方の基板の面を清掃した。シリコン面は、
下記手順により清掃された。１．塵を除去するためのイソピル・アルコールを含む綿
によるシリコン基板の清掃２．アセトン中での、シリコン基板の５分間の煮沸３．脱イオン水での、シリコン面のすすぎ４．ステップ２および３の反復５．イソピル・アルコール内での、シリコン基板の５分
間の煮沸６．脱イオン水内での、シリコン面のすすぎ

【００２６】その後で、面から粒子を除去するために、
シリコン基板を、Ｈ₂ＳＯ₄およびＨ ₂Ｏ₂の１：１の溶液
内に浸漬された。その後で、面を脱イオン水内に１０分
間すすいだ。

【００２７】その後で、シリコン基板を、ＲＣＡ１と呼
ばれる標準ウエハ清掃プロセスにより清掃した。このプ
ロセスにより、シリコン基板の面からホトレジストおよ
び粒子が除去された。基板を、ＲＣＡ１溶液（１００ｍ
ｌの脱イオン水；２５ｍｌのＮＨ₄ＯＨ；２５ｍｌのＨ₂
Ｏ₂）で（８０℃で）煮沸した（その場合、Ｈ₂Ｏ₂は、
脱イオン水およびＮＨ₄ＯＨが沸騰した後で添加され
る）。その後で、基板を脱イオン水で１０分間すすい
だ。）

【００２８】その後で、基板を、（５０容量部ＨＦと１
０容量部の水である）フッ酸水溶液内に入れ、脱イオン
水内で１０分間すすいだ。その後で、ＲＣＡ１によるす
すぎを反復して行い、風を当てて乾燥させた。

【００２９】ＩｎＰ基板のＩｎＧａＡｓ面も、下記の手
順で清掃した。最初に、塵を除去するために、ＩｎＧａ
Ａｓ面を、イソピル・アルコールを含んでいる綿で拭い
た。その後で、基板をアセトン内で５分間煮沸した。そ
の後で、基板を、新しいアセトン内で、さらに５分間煮
沸した。その後で、基板をイソピル・アルコール内で５
分間煮沸した。その後で、ＩｎＧａＡｓ面に、１０分
間、Ｏ₂プラズマ（１００ワット）を吹き付け、その後
で、基板を（１部のＨ₂Ｏ：４部のＨＦ（１０％）の）
フッ酸の水溶液内に入れた。その後で、基板を脱イオン
水内で３０秒間すすぎ、その後で空気を吹き付けて乾燥
させた。その後で、ＩｎＧａＡｓ面を、もう１０分間、
Ｏ₂プラズマ（１００ワット）に当てた。

【００３０】その後で、清掃した両方の基板を、「グロ
ーブ・ボックス」（すなわち、内部に入っている内容物
を、その側面上に設置されたグローブで、手動により操
作することができる容器）内に収容した。グローブ・ボ
ックス内部の雰囲気は除去され、その代わりに窒素ガス
が導入された。その後で、ＩｎＧａＡｓ基板を、面上に
形成されたすべての酸化物を除去するために、３０秒間
フッ酸の水溶液内に入れた。その後で、ＩｎＧａＡｓ基
板を脱イオン水ですすぎ、（窒素ガス）を吹き付けて乾
燥させた。シリコン基板を、３０秒間ＨＦ溶液内に入
れ、その後で、基板を、（窒素ガス）を吹き付けて乾燥
させた。

【００３１】その後で、二つの清掃したウエハ面を相互
に物理的に接触させた。物理的接触が良好になるよう
に、約１〜１０ポンドの力を加えた。約５分から約３０
分後に、グローブ・ボックスから二つのウエハを取り出
し、ＩｎＧａＡｓ基板のＩｎＰ部分の大部分を除去する
ために、ＨＣｌエッチング剤内に入れた。その後で、結
果として得られる構造体を、約６３０℃から約６５０℃
に、約１５分から約３０分間の間、水素の雰囲気の流れ
の中で加熱した。

【００３２】ある実施形態の場合には、接着を行う前
に、二つの面の一方をパターン形成すると有利である。
パターン形成すると、面の凹凸ができ、それにより二つ
の面が一体に押しつけられた時、ガスが逃げることがで
きるようになる。適当なパターンの一例としては、ライ
ンの幅が約１ミクロンから５０ミクロンで、基板内への
パターンの深さが約０．１ミクロンから約１ミクロンで
ある、一連のラインとスペースからなるパターンがあ
る。パターン形成された面が、その上に薄い層が成長し
ている面である場合には、その面は、この薄い層が、そ
の上に形成される前または後のどちらかにパターン形成
される。

【図面の簡単な説明】

【図１】光検出器デバイス用の従来の構造体を示す図で
ある。

【図２】本発明により形成されたデバイスの簡単な側面
図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者バリーフランクリンレヴィンアメリカ合衆国 07039 ニュージャーシィ，リビングストン，ベアブルックレーン 22 (72)発明者クリストファージェイムズピンゾーンアメリカ合衆国 07920 ニュージャーシィ，バスキング，リッジ，コテージストリート８

Claims

【特許請求の範囲】

【請求項１】デバイスを形成するためのプロセスであ
って、最初に、第一の結晶格子を持つ第一の結晶基板と、前記
第一の結晶格子とは異なる第二の結晶格子を持つ第二の
一つの結晶基板とを選択するステップであって、前記第
二の基板が、その上に形成された、少なくとも一つの結
晶デバイス層を持つステップと、前記第一の一つの基板の第一の面と、前記第二の基板上
に形成された一つの結晶デバイス層を清掃するステップ
と、前記清掃した基板と、清掃した一つの結晶デバイス層と
の間を接着するために、十分長い時間の間、前記清掃し
た第一の面を、前記清掃した一つの結晶デバイス層に物
理的に接触させるステップと、前記一つの結晶基板に接着している前記デバイス層を残
して、前記第二の基板を除去するステップと、前記第一の一つの結晶基板と、それに接着している前記
デバイス層との間の接着の強度を増大するために、第一
の一つの結晶基板を加熱するステップとを含むプロセ
ス。
【請求項２】請求項１に記載のプロセスにおいて、前
記第一の一つの結晶基板が、シリコン基板であり、前記
第二の一つの結晶基板が、その上に形成された少なくと
も一つのIII−Ｖ基板であるプロセス。
【請求項３】請求項２に記載のプロセスにおいて、前
記III−Ｖ基板が、燐酸インジウム基板であり、前記少
なくとも一つのIII−Ｖデバイス層が、インジウム・ガ
リウム砒素、および燐酸ガリウムからなるグループから
選択されるプロセス。
【請求項４】請求項１に記載のプロセスにおいて、前
記デバイス層に対する前記清掃条件が、前記面を、ほぼ
汚染を含まない状態に、またほぼ平滑に、また前記デバ
イス層の表面でない部分の組成とほぼ同じ組成になるよ
うに、選択されるプロセス。
【請求項５】請求項１に記載のプロセスにおいて、前
記第一の基板が、約１５分から約３０分の間、約６３０
℃から約６５０℃の温度に加熱されるプロセス。
【請求項６】請求項１に記載のプロセスにおいて、前
記材料の層を、前記材料の層の結晶格子と一致する結晶
格子を持つ前記第一のまたは第二の基板の他方の面に、
前記材料の層を押しつけることにより、前記材料の層
が、前記第一または第二の基板の他方に接着されるプロ
セス。
【請求項７】請求項６に記載のプロセスにおいて、酸
素をほぼ含まない雰囲気内で、約４５０℃から約７００
℃の範囲内の温度で、前記材料の層を、前記第一または
第二の基板の他方の面に押しつけるプロセス。