JPH02196426A - ヒ化アルミニウムガリウムの選択エッチング法 - Google Patents

ヒ化アルミニウムガリウムの選択エッチング法

Info

Publication number
JPH02196426A
JPH02196426A JP1218763A JP21876389A JPH02196426A JP H02196426 A JPH02196426 A JP H02196426A JP 1218763 A JP1218763 A JP 1218763A JP 21876389 A JP21876389 A JP 21876389A JP H02196426 A JPH02196426 A JP H02196426A
Authority
JP
Japan
Prior art keywords
algaas
photoresist
solution
etching
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1218763A
Other languages
English (en)
Other versions
JPH0797573B2 (ja
Inventor
Fan Ren
ファン レン
Nitin J Shah
ニチン ジェー.シャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH02196426A publication Critical patent/JPH02196426A/ja
Publication of JPH0797573B2 publication Critical patent/JPH0797573B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/056Gallium arsenide

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、デイフェンスアドバンストリサーチプロジェ
クトエージエンシー(Defence Advaced
Research Agency)による契約番号P 
29601−82−R−0202、および空車ライト航
空研究所(Air ForceWright Aero
nautica Laboratorie3)による契
約番号F 33615−84−C−1570に基づき、
米国政府援助によりなされたものである。米国政府は本
発明について一定の権利を有する。
本特許明細書は、RoE、Ahrens等により発明さ
れ、本発明と同一譲受人に壌渡されたr GaAs集積
回路の製造」と題する特許明細書と同時に出願されたも
のである。
本発明は、一般に半導体装置製造に関するものであり、
より詳しくは、かかる製造においてヒ化ガリウムに優先
してヒ化アルミニウガリウムを選択的にエツチングする
方法に関するものである。
光学装置(例えば発光ダイオードおよび半導体レーザー
)ならびに高性能半導体装置(例えばヘテロ接合電界効
果トランジスターおよびヘテロ接合バイポーラトランジ
スター)は、異なったバンドギャップエネルギーを有す
る半導体材料をその中に有している。異なったバンドギ
ャップエネルギーやそれに付随する屈折率差は、ポテン
シャルの井戸、トンネリングおよび、導波のような所望
の量子力学的特徴と機能を装置に与える。ヒ化ガリウム
のような化合物半導体は、望ましい種々のバンドギャッ
プエネルギーを与え、正確に制御された層に容易に堆積
される。例えば、ヒ化ガリウム中のガリウムをアルミニ
ウムで置換することにより(ヒ化アルミニウムガリウム
またはA I GaAsの形成)、バンドギャップエネ
ルギーを増大させることができる。一般に、アルミニウ
ム添加量が増加するほど、バンドギャップエネルギーも
増加する。GaAs / A I GaAs材料は、固
相(solid 5ource)分子線エピタキシィ(
MBE) 、金属−有機MBE、気相(gas 5ou
rce) M B Eまたは金属−有機化学気相成長法
(MOCVD)を用いて層として析出することができる
。これら2つの技術は化合物半導体結晶をほとんど原子
単位で成長させることを可能にする。
本発明の主な特徴は、アルミニウム濃度の低いA I 
GaAsまたはGaAsに優先してアルミニウム濃度の
高いA I GaAsをエツチングするA I GaA
sエッチャントを提供するところにある。このエッチャ
ントは比較的低温(好ましくは室温)で機能するので、
慣用のフォトレジストを使用してA I GaAsを選
択的にエツチングすることができる。
このような特徴およびその他の特徴は、A I GaA
s上にマスキング層を堆積させ;マスキング層をパター
ニングしてエツチングすべきAJiGaAspl域を露
出させ; ^l GaAs露出領域を水酸化アンモニウ
ムで洗浄し;さらにこの^I GaAs領域を、希フッ
化水素酸により、該希フッ化水素酸の沸点温度でエツチ
ングすることを特徴とするウェハー上のA I2 Ga
Asの選択的エツチング法の1実施態様中に与えられる
前記およびその他の特徴を一般的に与える別の実施態様
は、A I GaAs上にフォトレジストを堆積させ;
フォトレジストをパターニングしてエッチソゲすべきA
lGaAsjl域を露出させ;フォトレジストをベーキ
ングし;希フッ化水素酸溶液により、該希フッ化水素酸
の沸点以下の温度でA I GaAs領域をエツチング
し、フォトレジストのベーキングによりフォトレジスの
^ll GaAs1iに対する接着力を増大させること
を特徴とするウェハー上のAlGaAsの選択的エツチ
ング法である。
ヒ化アルミニウムガリウム(AlGaAs)中のアルミ
ニウムのモル濃度は通常AlXGa1−XAS中のXで
表わされる。式中Xは^(l GaAs材料に要求され
るバンドギャップエネルギーに依存して、ゼロ(0%あ
るいはアルミニウムなし)から1 (アルミニウム10
0%あるいはガリウムなし)の範囲にある。一般に、ア
ルミニウムが多くなるAlGaAs材料のバンドギャッ
プエネルギーは太き(なる。
本明細書においては、ヒ化ガリウムをGaAsで表わし
、ヒ化アルミニウムガリウムをA I GaASで表わ
す。A 12 GaAs中のアルミニウム濃度はA I
 GaAs中のアルミニウムの百分率で表わすものとす
る。
低アルミニウム濃度/l I GaAs層またはGaA
s層の存在下で、高アルミニウム濃度層を選択的にエツ
チングする方法において、高アルミニウム濃度A I 
GaAsJiが完全にエツチング除去されたときに、エ
ツチングがほぼ停止するのが好ましい。すなわち、エッ
チャントが高アルミニウム濃度AρGaAsのエツチン
グに対比して顕著なほど低アルミニウム濃度A I G
aAsまたはGaAsをエツチングする効力を有してい
てはならない。A I GaAsの最高アルミニウム濃
度が低い場合、例えば20%以下の場合には、八〇−G
aAsのどのようなエッチャントもAfiGaAsに対
しては選択性が良(ないと思われる。またエツチングに
際しエッチャントを高温にする必要がないことが望まし
く、これにより作業員の取扱いが容易で安全となり、エ
ッチャントの揮発による装置腐食も減少する。フッ化水
素酸(HF)水溶液は、アルミニウム濃度が30%以上
ならば、A I GaAsを室温でエツチングするのに
有効であることが見出された。さらに、高アルミニウム
濃度、例えば50%ないし60%のアルミニウムの八β
GaAsをエツチングするときは、HFを希釈すること
によりエツチング速度を制御することができる。
しかしHF溶液は、HF溶液の沸点までの温度、例えば
100℃以上でA I GaAsをエツチングするのに
使用できることがわかっている。室温HFエッチャント
がさらに有利な点は、低アルミニウム濃度A I Ga
AsまたはGaAsのエツチング速度を減することであ
って、下記で説明するように、これにより低アルミニウ
ム濃度A j2 GaAsまたはGaAsの存在下での
高アルミニウム濃度A I!GaAsのエツチングが、
HFエッチャントによってより選択的に行えるようにな
る。
大ていの場合、Al GaAsのエツチングはGaAs
の存在下で起る。そこで本明細書においては、AlGa
Asのエツチング法は、普遍性を失うことなく、GaA
sの存在下でA I GaAsをエツチングすることを
中心に説明を進めることにする。とくに、ここに開示す
るエツチング方法は、低アルミニウム濃度A I Ga
Asの存在下における、高アルミニウムAlGaAsの
エツチングかに対しても適用することができる。
第1図においては、AlGaAs中のアルミニウム濃度
に対する、はぼ室温(20℃)におけるAlGaAsの
大体のエツチング速度(μm /min )を、HFの
3つの異った濃度(水で希釈して)について示したグラ
フである。曲線1aはHF水溶液濃度が約48%におけ
るエツチング速度を表わしたものである。曲線16はI
(F水溶液濃度が約24%でのエツチング速度を表わし
ている。曲線ICはHF水溶液濃度が9.6%でのエツ
チング速度を表わしている。HF溶液はすべて分析試薬
品位またはそれと同等のものである。第1図に示すよう
に、アルミニウム濃度が50%またはそれ以上のときは
、エツチング速度はHFのすべての濃度において非常に
速い。これに対して、アルミニウム濃度が20%未満の
ときは、エツチング速度はHFのすべての濃度において
非常に遅い。GaAs (アルミニウムなし)の約20
℃におけるエツチング速度を測定すると、48%HFに
対して1分間当り約5nmで、より濃度が薄いHFでは
、1分間当り5nn+以下である。
HFの異なった濃度について、/l j! GaAsの
エツチング速度をGaAsのエツチング速度で割った比
を用いると、エッチャントの大体の選択性をプロットす
ることができる。これを第2図に示す。第1図の曲線1
aに相当する曲線2aは、HF水溶液濃度が約48%の
ときのエツチング選択性を表わしている。第1図の曲線
1bに相当する曲線2bは、HF水溶液濃度が24%の
ときのエツチング選択性を表わしている。第1図の曲線
ICに相当する曲線2Cは、HF水溶液濃度が約9.6
%のときのエツチング選択性を表わしている。前記のと
おり、HF溶液はすべて分析試薬品位またはそれと同等
のものである。第1図に示すように、アルミニウム濃度
が50%のA It GaAsのエツチング速度範囲は
、9.6%HFに対する1分間当り約0.1μmから、
48%HFに対する1分間当り約10μmまでである。
前記したGaAsエツチング速度から、^I GaAs
のエツチング速度は、約350ないし10,000に相
当する選択性を有している。
前記のように高いエツチング速度と高選択性が八l G
aAsを均一にエツチングするには、A j’ GaA
sの表面は出来る限りきれいでなければならない。
A I GaAs表面を水酸化アンモニウム(水で1;
1またはそれ以下に希釈したNH4OH)で洗浄すると
、A 1 (raAs表面から酸化物その他の汚染物質
が除去されることが見出された。NH,OHの約20%
水溶液中にA A’ GaAsを30秒間浸漬し、つい
で純粋で水洗してA i! GaAsをきれいにするの
が好ましい。
HFによるエツチングに先立ち、この方法でAlGaA
sをきれいにすると、はぼ均一で正確なエツチングが行
われる。
A I GaAsの選択エツチング法は、フォトレジス
トともに使用することにより、エツチングを望まないA
 I GaAsの部分を保護することができる。しかし
ながら、)(Fが高濃度、例えばHF水溶液濃度が15
%より大きいときは、エッチャントによりフォトレジス
トにひどいアンダーカットが起る可能性がある。これは
80℃近辺のようにエッチャント温度が高いとき、とく
に起り易い。このようなアンダーカットを抑制するため
、フォトレジストをバクーニングした後、乾燥窒素のよ
うな非反応性雰囲気中で、フォトレジストを炉内で約1
10℃、15分間ベーキングすることを見出した。これ
によりフォトレジストのA A GaAsに対する接着
力を増大し、フォトレジスト中の重合体鎖が架橋してフ
ォトレジストが強靭になる。ついでフォトレジストとA
 I GaAs層を洗浄し前記のようにエツチングする
A I GaAsのエツチングは、反応速度で制限され
るのではなく拡散速度で制限をうけることが見出された
。すなわち、/l I GaAsのエツチング速度は、
エッチャントがいかに速くAlGaAsと反応するかで
決められるのではなく、エッチャント液がいかに速く、
A I GaAsと反応するためのエッチャント/ A
fGaAs界面に送られるかにより決定される。
アルミニウムが50%のA 12 GaAsをエツチン
グするための活性化エネルギーを測定すると、1モル当
り約7 Kcalで、アルミニウムが60%のAlGa
Asでは1モル当り約6 Kcalで、これは反応が拡
散により制限をうけることを示している。さらに攪拌な
しでAlGaAsのエツチングを行うと、ウェハー表面
のf4 II GaAsのエツチングが全体に均一には
行われないことが見出され、これもエツチング速度が拡
散で制限されることを示している。そこで、Al2 G
aAsが均一にエツチングされることを確実にするため
、HFエツチング溶液またはウェハーを攪拌することが
望ましい。
去施■ 前記のエッチャントを使用する実施例を下記に示す。本
実施例は、R,E、 Ahrens等の前記の同時に特
許出願した電界効果トランジスター(FET)の製造法
の一部を構成するものである。
第3図に、選択的にドーピングされたヘテロ接合電界効
果トランジスターのエンハンスメント形(以下E−HF
ETという)とデプリーション形(以下D−HFETと
いう)の両者を製造するために用意されたウェーハ3(
一定の比例で拡大したものではない)の部分断面図を示
す。
本明細書では詳細を記載しないが、層4ないし層11は
、分子線エピタキシー(MBE)装置により半絶縁Ga
As基板2(図示せず)上に成長させたもので、基体2
(図示せず)から実質的に連続層を形成している。しか
しながら、このような層4ないし層11は、金属−有機
化学気相成長法(MOCVD) 、金属−有機MBE法
および気相MBE法によっても生成させることができる
。層4ないし層11は前記の特許出願明細書に詳細に記
載されているが、本明細書では、各層の機能と構成の概
略を記載する。ドーピングしていないGaAsのバッフ
ァ層4は、あとで形成するE−HFETおよびD−HF
ETの能動領域である二次元電子ガス(2−DEC)の
チャンネルを支持している。電流はこのチャンネル内で
、E−HFETおよびD−HFETのそれぞれのドレー
ン電極およびソース電極間を流れる。バッファ層4の上
に一次スペーサー層5があり、ついでドナー層6、さら
に二次スペーサー層7がある。層5.6および7はすべ
てA j2 GaAs層であるが、層6はn形層6を形
成するため例えばシリコンドーパントでドーピングしで
ある。層6は前記の2−DECを形成するため使用され
る。ついでGaAsの一部キャップN8は、あとでより
詳細に説明するように、E−HFETを形成するための
主表面となる。Al1GaAsのエフチーストップ層9
上の二次キャンプ層10は、あとでより詳細に説明する
ように、D−HFETを形成するための主表面となる。
エッチ−ストップN9の目的はあとで詳細に説明するが
、この層9は、−次キャップ層の主表面を露出すべき個
所をウェハー3が正確に選択エツチングされるのを援助
する。最後にA I GaAsの保8!層すなわち4川
により、ウェハー3が加工中に汚染したり損傷するのを
保護している。層11および層9のアルミニウム濃度は
約50%である。
第3図において、保護層11のE−HFETが形成され
る個所を露出するために、ウェハー3はその上にフォト
レジスト12を堆積してパターニングする。フォトレジ
ストとしては、例えばシソプレイ (Shipley)
 AZ−1350Jが挙げられる。フォトレジストをパ
ターニングして後、前記のように必要があれば、ウェー
ハ3全体をベーキングして、フォトレジスト12の保護
層11に対する接着力を増大し、フォトレジスト12を
強靭にして、エツチング中のフォトレジストのアンダー
カットを軽減させる。
つぎにウェーハ3を前記したように約20%のNHtO
Hfl液できれいにする。ついでウェハー3を水洗して
クリーニング液を除去し、前記したように、希HFによ
り約20℃でウェハー3をエツチングする。HFエッチ
ャントとしては水で希釈した約24%HFが好ましい。
HFエツチングにより、ホトレジスト12(第3図)が
存在しない個所の保護層11が取り去られる。これによ
り、二次キャップ層10の選択部分が露出することによ
り(図示せず)。ウェーハ3を完全に洗浄する。
ついでヨウ化カリウム/ヨウ素(Kl/If)溶液によ
る通常のGaAsウェットエツチングにより二次キャッ
プ層10  (GaAs)全部を除去し、エフチースト
ップ層9の選択部分を露出させて、ウェーハ3はほぼ第
4図に示すようになる。KI/12エツチングはほとん
ど選択性がないため、!10は実際はオーバエツチング
され、希望する個所の二次キャップ層が、エッチ−スト
ップ層9から確実に除去されるようになる。前記のよう
にエッチ−ストップ層はあとで形成するE−HFETの
一部を形成するものではないため、二次キャップ層の完
全除去は臨界的なものではない。
つぎにフォトレジストを除去し、ウェハー3を約20%
のNH4OH溶液が完全に洗浄する。ついでウェハー3
は、HFエッチャントにより約20℃で、露出したエッ
チ−ストップ層9全部と、残っている保護層11全部が
除去されるように、エッチ−ストップ層9と保護層11
を同時にエツチングする。その結果はほぼ第5図に示す
とおりになる。あとで形成するE−HFETおよびD−
HFETのゲート、ソース、ドレイン接点(図示せず)
をそれぞれ層8およびN10の上に形成する。あとで形
成するE−HFETおよびD−HFETの電気的特性は
層5ないし層8ならびにN5ないしMIOの厚さによっ
てそれぞれ決定されるので、層8および層10をオーバ
ーエツチングすると希望する電気的特性に対し極めて重
要な悪影響を及ぼすことになる。従ってA I GaA
sエッチャントは極めて選択的なものでなければならな
い。
以上本発明の好ましい実施態様を記載したが、当業者に
とって本発明概念を組込んだ他の実施態様を使用できる
ことは今や明らかであろう。従って本発明は開示した実
施態様に限定されるべきものでなく、特許請求の精神お
よび範囲によってのみ限定されるべきである。
【図面の簡単な説明】
本発明自体は勿論、前記の本発明の特徴は、下記の詳細
に説明された図面によって、より十分に理解できるもの
と考える。 第1図は、A I GaAs中のアルミニウム濃度に対
する3種類のHFエッチャント濃度のエツチング速度を
示すグラフであり; 第2図は、A I GaAs中のアルミニウム濃度に対
する3種類のHFエッチャント濃度の、A I GaA
s対GaAsエツチング選択性を示すグラフであり;第
3図は、A I GaAsおよびGaAs多重層を有す
るウェハーの断面図であり; 第4図は、ウェハーを選択エツチングした後の第3図の
ウェーハであり;さらに 第5図は、最終エツチングした後の第4図のウェハーで
ある。 第3図、第4図および第5図は一定の比例で拡大したも
のでないことに注意すべきである。 出願人 t アメリカン テレフォン アンドテレグラ
フ カムパニー FIG、3 FIG、4 Flに、5 手続補正書 別紙の通り浄書した明細書を1通提出いたlノますう 平ti、1年10月 6日 特許庁長官 吉 1)文 毅  殿 1、事件の表示 平成 1年特許願第218763号 2、発明の名称 ヒ化アルミニウムガリウムの選択エツチング法3、補正
をする者 事件との関係  特許出願人 4、代理人 5、補正の対象 「明 細 書」 6、補正の内容 別紙の通り

Claims (1)

  1. 【特許請求の範囲】 1、AlGaAs(9)上にマスキング層(12)を堆
    積させ;前記マスキング層をパターニングして該AlG
    aAsのエッチングすべき領域を露出させ;露出したA
    lGaAs領域を水酸化アンモニウム(NH_4OH)
    溶液で洗浄し;該AlGaAs領域を、希フッ化水素酸
    (HF)溶液により、所定の温度以下でエッチングし、
    該所定温度は該希HF溶液のほぼ沸点であることを特徴
    とするウェハー上のAlGaAsをエッチングすること
    を含む半導体装置の製造法。 2、前記のマスキング層がフォトレジストであって、前
    記のエッチング工程に先だち、該フォトレジストをベー
    キングし、該フォトレジストのベーキングが該フォトレ
    ジストの AlGaAsへの接着力を向上させることを特徴とする
    請求項1記載のAlGaAsを選択的にエッチングする
    方法。 3、AlGaAs(9)上にフォトレジストを堆積させ
    ;該フォトレジストをパターニングして該AlGaAs
    がエッチングされる個所のAlGaAsを露出させ;該
    フォトレジストをベーキングし;前記AlGaAsを、
    希フッ化水素酸(HF)溶液により、所定の温度以下で
    エッチングし;該所定温度は該HF溶液のほぼ沸点であ
    り、前記フォトレジストのベーキングが該ホトレジスト
    のAlGaAs層への接着力を向上させることを特徴と
    するウェーハ上のAlGaAsをエッチングすることを
    含む半導体装置の製造法。 4、前記ホトレジストを非反応性雰囲気中でベーキング
    する請求項3記載のAlGaAsを選択的にエッチング
    する方法。 5、AlGaAsの前記露出部を、水酸化アンモニウム
    (NH_4OH)溶液で洗浄し、該NH_4OHは水で
    1:1またはそれ以下に希釈されることを特徴とする請
    求項3記載のAlGaAsを選択的にエッチングする方
JP1218763A 1988-12-28 1989-08-28 ヒ化アルミニウムガリウムの選択エッチング法 Expired - Lifetime JPH0797573B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/290,774 US4943540A (en) 1988-12-28 1988-12-28 Method for selectively wet etching aluminum gallium arsenide
US290,774 1988-12-28

Publications (2)

Publication Number Publication Date
JPH02196426A true JPH02196426A (ja) 1990-08-03
JPH0797573B2 JPH0797573B2 (ja) 1995-10-18

Family

ID=23117500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1218763A Expired - Lifetime JPH0797573B2 (ja) 1988-12-28 1989-08-28 ヒ化アルミニウムガリウムの選択エッチング法

Country Status (3)

Country Link
US (1) US4943540A (ja)
EP (1) EP0376438A3 (ja)
JP (1) JPH0797573B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900013612A (ko) * 1989-02-17 1990-09-05 프레데릭 얀 스미트 두 물체의 연결 방법 및 장치
US5256580A (en) * 1992-04-06 1993-10-26 Motorola, Inc. Method of forming a light emitting diode
AU7221294A (en) * 1993-07-30 1995-02-28 Semitool, Inc. Methods for processing semiconductors to reduce surface particles
US5821170A (en) * 1996-09-30 1998-10-13 Motorola, Inc. Method for etching an insulating material
US6240933B1 (en) * 1997-05-09 2001-06-05 Semitool, Inc. Methods for cleaning semiconductor surfaces
US10720428B2 (en) * 2015-11-10 2020-07-21 Qorvo Us, Inc. High bandgap Schottky contact layer device
CN112490319B (zh) * 2020-11-27 2023-03-28 东华理工大学 一种利用湿法刻蚀具有微沟槽的AlGaAs/GaAs中子探测器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS545276A (en) * 1977-06-13 1979-01-16 Nissan Motor Co Ltd Automatic mounting device
JPS5821619A (ja) * 1981-07-30 1983-02-08 Nobuyoshi Usuki 粗製或は精製オリザノ−ルから各成分の濃縮法
JPS6132423A (ja) * 1984-07-25 1986-02-15 Sumitomo Electric Ind Ltd 周辺部に段差を有する半導体基板およびその製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959045A (en) * 1974-11-18 1976-05-25 Varian Associates Process for making III-V devices
US4162337A (en) * 1977-11-14 1979-07-24 Bell Telephone Laboratories, Incorporated Process for fabricating III-V semiconducting devices with electroless gold plating
JPS60160663A (ja) * 1984-01-31 1985-08-22 Fujitsu Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS545276A (en) * 1977-06-13 1979-01-16 Nissan Motor Co Ltd Automatic mounting device
JPS5821619A (ja) * 1981-07-30 1983-02-08 Nobuyoshi Usuki 粗製或は精製オリザノ−ルから各成分の濃縮法
JPS6132423A (ja) * 1984-07-25 1986-02-15 Sumitomo Electric Ind Ltd 周辺部に段差を有する半導体基板およびその製法

Also Published As

Publication number Publication date
JPH0797573B2 (ja) 1995-10-18
EP0376438A2 (en) 1990-07-04
EP0376438A3 (en) 1990-09-19
US4943540A (en) 1990-07-24

Similar Documents

Publication Publication Date Title
CA1299982C (en) Passivation of gallium arsenide electron devices
US5773369A (en) Photoelectrochemical wet etching of group III nitrides
US3909325A (en) Polycrystalline etch
JPH02196426A (ja) ヒ化アルミニウムガリウムの選択エッチング法
KR920010128B1 (ko) 반도체 장치 제작 공정
US5821170A (en) Method for etching an insulating material
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
JP2002057142A (ja) 化合物半導体装置の製造方法
US11201049B2 (en) Thiourea organic compound for gallium arsenide based optoelectronics surface passivation
CN112652518A (zh) 一种半导体器件的形成方法
JPS58170069A (ja) 3−v族化合物半導体装置
US6699778B2 (en) Masking method for producing semiconductor components, particularly a BH laser diode
KR950001145B1 (ko) 헤테로접합 쌍극성 트랜지스터의 제조방법
JP3045912B2 (ja) AlGaAs半導体層のエッチング方法
JP2639376B2 (ja) Iii −v族化合物半導体の成長方法
JPS5881973A (ja) 金−ゲルマニウム合金膜のエツチング方法
JPH02192126A (ja) エピタキシャル成長方法
JPS6242532A (ja) 化合物半導体の表面処理方法
JPH0218579B2 (ja)
JP3762044B2 (ja) 化合物半導体素子の製造方法
KR940000155B1 (ko) 화합물 반도체 표면의 표면보호막 형성방법
JPH05234982A (ja) 化合物半導体基板のエッチング方法
JPH02249234A (ja) パッシベーション法
JPH06196473A (ja) 半導体装置の表面処理方法
JPH07312345A (ja) 化合物半導体結晶の成長方法