JP2751935B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2751935B2 JP2751935B2 JP1152879A JP15287989A JP2751935B2 JP 2751935 B2 JP2751935 B2 JP 2751935B2 JP 1152879 A JP1152879 A JP 1152879A JP 15287989 A JP15287989 A JP 15287989A JP 2751935 B2 JP2751935 B2 JP 2751935B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- layer
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 ドナー供給層上の反応残渣を除去するウエット処理の
際、ドナー供給層を除去することなく反応残渣を除去す
ることができ、良好なショットキー接合を形成すること
ができ、安定な素子特性を得ることができる半導体装置
の製造方法を提供することを目的とし、 基板上にチャネル層、ドナー供給層、キャップ層及び
第１の絶縁膜を順次形成する工程と、該第１の絶縁膜を
選択的にエッチングして第１の開口部を形成する工程
と、該第１の開口部内の該キャップ層に電気的に接続す
る金属層を形成する工程と、該金属層を覆って第２の絶
縁膜を形成する工程と、該第２の絶縁膜上に選択的に窓
を有するマスク膜を形成する工程と、該マスク膜の窓に
露出する第２の絶縁膜および、その下の第１の絶縁膜を
除去して、該キャップ層を露出する第２の開口部を形成
する工程と、該マスク膜を除去する工程と、該第２、第
１の絶縁膜をマスクとして、該キャップ層を選択的にエ
ッチングして第３の開口部を形成する工程と、該金属層
が該第２の絶縁膜で覆われた状態で、該第３の開口部内
を酸性溶液またはアルカリ性溶液によりクリーニング処
理する工程とを含むように構成する。
際、ドナー供給層を除去することなく反応残渣を除去す
ることができ、良好なショットキー接合を形成すること
ができ、安定な素子特性を得ることができる半導体装置
の製造方法を提供することを目的とし、 基板上にチャネル層、ドナー供給層、キャップ層及び
第１の絶縁膜を順次形成する工程と、該第１の絶縁膜を
選択的にエッチングして第１の開口部を形成する工程
と、該第１の開口部内の該キャップ層に電気的に接続す
る金属層を形成する工程と、該金属層を覆って第２の絶
縁膜を形成する工程と、該第２の絶縁膜上に選択的に窓
を有するマスク膜を形成する工程と、該マスク膜の窓に
露出する第２の絶縁膜および、その下の第１の絶縁膜を
除去して、該キャップ層を露出する第２の開口部を形成
する工程と、該マスク膜を除去する工程と、該第２、第
１の絶縁膜をマスクとして、該キャップ層を選択的にエ
ッチングして第３の開口部を形成する工程と、該金属層
が該第２の絶縁膜で覆われた状態で、該第３の開口部内
を酸性溶液またはアルカリ性溶液によりクリーニング処
理する工程とを含むように構成する。
また、半導体表面を覆う第１の絶縁膜を形成する工程
と、前記第１の絶縁膜を選択的に除去して前記半導体表
面を露出し、第１の開口部を形成する工程と、前記第１
の開口部内の前記半導体に電気的に接続する金属層を形
成する工程と、前記金属層を覆う第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜上に選択的に窓を有するマ
スク膜を形成する工程と、前記マスク膜の窓に露出する
第２の絶縁膜および、その下の第１の絶縁膜を除去し
て、前記半導体を露出する第２の開口部を形成する工程
と、前記マスク膜を除去する工程と、前記第２の開口部
をマスクとして、前記半導体に第３の開口部を形成する
工程と、前記金属層が前記第２の絶縁膜で覆われた状態
で、前記第３の開口部内を酸性溶液またはアルカリ溶液
によりクリーニング処理する工程とを含むように構成す
る。
と、前記第１の絶縁膜を選択的に除去して前記半導体表
面を露出し、第１の開口部を形成する工程と、前記第１
の開口部内の前記半導体に電気的に接続する金属層を形
成する工程と、前記金属層を覆う第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜上に選択的に窓を有するマ
スク膜を形成する工程と、前記マスク膜の窓に露出する
第２の絶縁膜および、その下の第１の絶縁膜を除去し
て、前記半導体を露出する第２の開口部を形成する工程
と、前記マスク膜を除去する工程と、前記第２の開口部
をマスクとして、前記半導体に第３の開口部を形成する
工程と、前記金属層が前記第２の絶縁膜で覆われた状態
で、前記第３の開口部内を酸性溶液またはアルカリ溶液
によりクリーニング処理する工程とを含むように構成す
る。
本発明は、半導体装置の製造方法に係り、HEMT（High
Electron mobility transistor）の半導体装置の製造
方法に適用することができ、詳しくは特に、ドナー供給
層上の反応残渣を除去するウエット処理の際、ドナー供
給層を除去することなく反応残渣を除去することができ
る半導体装置の製造方法に関する。
Electron mobility transistor）の半導体装置の製造
方法に適用することができ、詳しくは特に、ドナー供給
層上の反応残渣を除去するウエット処理の際、ドナー供
給層を除去することなく反応残渣を除去することができ
る半導体装置の製造方法に関する。
近時、HEMTはMES−FETに較べ電子移動度が大きいため
雑音指数が小さく、かつ高速スイッチング動作が可能で
あり注目されている。
雑音指数が小さく、かつ高速スイッチング動作が可能で
あり注目されている。
しかしながら、動作領域にはGaAsより化学的に活性な
AlGaAs等を用いるため多くの化学物質と作用して化学反
応を生じ、除去されてほしくない領域まで除去されてし
まい回復不能な損失を生じ易いという問題がある。
AlGaAs等を用いるため多くの化学物質と作用して化学反
応を生じ、除去されてほしくない領域まで除去されてし
まい回復不能な損失を生じ易いという問題がある。
したがって、デバイス製造に際してはこのような化学
反応を回避する手当てが必要とされている。
反応を回避する手当てが必要とされている。
第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法
を説明する図である。図示例の半導体装置はHEMTに適用
する場合である。
を説明する図である。図示例の半導体装置はHEMTに適用
する場合である。
この図において、31は例えばGaAsからなる基板、32は
例えばｉ−GaAsからなるチャネル層、33は例えばn+−Al
GaAsからなり、電子を供給するためのドナー供給層で、
ショットキー接合領域が形成される。34は例えばn+−Ga
Asからなるキャップ層、35は例えばSiO2からなる絶縁
膜、36a、36bはレジスト膜、37a、37b、37cは開口部、3
8は例えばAuからなる金属層である。
例えばｉ−GaAsからなるチャネル層、33は例えばn+−Al
GaAsからなり、電子を供給するためのドナー供給層で、
ショットキー接合領域が形成される。34は例えばn+−Ga
Asからなるキャップ層、35は例えばSiO2からなる絶縁
膜、36a、36bはレジスト膜、37a、37b、37cは開口部、3
8は例えばAuからなる金属層である。
次に、その製造方法について説明する。
まず、第２図（ａ）に示すように、例えばMBE法によ
りGaAsからなる基板31上にｉ−GaAs、n+−AlGaAs、n+−
GaAsを順次エピタキシャル成長してチャネル層32、ドナ
ー供給層33及びキャップ層34を形成した後、例えばCVD
法によりキャップ層34上にSiO2を堆積して膜厚が例えば
3000Å程度の絶縁膜35を形成する。次いで、絶縁膜35上
にフォトレジストを塗布し光学露光及び現像によりパタ
ーニングしてレジスト膜36aを形成した後、例えばRIE法
によりレジスト膜36aをマスクとして絶縁膜35の不要な
部分を選択的にエッチングして開口部37aを形成する。
りGaAsからなる基板31上にｉ−GaAs、n+−AlGaAs、n+−
GaAsを順次エピタキシャル成長してチャネル層32、ドナ
ー供給層33及びキャップ層34を形成した後、例えばCVD
法によりキャップ層34上にSiO2を堆積して膜厚が例えば
3000Å程度の絶縁膜35を形成する。次いで、絶縁膜35上
にフォトレジストを塗布し光学露光及び現像によりパタ
ーニングしてレジスト膜36aを形成した後、例えばRIE法
によりレジスト膜36aをマスクとして絶縁膜35の不要な
部分を選択的にエッチングして開口部37aを形成する。
次に、第２図（ｂ）に示すように、例えば蒸着法によ
り開口部37a内にAuを蒸着して層厚が例えば1000Åの金
属層38を形成した後、レジスト膜36aを除去する。この
時、レジスト膜36a上に形成された金属層38も除去され
る。なお、ここで形成された金属層38はその後の工程で
の電子ビーム描画の際の、ウエハの座標を読み取るため
に設けられるものであり、具体的にはレジスト膜を介し
て金属層38と絶縁膜35に電子ビームを照射して返ってく
る２次電子の反射量の違いを利用してウエハの座標を読
むのである。金属層38の数は例えば２インチウエハの場
合では通常、50〜500個程度である（金属層38面積〜100
μm2/個）。
り開口部37a内にAuを蒸着して層厚が例えば1000Åの金
属層38を形成した後、レジスト膜36aを除去する。この
時、レジスト膜36a上に形成された金属層38も除去され
る。なお、ここで形成された金属層38はその後の工程で
の電子ビーム描画の際の、ウエハの座標を読み取るため
に設けられるものであり、具体的にはレジスト膜を介し
て金属層38と絶縁膜35に電子ビームを照射して返ってく
る２次電子の反射量の違いを利用してウエハの座標を読
むのである。金属層38の数は例えば２インチウエハの場
合では通常、50〜500個程度である（金属層38面積〜100
μm2/個）。
次に、第２図（ｃ）に示すように、フォトレジストを
塗布し電子ビーム露光、現像によりゲートパターンを描
画するようにパターニングしてレジスト膜36bを形成し
た後、例えばRIE法によりレジスト膜36bをマスクとして
絶縁膜35の不要な部分を選択的にエッチングして開口部
37bを形成する。
塗布し電子ビーム露光、現像によりゲートパターンを描
画するようにパターニングしてレジスト膜36bを形成し
た後、例えばRIE法によりレジスト膜36bをマスクとして
絶縁膜35の不要な部分を選択的にエッチングして開口部
37bを形成する。
次に、第２図（ｄ）に示すように、レジスト膜36bを
除去し、例えばCCl2F2ガス等の反応性ガスによるRIE法
によりキャップ層34を選択的にエッチングして開口部37
cを形成する。この時、開口部37c内のドナー供給層33上
にエッチング時の反応生成物中のハイドロカーボン、フ
ロロカーボン等の反応残渣が残る。
除去し、例えばCCl2F2ガス等の反応性ガスによるRIE法
によりキャップ層34を選択的にエッチングして開口部37
cを形成する。この時、開口部37c内のドナー供給層33上
にエッチング時の反応生成物中のハイドロカーボン、フ
ロロカーボン等の反応残渣が残る。
そして、上記反応残渣を除去して良好なショトキー接
合形成のために清浄化を目的として、酸性溶液の例えば
2wt％−HNO3水溶液あるいはアルカリ性溶液の例えば0.1
wt％−NH4OH水溶液に30秒程度浸漬して開口部37c内をウ
エット処理即ち、クリーニング処理した後、抵抗率が例
えば17MΩ・cm以上の純水で洗浄する。
合形成のために清浄化を目的として、酸性溶液の例えば
2wt％−HNO3水溶液あるいはアルカリ性溶液の例えば0.1
wt％−NH4OH水溶液に30秒程度浸漬して開口部37c内をウ
エット処理即ち、クリーニング処理した後、抵抗率が例
えば17MΩ・cm以上の純水で洗浄する。
しかしながら、このような従来の半導体装置の製造方
法にあっては、第３図に示すように、開口部37c内のド
ナー供給層33上の反応残渣を除去するウエット処理する
際、極めて容易にn+−AlGaAsからなるドナー供給層33が
液中へ溶出し除去されてしまうという問題があった。そ
の形状はほとんどの場合、ｉ−GaAsからなるチャネル層
32で停止したものとなり、ドナー供給層33が完全に除去
されてしまうとトランジスタ動作しなくなってしまう。
ここでは反応残渣のみを除去してドナー供給層33は除去
したくないのである。
法にあっては、第３図に示すように、開口部37c内のド
ナー供給層33上の反応残渣を除去するウエット処理する
際、極めて容易にn+−AlGaAsからなるドナー供給層33が
液中へ溶出し除去されてしまうという問題があった。そ
の形状はほとんどの場合、ｉ−GaAsからなるチャネル層
32で停止したものとなり、ドナー供給層33が完全に除去
されてしまうとトランジスタ動作しなくなってしまう。
ここでは反応残渣のみを除去してドナー供給層33は除去
したくないのである。
ここでn+−AlGaAsからなるドナー供給層33が除去され
てしまうのは、酸性またはアルカリ性の電解液中で金属
層38とドナー供給層33が露出されているために腐触電位
が生じて除去されてしまうものと考えられる。このた
め、浸漬時間が長くなればなる程ドナー供給層33は余計
に除去されてしまう傾向がある。なお、n+−GaAsからな
るキャップ層34も露出されておりここでは除去されない
のは、n+−AlGaAsからなるドナー供給層がn+−GaAsから
なるキャップ層よりも化学的に活性であり、金属層38と
キャップ層34間の腐触電位が金属層38とドナー供給層33
間の腐触電位よりも小さいことによるものと推定され
る。
てしまうのは、酸性またはアルカリ性の電解液中で金属
層38とドナー供給層33が露出されているために腐触電位
が生じて除去されてしまうものと考えられる。このた
め、浸漬時間が長くなればなる程ドナー供給層33は余計
に除去されてしまう傾向がある。なお、n+−GaAsからな
るキャップ層34も露出されておりここでは除去されない
のは、n+−AlGaAsからなるドナー供給層がn+−GaAsから
なるキャップ層よりも化学的に活性であり、金属層38と
キャップ層34間の腐触電位が金属層38とドナー供給層33
間の腐触電位よりも小さいことによるものと推定され
る。
そこで本発明は、ドナー供給層上の反応残渣を除去す
るウエット処理の際、ドナー供給層を除去することなく
反応残渣を除去することができ、良好なショットキー接
合を形成することができ、安定な素子特性を得ることが
できる半導体装置の製造方法を提供することを目的とし
ている。
るウエット処理の際、ドナー供給層を除去することなく
反応残渣を除去することができ、良好なショットキー接
合を形成することができ、安定な素子特性を得ることが
できる半導体装置の製造方法を提供することを目的とし
ている。
本発明による半導体装置の製造方法は上記目的達成の
ため、基板上にチャネル層、ドナー供給層、キャップ層
及び第１の絶縁膜を順次形成する工程と、該第１の絶縁
膜を選択的にエッチングして第１の開口部を形成する工
程と、該第１の開口部内の該キャップ層に電気的に接続
する金属層を形成する工程と、該金属層を覆って第２の
絶縁膜を形成する工程と、該第２の絶縁膜上に選択的に
窓を有するマスク膜を形成する工程と、該マスク膜の窓
に露出する第２の絶縁膜および、その下の第１の絶縁膜
を除去して、該キャップ層を露出する第２の開口部を形
成する工程と、該マスク膜を除去する工程と、該第２、
第１の絶縁膜をマスクとして、該キャップ層を選択的に
エッチングして第３の開口部を形成する工程と、該金属
層が該第２の絶縁膜で覆われた状態で、該第３の開口部
内を酸性溶液またはアルカリ性溶液によりクリーニング
処理する工程とを含むように構成する。
ため、基板上にチャネル層、ドナー供給層、キャップ層
及び第１の絶縁膜を順次形成する工程と、該第１の絶縁
膜を選択的にエッチングして第１の開口部を形成する工
程と、該第１の開口部内の該キャップ層に電気的に接続
する金属層を形成する工程と、該金属層を覆って第２の
絶縁膜を形成する工程と、該第２の絶縁膜上に選択的に
窓を有するマスク膜を形成する工程と、該マスク膜の窓
に露出する第２の絶縁膜および、その下の第１の絶縁膜
を除去して、該キャップ層を露出する第２の開口部を形
成する工程と、該マスク膜を除去する工程と、該第２、
第１の絶縁膜をマスクとして、該キャップ層を選択的に
エッチングして第３の開口部を形成する工程と、該金属
層が該第２の絶縁膜で覆われた状態で、該第３の開口部
内を酸性溶液またはアルカリ性溶液によりクリーニング
処理する工程とを含むように構成する。
また、半導体表面を覆う第１の絶縁膜を形成する工程
と、前記第１の絶縁膜を選択的に除去して前記半導体表
面を露出し、第１の開口部を形成する工程と、前記第１
の開口部内の前記半導体に電気的に接続する金属層を形
成する工程と、前記金属層を覆う第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜上に選択的に窓を有するマ
スク膜を形成する工程と、前記マスク膜の窓に露出する
第２の絶縁膜および、その下の第１の絶縁膜を除去し
て、前記半導体を露出する第２の開口部を形成する工程
と、前記マスク膜を除去する工程と、前記第２の開口部
をマスクとして、前記半導体に第３の開口部を形成する
工程と、前記金属層が前記第２の絶縁膜で覆われた状態
で、前記第３の開口部内を酸性溶液またはアルカリ溶液
によりクリーニング処理する工程とを含むように構成す
る。
と、前記第１の絶縁膜を選択的に除去して前記半導体表
面を露出し、第１の開口部を形成する工程と、前記第１
の開口部内の前記半導体に電気的に接続する金属層を形
成する工程と、前記金属層を覆う第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜上に選択的に窓を有するマ
スク膜を形成する工程と、前記マスク膜の窓に露出する
第２の絶縁膜および、その下の第１の絶縁膜を除去し
て、前記半導体を露出する第２の開口部を形成する工程
と、前記マスク膜を除去する工程と、前記第２の開口部
をマスクとして、前記半導体に第３の開口部を形成する
工程と、前記金属層が前記第２の絶縁膜で覆われた状態
で、前記第３の開口部内を酸性溶液またはアルカリ溶液
によりクリーニング処理する工程とを含むように構成す
る。
本発明は、基板上にチャネル層、ドナー供給層、キャ
ップ層及び第１の絶縁膜が順次形成され、第１の絶縁膜
の選択的なエッチングにより第１の開口部が形成され、
第１の開口部内のキャップ層に接触するように金属層が
形成された後、金属層が覆われるように第２の絶縁膜が
形成される。次いで、マスク膜を用いた第２、第１の絶
縁膜の選択的なエッチングにより第２の開口部が形成さ
れる。マスク膜の除去後、第２、第１の絶縁膜をマスク
として、キャップ層の選択的なエッチングにより第３の
開口部が形成された後、第３の開口部内が酸性溶液また
はアルカリ性溶液によりクリーニング処理される。
ップ層及び第１の絶縁膜が順次形成され、第１の絶縁膜
の選択的なエッチングにより第１の開口部が形成され、
第１の開口部内のキャップ層に接触するように金属層が
形成された後、金属層が覆われるように第２の絶縁膜が
形成される。次いで、マスク膜を用いた第２、第１の絶
縁膜の選択的なエッチングにより第２の開口部が形成さ
れる。マスク膜の除去後、第２、第１の絶縁膜をマスク
として、キャップ層の選択的なエッチングにより第３の
開口部が形成された後、第３の開口部内が酸性溶液また
はアルカリ性溶液によりクリーニング処理される。
あるいは、半導体表面を覆って第１の絶縁膜が形成さ
れ、第１の絶縁膜の選択的なエッチングにより第１の開
口部が形成され、第１の開口部内の半導体に電気的に接
続するように金属層が形成された後、金属層が覆われる
ように第２の絶縁膜が形成される。次いで、窓を有する
マスク膜を用いて第２、第１の絶縁膜を選択的にエッチ
ングして第２の開口部が形成される。マスク膜の除去
後、第２の開口部をマスクとして、半導体に第３の開口
部が形成された後、第３の開口部内が酸性溶液またはア
ルカリ溶液によりクリーニング処理される。
れ、第１の絶縁膜の選択的なエッチングにより第１の開
口部が形成され、第１の開口部内の半導体に電気的に接
続するように金属層が形成された後、金属層が覆われる
ように第２の絶縁膜が形成される。次いで、窓を有する
マスク膜を用いて第２、第１の絶縁膜を選択的にエッチ
ングして第２の開口部が形成される。マスク膜の除去
後、第２の開口部をマスクとして、半導体に第３の開口
部が形成された後、第３の開口部内が酸性溶液またはア
ルカリ溶液によりクリーニング処理される。
したがって、第１図（ｃ）に示すように、レジスト膜
36b（マスク膜）の除去後のウエット処理（クリーニン
グ処理）の際に、金属層38とドナー供給層33（半導体）
間に腐食電位が発生しないように、絶縁層１（第２の絶
縁膜）で金属層38を覆い、絶縁した状態で、開口部37c
内のドナー供給層33上の反応残渣を除去するウエット処
理を行なうことにより、ドナー供給層33を除去すること
なく反応残渣を除去することができるようになり、良好
なショットキー接合を形成することができるようにな
り、安定な素子特性を得ることができるようになる。
36b（マスク膜）の除去後のウエット処理（クリーニン
グ処理）の際に、金属層38とドナー供給層33（半導体）
間に腐食電位が発生しないように、絶縁層１（第２の絶
縁膜）で金属層38を覆い、絶縁した状態で、開口部37c
内のドナー供給層33上の反応残渣を除去するウエット処
理を行なうことにより、ドナー供給層33を除去すること
なく反応残渣を除去することができるようになり、良好
なショットキー接合を形成することができるようにな
り、安定な素子特性を得ることができるようになる。
以下、本発明を図面に基づいて説明する。
第１図（ａ）〜（ｌ）は本発明に係る半導体装置の製
造方法の一実施例を説明する図である。図示例の半導体
装置はHEMTに適用する場合である。
造方法の一実施例を説明する図である。図示例の半導体
装置はHEMTに適用する場合である。
この図において、第１図（ａ）〜（ｄ）と同一符号は
同一または相当部分を示し、１は例えばSiO2（Si3N4、S
iO2−P2O5でもよい）等からなる絶縁膜で、本発明に係
る第２の絶縁膜に該当する。２は絶縁膜１及び絶縁膜35
（本発明に係る第１の絶縁膜に該当する）に形成された
開口部で、本発明に係る第２の開口部に該当する。３は
例えばSiO2からなる絶縁膜、3aは側壁絶縁膜で、絶縁膜
３がエッチングされて形成される。4a、4bはコンタクト
ホール、５は例えばWSi層/Au層からなる金属層、6a、6b
はレジスト膜、７は例えばAuGe層/Ni層/Au層からなる金
属層、7aは例えばAuGe層/Ni層/Au層からなるソース電
極、7bは例えばAuGe層/Ni層/Au層からなるドレイン電
極、８は金属層５、７から構成されるゲート電極であ
る。
同一または相当部分を示し、１は例えばSiO2（Si3N4、S
iO2−P2O5でもよい）等からなる絶縁膜で、本発明に係
る第２の絶縁膜に該当する。２は絶縁膜１及び絶縁膜35
（本発明に係る第１の絶縁膜に該当する）に形成された
開口部で、本発明に係る第２の開口部に該当する。３は
例えばSiO2からなる絶縁膜、3aは側壁絶縁膜で、絶縁膜
３がエッチングされて形成される。4a、4bはコンタクト
ホール、５は例えばWSi層/Au層からなる金属層、6a、6b
はレジスト膜、７は例えばAuGe層/Ni層/Au層からなる金
属層、7aは例えばAuGe層/Ni層/Au層からなるソース電
極、7bは例えばAuGe層/Ni層/Au層からなるドレイン電
極、８は金属層５、７から構成されるゲート電極であ
る。
次に、その製造方法について説明する。
まず、第１図（ａ）に示すように、基板31上にチャネ
ル層32、ドナー供給層33、キャップ層34及び絶縁膜35を
順次形成する。具体的には、例えばMBE法によりGaAsか
らなる基板31上にｉ−GaAs、n+−AlGaAs、n+−GaAsを順
次エピタキシャル成長して膜厚が例えば1000Åのチャネ
ル層32、膜厚が例えば400〜500Åのドナー供給層32及び
膜厚が例えば1000Åのキャップ層34を形成した後、例え
ばCVD法によりキャップ層34上にSiO2を堆積して膜厚が
例えば1500Å程度の絶縁膜35を形成する。次いで、絶縁
膜35上にフォトレジストを塗布し光学露光及び現像によ
りパターニングしてレジスト膜36aを形成した後、例え
ばRIE法によりレジスト膜36aをマスクとして絶縁膜35a
の不要な部分を選択的にエッチングして開口部37a（本
発明に係る第１の開口部に該当する）を形成する。
ル層32、ドナー供給層33、キャップ層34及び絶縁膜35を
順次形成する。具体的には、例えばMBE法によりGaAsか
らなる基板31上にｉ−GaAs、n+−AlGaAs、n+−GaAsを順
次エピタキシャル成長して膜厚が例えば1000Åのチャネ
ル層32、膜厚が例えば400〜500Åのドナー供給層32及び
膜厚が例えば1000Åのキャップ層34を形成した後、例え
ばCVD法によりキャップ層34上にSiO2を堆積して膜厚が
例えば1500Å程度の絶縁膜35を形成する。次いで、絶縁
膜35上にフォトレジストを塗布し光学露光及び現像によ
りパターニングしてレジスト膜36aを形成した後、例え
ばRIE法によりレジスト膜36aをマスクとして絶縁膜35a
の不要な部分を選択的にエッチングして開口部37a（本
発明に係る第１の開口部に該当する）を形成する。
次に、第１図（ｂ）に示すように、例えば蒸着法によ
り開口部37a内にAuを蒸着して層厚が例えば1000Åの金
属層38を形成した後、リフトオフ法によりレジスト膜36
aを除去する。この時、レジスト膜36a上に形成された金
属層38も除去される。なお、ここで形成された金属層38
はその後工程での電子ビーム描画のための、ウエハの座
標を読み取るために設けられるものである。金属層38の
数は例えば２インチウエハの場合では通常、50〜500個
程度である（金属層38面積〜100μm2/個）。
り開口部37a内にAuを蒸着して層厚が例えば1000Åの金
属層38を形成した後、リフトオフ法によりレジスト膜36
aを除去する。この時、レジスト膜36a上に形成された金
属層38も除去される。なお、ここで形成された金属層38
はその後工程での電子ビーム描画のための、ウエハの座
標を読み取るために設けられるものである。金属層38の
数は例えば２インチウエハの場合では通常、50〜500個
程度である（金属層38面積〜100μm2/個）。
次に、第１図（ｃ）に示すように、例えばCVD法によ
り金属層38を覆うようにSiO2を堆積して膜厚が例えば15
00Åの絶縁膜１（本発明に係る第２の絶縁膜に該当す
る）を形成する。この時、絶縁膜１表面は平坦化され
る。
り金属層38を覆うようにSiO2を堆積して膜厚が例えば15
00Åの絶縁膜１（本発明に係る第２の絶縁膜に該当す
る）を形成する。この時、絶縁膜１表面は平坦化され
る。
次に、第１図（ｄ）に示すように、絶縁膜１上にフォ
トレジストを塗布し電子ビーム、現像によりゲートパタ
ーンを描画するようにパターニングしてレジスト膜36b
を形成した後、例えばRIE法によりレジスト膜36bをマス
クとして絶縁膜１、35の不要な部分を選択的にエッチン
グして開口部２（本発明に係る第２の開口部に該当す
る）を形成する。なお、ここでのフォトレジストのパタ
ーニングの際、金属層38上に絶縁膜１を形成している
が、20KeVの加速エネルギーで電子ビームを走査するの
で金属層38からの反射電子を良好に検出することができ
る。絶縁膜１の膜厚としては電子ビームを透過できる膜
厚で形成すればよく、5000Å以下の膜厚で形成するのが
好ましい。
トレジストを塗布し電子ビーム、現像によりゲートパタ
ーンを描画するようにパターニングしてレジスト膜36b
を形成した後、例えばRIE法によりレジスト膜36bをマス
クとして絶縁膜１、35の不要な部分を選択的にエッチン
グして開口部２（本発明に係る第２の開口部に該当す
る）を形成する。なお、ここでのフォトレジストのパタ
ーニングの際、金属層38上に絶縁膜１を形成している
が、20KeVの加速エネルギーで電子ビームを走査するの
で金属層38からの反射電子を良好に検出することができ
る。絶縁膜１の膜厚としては電子ビームを透過できる膜
厚で形成すればよく、5000Å以下の膜厚で形成するのが
好ましい。
次に、第１図（ｅ）に示すように、レジスト膜36bを
除去した後、例えばCCl2F2ガス等の反応性ガスによりRI
E法により絶縁膜１、35をマスクとしてキャップ層34を
選択的にエッチングして開口部37c（本発明に係る第３
の開口部に該当する）を形成する。この時、開口部37c
内のドナー供給層33上にエッチング時の反応生成物中の
ハイドロカーボン、フロロカーボン等の反応残渣が残
る。
除去した後、例えばCCl2F2ガス等の反応性ガスによりRI
E法により絶縁膜１、35をマスクとしてキャップ層34を
選択的にエッチングして開口部37c（本発明に係る第３
の開口部に該当する）を形成する。この時、開口部37c
内のドナー供給層33上にエッチング時の反応生成物中の
ハイドロカーボン、フロロカーボン等の反応残渣が残
る。
そして、上記反応残渣を除去して良好なショットキー
接合形成のための清浄化を目的として、酸性溶液の例え
ば2wt％−HNO3水溶液あるいはアルカリ性溶液の例えば
0.1wt％−NH4OH水溶液に30秒程度浸漬し開口部37c内を
ウエット処理、即ちクリーニング処理した後、抵抗率が
例えば17MΩ・cm以上の純水で洗浄する。
接合形成のための清浄化を目的として、酸性溶液の例え
ば2wt％−HNO3水溶液あるいはアルカリ性溶液の例えば
0.1wt％−NH4OH水溶液に30秒程度浸漬し開口部37c内を
ウエット処理、即ちクリーニング処理した後、抵抗率が
例えば17MΩ・cm以上の純水で洗浄する。
次に、第１図（ｆ）に示すように、例えばCVD法によ
り開口部２、37cを覆うようにSiO2を堆積して膜厚が例
えば3000Åの絶縁膜３を形成する。
り開口部２、37cを覆うようにSiO2を堆積して膜厚が例
えば3000Åの絶縁膜３を形成する。
次に、第１図（ｇ）に示すように、例えばCF4プラズ
マによるドライエッチングにより絶縁膜３をエッチバッ
クして開口部２、37c側壁に側壁絶縁膜3aを形成する。
この時、ゲート電極形成のためのコンタクトホール4aが
形成され、このコンタクトホール4a内にドナー供給層33
が露出される。
マによるドライエッチングにより絶縁膜３をエッチバッ
クして開口部２、37c側壁に側壁絶縁膜3aを形成する。
この時、ゲート電極形成のためのコンタクトホール4aが
形成され、このコンタクトホール4a内にドナー供給層33
が露出される。
次に、第１図（ｈ）に示すように、コンタクトホール
4aを介してドナー供給層33とコンタクトを採るように金
属層５を形成する。ここで金属層５は具体的には、例え
ばスパッタ法により膜厚が例えば2000Åで形成されたWS
i層と、例えば蒸着法によりこのWSi層上に膜厚が例えば
4000Åで形成されたAu層との２層からなっている。
4aを介してドナー供給層33とコンタクトを採るように金
属層５を形成する。ここで金属層５は具体的には、例え
ばスパッタ法により膜厚が例えば2000Åで形成されたWS
i層と、例えば蒸着法によりこのWSi層上に膜厚が例えば
4000Åで形成されたAu層との２層からなっている。
次に、第１図（ｉ）に示すように、金属層５上にフォ
トレジストを塗布した後、露光・現像によりフォトレジ
ストをパターニングしてゲート電極形成のためのレジス
ト膜6aを形成する。
トレジストを塗布した後、露光・現像によりフォトレジ
ストをパターニングしてゲート電極形成のためのレジス
ト膜6aを形成する。
次に、第１図（ｊ）に示すように、例えばイオンミリ
ング（ドライエッチングでもよい）によりレジスト膜6a
をマスクして金属層５のゲート電極を構成する部分のみ
が残るように不要な部分をエッチングした後、レジスト
膜6aを除去する。
ング（ドライエッチングでもよい）によりレジスト膜6a
をマスクして金属層５のゲート電極を構成する部分のみ
が残るように不要な部分をエッチングした後、レジスト
膜6aを除去する。
次に、第１図（ｋ）に示すように、フォトレジストを
全面に塗布した後、フォトレジストを露光・現像してフ
ォトレジストのゲート電極とソース電極／ドレイン電極
に対応する領域を除去してレジスト膜6bを形成する。こ
の時、ソース電極／ドレイン電極形成のためにコンタク
トホール4bが形成され、コンタクトホール4b内にキャッ
プ層34が露出される。
全面に塗布した後、フォトレジストを露光・現像してフ
ォトレジストのゲート電極とソース電極／ドレイン電極
に対応する領域を除去してレジスト膜6bを形成する。こ
の時、ソース電極／ドレイン電極形成のためにコンタク
トホール4bが形成され、コンタクトホール4b内にキャッ
プ層34が露出される。
次に、レジスト膜6bをマスクとして開口部4bを介して
キャップ層34とコンタクトを採るように膜厚が例えば20
00ÅのAuGe層/Ni層/Au層の３層からなるソース電極7a、
ドレイン電極7bを形成するとともに、金属層５上に膜厚
が例えば2000ÅのAuGe層/Ni層/Au層の３層からなる金属
層７を形成して金属層５、７から構成されるゲート電極
８を形成する。この時、レジスト膜6b上にも金属層７が
形成される。そして、リフトオフ法によりレジスト膜6b
及びレジスト膜6b上に形成された金属層７を除去するこ
とにより、第１図（ｌ）に示すような構造の半導体装置
が完成する。なお、第１図（ｋ）、（ｌ）は第１図
（ａ）〜（ｊ）に対して便宜上拡大して図示しているが
同一方向の断面図である。
キャップ層34とコンタクトを採るように膜厚が例えば20
00ÅのAuGe層/Ni層/Au層の３層からなるソース電極7a、
ドレイン電極7bを形成するとともに、金属層５上に膜厚
が例えば2000ÅのAuGe層/Ni層/Au層の３層からなる金属
層７を形成して金属層５、７から構成されるゲート電極
８を形成する。この時、レジスト膜6b上にも金属層７が
形成される。そして、リフトオフ法によりレジスト膜6b
及びレジスト膜6b上に形成された金属層７を除去するこ
とにより、第１図（ｌ）に示すような構造の半導体装置
が完成する。なお、第１図（ｋ）、（ｌ）は第１図
（ａ）〜（ｊ）に対して便宜上拡大して図示しているが
同一方向の断面図である。
すなわち、上記実施例では、第１図（ｃ）に示すよう
に、金属層38とドナー供給層33間に腐触電位が発生しな
いように金属層38を絶縁する絶縁層１を形成したため、
開口部37内のドナー供給層33上の反応残渣を除去するウ
エット処理の際、ドナー供給層33を除去することなく反
応残渣を除去することができる。このため、良好なショ
ットキー接合を形成することができ、安定な素子特性を
得ることができる。
に、金属層38とドナー供給層33間に腐触電位が発生しな
いように金属層38を絶縁する絶縁層１を形成したため、
開口部37内のドナー供給層33上の反応残渣を除去するウ
エット処理の際、ドナー供給層33を除去することなく反
応残渣を除去することができる。このため、良好なショ
ットキー接合を形成することができ、安定な素子特性を
得ることができる。
なお、上記実施例では、チャネル層32をGaAs、ドナー
供給層33をAlGaAs、キャップ層34をGaAsで構成する場合
について説明したが、本発明はこれに限定されるもので
はなく、例えばチャネル層32をInP、ドナー供給層33をI
nGaP、キャップ層34をInPで構成する場合であってもよ
く、またチャネル層32をInGaAs、ドナー供給層33をAlIn
As、キャップ層34をInGaAsで構成する場合であってもよ
い。
供給層33をAlGaAs、キャップ層34をGaAsで構成する場合
について説明したが、本発明はこれに限定されるもので
はなく、例えばチャネル層32をInP、ドナー供給層33をI
nGaP、キャップ層34をInPで構成する場合であってもよ
く、またチャネル層32をInGaAs、ドナー供給層33をAlIn
As、キャップ層34をInGaAsで構成する場合であってもよ
い。
本発明によれば、ドナー供給層上の反応残渣を除去す
るウエット処理の際、ドナー供給層を除去することなく
反応残渣を除去することができ、良好なショットキー接
合を形成することができ、安定な素子特性を得ることが
できるという効果がある。
るウエット処理の際、ドナー供給層を除去することなく
反応残渣を除去することができ、良好なショットキー接
合を形成することができ、安定な素子特性を得ることが
できるという効果がある。
第１図は本発明に係る半導体装置の製造方法の一実施例
の製造方法を説明する図、 第２図は従来例の製造方法を説明する図、 第３図は従来例の課題を説明する図である。 １……絶縁膜、 ２……開口部、 31……基板、 32……チャネル層、 33……ドナー供給層、 34……キャップ層、 35……絶縁膜、 37a、37c……開口部、 38……金属層。
の製造方法を説明する図、 第２図は従来例の製造方法を説明する図、 第３図は従来例の課題を説明する図である。 １……絶縁膜、 ２……開口部、 31……基板、 32……チャネル層、 33……ドナー供給層、 34……キャップ層、 35……絶縁膜、 37a、37c……開口部、 38……金属層。
Claims (2)
- 【請求項１】基板上にチャネル層、ドナー供給層、キャ
ップ層及び第１の絶縁膜を順次形成する工程と、 該第１の絶縁膜を選択的にエッチングして第１の開口部
を形成する工程と、 該第１の開口部内の該キャップ層に電気的に接続する金
属層を形成する工程と、 該金属層を覆って第２の絶縁膜を形成する工程と、 該第２の絶縁膜上に選択的に窓を有するマスク膜を形成
する工程と、 該マスク膜の窓に露出する第２の絶縁膜および、その下
の第１の絶縁膜を除去して、該キャップ層を露出する第
２の開口部を形成する工程と、 該マスク膜を除去する工程と、 該第２、第１の絶縁膜をマスクとして、該キャップ層を
選択的にエッチングして第３の開口部を形成する工程
と、 該金属層が該第２の絶縁膜で覆われた状態で、該第３の
開口部内を酸性溶液またはアルカリ性溶液によりクリー
ニング処理する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項２】半導体表面を覆う第１の絶縁膜を形成する
工程と、 前記第１の絶縁膜を選択的に除去して前記半導体表面を
露出し、第１の開口部を形成する工程と、 前記第１の開口部内の前記半導体に電気的に接続する金
属層を形成する工程と、 前記金属層を覆う第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に選択的に窓を有するマスク膜を形
成する工程と、 前記マスク膜の窓に露出する第２の絶縁膜および、その
下の第１の絶縁膜を除去して、前記半導体を露出する第
２の開口部を形成する工程と、 該マスク膜を除去する工程と、 前記第２の開口部をマスクとして、前記半導体に第３の
開口部を形成する工程と、 前記金属層が前記第２の絶縁膜で覆われた状態で、前記
第３の開口部内を酸性溶液またはアルカリ溶液によりク
リーニング処理する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152879A JP2751935B2 (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152879A JP2751935B2 (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0318037A JPH0318037A (ja) | 1991-01-25 |
| JP2751935B2 true JP2751935B2 (ja) | 1998-05-18 |
Family
ID=15550121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152879A Expired - Lifetime JP2751935B2 (ja) | 1989-06-14 | 1989-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751935B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012089867A (ja) * | 2003-12-17 | 2012-05-10 | International Rectifier Corp | 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5516710A (en) * | 1994-11-10 | 1996-05-14 | Northern Telecom Limited | Method of forming a transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961969A (ja) * | 1982-09-30 | 1984-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1989
- 1989-06-14 JP JP1152879A patent/JP2751935B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012089867A (ja) * | 2003-12-17 | 2012-05-10 | International Rectifier Corp | 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318037A (ja) | 1991-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839304A (en) | Method of making a field effect transistor with overlay gate structure | |
| US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
| JPS6142916A (ja) | 半導体デバイスの作成法 | |
| US6204102B1 (en) | Method of fabricating compound semiconductor devices using lift-off of insulating film | |
| GB2084795A (en) | Thin film transistor | |
| JP2751935B2 (ja) | 半導体装置の製造方法 | |
| US5776805A (en) | Method for manufacturing MESFET | |
| US4194285A (en) | Method of making a field effect transistor | |
| JPH033935B2 (ja) | ||
| JP2830414B2 (ja) | Ｍｅｓ構造電極の形成方法 | |
| JPH05502760A (ja) | 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法 | |
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| CN111825055B (zh) | 金的刻蚀方法 | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JPH0529613A (ja) | 量子細線素子の製造方法 | |
| JP3240875B2 (ja) | 半導体装置の製造方法 | |
| JPH033936B2 (ja) | ||
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| KR960004096B1 (ko) | 오믹콘택전극 형성방법 | |
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH0574817A (ja) | 半導体装置の製造方法 | |
| JP3070540B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH05343346A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |