JPH0654502B2 - 画像処理方法 - Google Patents
画像処理方法Info
- Publication number
- JPH0654502B2 JPH0654502B2 JP61156073A JP15607386A JPH0654502B2 JP H0654502 B2 JPH0654502 B2 JP H0654502B2 JP 61156073 A JP61156073 A JP 61156073A JP 15607386 A JP15607386 A JP 15607386A JP H0654502 B2 JPH0654502 B2 JP H0654502B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- calculation
- mode
- size
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 画像処理方法に係り、特にパターンマツチング，空間積
和演算における可変テンプレートによる画像処理方式に
関する。
和演算における可変テンプレートによる画像処理方式に
関する。
現在は、テンプレートマツチング法では、１２×８程度
の大きさで固定サイズであり可変のものはまだ見当らな
い。空間積和演算は最大３×３のマトリツクスで、２×
２のマトリツクスも選択できるようになつている。しか
し、３×３以上についてはまだ見当らない（参考公知例
に特開昭60−72083号などがある）。
の大きさで固定サイズであり可変のものはまだ見当らな
い。空間積和演算は最大３×３のマトリツクスで、２×
２のマトリツクスも選択できるようになつている。しか
し、３×３以上についてはまだ見当らない（参考公知例
に特開昭60−72083号などがある）。
テンプレートマツチングにおいてテンプレートサイズは
従来１２×８程度で固定であり小さすぎる。また実際に
これを応用する場合には、解析しようとする対象物の仕
様により最適なテンプレートの大きさやテンプレートの
形状がある。すなわちテンプレートマツチング法で検出
したい特徴点の大小によりテンプレートの大きさを選定
すると共に、特徴点の形状により縦長のテンプレートや
横長のテンプレートを選択できると都合がよいことがわ
かる。空間積和演算についても同様のことがいえる。従
って本発明の目的は、一定の大きさのテンプレートまた
はマトリックスを用いて画像処理を行なう場合でも、テ
ンプレートまたはマトリックスを可変にしたのと同様の
効果を得ることができる画像処理方法を提供することで
ある。これにより画像認識性能の大幅な向上が期待でき
る。
従来１２×８程度で固定であり小さすぎる。また実際に
これを応用する場合には、解析しようとする対象物の仕
様により最適なテンプレートの大きさやテンプレートの
形状がある。すなわちテンプレートマツチング法で検出
したい特徴点の大小によりテンプレートの大きさを選定
すると共に、特徴点の形状により縦長のテンプレートや
横長のテンプレートを選択できると都合がよいことがわ
かる。空間積和演算についても同様のことがいえる。従
って本発明の目的は、一定の大きさのテンプレートまた
はマトリックスを用いて画像処理を行なう場合でも、テ
ンプレートまたはマトリックスを可変にしたのと同様の
効果を得ることができる画像処理方法を提供することで
ある。これにより画像認識性能の大幅な向上が期待でき
る。
上記の目的は、所定の位置に注目点を有する単位大きさ
の前記演算領域にて前記画像メモリ上の画像データ全面
にわたって演算を行なうことにより、テンプレートマッ
チング処理または空間積和演算処理を施し、その処理結
果データをメモリに書き込むことを、異なる領域に対応
した複数の前記単位大きさの演算領域毎に順次行ない、
前記複数の単位大きさの演算領域を合成するために、前
記複数の単位大きさの演算領域それぞれの注目点に基づ
く前記処理結果データを、合成後の演算領域の注目点に
基づいた処理結果データに変換する処理を行なって、前
記複数の単位大きさの演算領域毎の前記処理結果データ
を加算することにより達成できる。
の前記演算領域にて前記画像メモリ上の画像データ全面
にわたって演算を行なうことにより、テンプレートマッ
チング処理または空間積和演算処理を施し、その処理結
果データをメモリに書き込むことを、異なる領域に対応
した複数の前記単位大きさの演算領域毎に順次行ない、
前記複数の単位大きさの演算領域を合成するために、前
記複数の単位大きさの演算領域それぞれの注目点に基づ
く前記処理結果データを、合成後の演算領域の注目点に
基づいた処理結果データに変換する処理を行なって、前
記複数の単位大きさの演算領域毎の前記処理結果データ
を加算することにより達成できる。
上記手段によれば、たとえば８×１２画素の大きさのテ
ンプレートを用いても、これによる画像処理を複数回実
行し、処理結果を処理過程において合成するのでテンプ
レートサイズを拡大したのと同じ効果がある。空間積和
演算も同様である。
ンプレートを用いても、これによる画像処理を複数回実
行し、処理結果を処理過程において合成するのでテンプ
レートサイズを拡大したのと同じ効果がある。空間積和
演算も同様である。
本発明の一実施例を第１図〜第２０図により詳細に説明
する。
する。
(1)原理及び構造 本発明の一実施例を第１図に示す、１は処理対象の画像
を格納してある画像メモリである。２は処理結果を格納
するための画像メモリで、３は本発明の演算領域可変画
像処理機構である。１，２及び３は、コントローラ９に
より起動制御できるようになつている。コントローラ９
はシステムバス１０に結合されている。４は、演算パラ
メータ定数である。演算パラメータ定数４はテンプレー
トマツチングのテンプレートや空間積和演算における定
数マトリツクス等である。処理機構３では、演算パラメ
ータ４を画像メモリ１上の画像上を全面にわたつて画像
データとの演算を行いその結果を画像メモリ２上に書き
込むように仕組んである。１１はシステムバス１０とコ
ントローラ９間のインターフエース、１２はコントロー
ラ９と画像メモリ読込機構５間のインターフエース、１
３はコントローラ９と処理機構３間のインターフエー
ス、１８はコントローラ９と画像メモリ書込機構６間の
インターフエース、１４はコントローラ９とレジスタ７
間のインターフエース、１６は、レジスタ７と画像メモ
リ書込機構６間のインターフエース、１５は、画像メモ
リ読込機構５と処理機構３間のインターフエース、１７
は処理機構３と画像メモリ書込機構６間のインターフエ
ースである。レジスタ７は、処理機構３で処理した結果
を対応する画像メモリの番地に格納するためのレジスタ
で、書込スタート番地（Δｘ，Δｙ）の情報を格納され
ている。画像メモリ書込機構６は、このレジスタ７の情
報をもとに転送されてくる画像情報を対応する番地にデ
ータの書き込みを行うようにしている。処理機構３は、
演算パラメータ４の大きさを種々指定して実行できるよ
うな構成となつている。第２図に演算領域の基本サイズ
を示す。演算領域は演算パラメータとも呼称し、縦方向
と横方向の次元をもつておりハード的に実現されている
最小単位を、基本サイズと定義するものとする。基本サ
イズの大きさは、第２図に示すように、m1×n1仮定して
おく。演算領域の注目点は、m1×n1の図心近くのｐ点
（m0，n0）とするものとする。第３図は、演算領域可変
方式の演算領域のサイズの一実施例である。例えば次の
ような各サイズを任意に選択して使用できる。
を格納してある画像メモリである。２は処理結果を格納
するための画像メモリで、３は本発明の演算領域可変画
像処理機構である。１，２及び３は、コントローラ９に
より起動制御できるようになつている。コントローラ９
はシステムバス１０に結合されている。４は、演算パラ
メータ定数である。演算パラメータ定数４はテンプレー
トマツチングのテンプレートや空間積和演算における定
数マトリツクス等である。処理機構３では、演算パラメ
ータ４を画像メモリ１上の画像上を全面にわたつて画像
データとの演算を行いその結果を画像メモリ２上に書き
込むように仕組んである。１１はシステムバス１０とコ
ントローラ９間のインターフエース、１２はコントロー
ラ９と画像メモリ読込機構５間のインターフエース、１
３はコントローラ９と処理機構３間のインターフエー
ス、１８はコントローラ９と画像メモリ書込機構６間の
インターフエース、１４はコントローラ９とレジスタ７
間のインターフエース、１６は、レジスタ７と画像メモ
リ書込機構６間のインターフエース、１５は、画像メモ
リ読込機構５と処理機構３間のインターフエース、１７
は処理機構３と画像メモリ書込機構６間のインターフエ
ースである。レジスタ７は、処理機構３で処理した結果
を対応する画像メモリの番地に格納するためのレジスタ
で、書込スタート番地（Δｘ，Δｙ）の情報を格納され
ている。画像メモリ書込機構６は、このレジスタ７の情
報をもとに転送されてくる画像情報を対応する番地にデ
ータの書き込みを行うようにしている。処理機構３は、
演算パラメータ４の大きさを種々指定して実行できるよ
うな構成となつている。第２図に演算領域の基本サイズ
を示す。演算領域は演算パラメータとも呼称し、縦方向
と横方向の次元をもつておりハード的に実現されている
最小単位を、基本サイズと定義するものとする。基本サ
イズの大きさは、第２図に示すように、m1×n1仮定して
おく。演算領域の注目点は、m1×n1の図心近くのｐ点
（m0，n0）とするものとする。第３図は、演算領域可変
方式の演算領域のサイズの一実施例である。例えば次の
ような各サイズを任意に選択して使用できる。
Ａ Ｂ Ｃ Ｄ ：基本サイズ ＡＢ′Ｃ′Ｄ ：縦２倍サイズ ＡＢ″Ｃ″Ｄ ：縦４倍サイズ ＡＢＣＤ：縦８倍サイズ Ａ Ｂ Ｅ Ｆ ：縦１倍横２倍サイズ ＡＢ′Ｅ′Ｆ ：縦２倍横２倍サイズ ＡＢ″Ｅ″Ｆ ：縦４倍横２倍サイズ ＡＢＥＦ：縦８倍横２倍サイズ Ａ Ｂ Ｇ Ｈ ：縦１倍横４倍サイズ ＡＢ′Ｇ′Ｈ ：縦２倍横４倍サイズ ＡＢ″Ｇ″Ｈ ：縦４倍横４倍サイズ ＡＢＧＨ：縦８倍横４倍サイズ 本文では縦８倍、横４倍サイズまでの処理にて以上便宜
上説明するが、本発明は、倍数そのものは特に関係なく
倍数を可変にできるというところを特徴としているの
で、その他の倍数の例について本文で記述しないが、本
文から当然推測できるのであえて明記しない。
上説明するが、本発明は、倍数そのものは特に関係なく
倍数を可変にできるというところを特徴としているの
で、その他の倍数の例について本文で記述しないが、本
文から当然推測できるのであえて明記しない。
また、本文では縦方向の合成処理を先に実行し、次に列
の合成を実行しているが、これも逆の順序の場合は当然
本文から推測できるのであえて明記しない。
の合成を実行しているが、これも逆の順序の場合は当然
本文から推測できるのであえて明記しない。
第４図は、演算領域を基本サイズ単位の要素に分割例と
示す。第３図に示す１９〜３０の演算領域は要素１９，
３３〜６３を組合せて実現できることを示している。第
５図は縦方向に２個の要素１９及び３３を合成して演算
領域２０を作成する例を示す。要素１９の注目点はｐ１
９であり、要素３３の注目点はｐ３３で、合成後の演算
領域２０の注目点はｐ２０である。注目点とは演算領域
の中心を示し、結果を画像メモリに格納する場合の基準
となる演算領域内の座標点である。第６図は横方向２個
の演算領域２６，１０３を合成し、演算領域３０を合成
する例を示す。演算領域２６の注目点はｐ２６で、演算
領域１０３の注目点はｐ１０３である。合成後の演算領
域３０の注目点はｐ３０である。第７図は縦及び横方向
に合成の例である。要素１９，３３，４０，４１を合成
して演算領域２４を作成の場合の例である。第８図
（Ａ），（Ｂ）は、演算領域が基本サイズの時の従来の
処理例を示している。処理機構３１は従来のテンプレー
トや空間積和演算処理を実行する機能を有する。３２は
演算領域すなわち演算パラメータである。テンプレート
マツチングの場合にはテンプレートであり空間積和演算
ではマトリツクス定数である。処理機構３１は、画像メ
モリ１の内容と演算パラメータ３２を使用して処理を実
行し、画像メモリ上２に順次書き込んでいく。テンプレ
ートマツチング処理を例にとつて説明すると入力画像メ
モリ上の座標（ｉ，ｊ）におけるテンプレートマツチン
グ処理は次式で示せる。
示す。第３図に示す１９〜３０の演算領域は要素１９，
３３〜６３を組合せて実現できることを示している。第
５図は縦方向に２個の要素１９及び３３を合成して演算
領域２０を作成する例を示す。要素１９の注目点はｐ１
９であり、要素３３の注目点はｐ３３で、合成後の演算
領域２０の注目点はｐ２０である。注目点とは演算領域
の中心を示し、結果を画像メモリに格納する場合の基準
となる演算領域内の座標点である。第６図は横方向２個
の演算領域２６，１０３を合成し、演算領域３０を合成
する例を示す。演算領域２６の注目点はｐ２６で、演算
領域１０３の注目点はｐ１０３である。合成後の演算領
域３０の注目点はｐ３０である。第７図は縦及び横方向
に合成の例である。要素１９，３３，４０，４１を合成
して演算領域２４を作成の場合の例である。第８図
（Ａ），（Ｂ）は、演算領域が基本サイズの時の従来の
処理例を示している。処理機構３１は従来のテンプレー
トや空間積和演算処理を実行する機能を有する。３２は
演算領域すなわち演算パラメータである。テンプレート
マツチングの場合にはテンプレートであり空間積和演算
ではマトリツクス定数である。処理機構３１は、画像メ
モリ１の内容と演算パラメータ３２を使用して処理を実
行し、画像メモリ上２に順次書き込んでいく。テンプレ
ートマツチング処理を例にとつて説明すると入力画像メ
モリ上の座標（ｉ，ｊ）におけるテンプレートマツチン
グ処理は次式で示せる。
ここで （ｉ，ｊ） ：被処理対象画像メモリ上の注目画素座標 Ｖ（ｉ，ｊ）：テンプレートマツチング処理の結果（画
像メモリ２上の（ｉ，ｊ）番 地に書き込
まれる） ｍ１：テンプレートの横方向の大きさを画素数で示
す ｎ１：テンプレートの横方向の大きさを画素数で示
す （ｍ，ｎ） ：テンプレート上の任意の座標点 （m0，n0）：テンプレートの注目点座標 Ｆ（ｉ−m0＋ｍ，ｊ−n0＋ｎ）：テンプレートの座標点
（ｍ， ｎ）に対応する入力画像上の値 ＰＴ（ｎ，ｍ）：テンプレート上の座標点（ｍ，ｎ） ＲＴＭ｛Ｆ，ＰＴ｝：ＦとＰＴが一致した時１とし不一
致の時０とする。
像メモリ２上の（ｉ，ｊ）番 地に書き込
まれる） ｍ１：テンプレートの横方向の大きさを画素数で示
す ｎ１：テンプレートの横方向の大きさを画素数で示
す （ｍ，ｎ） ：テンプレート上の任意の座標点 （m0，n0）：テンプレートの注目点座標 Ｆ（ｉ−m0＋ｍ，ｊ−n0＋ｎ）：テンプレートの座標点
（ｍ， ｎ）に対応する入力画像上の値 ＰＴ（ｎ，ｍ）：テンプレート上の座標点（ｍ，ｎ） ＲＴＭ｛Ｆ，ＰＴ｝：ＦとＰＴが一致した時１とし不一
致の時０とする。
テンプレートマツチングでは、上述の処理を入力画像の
全画素に対して実行させる。本発明例は、テンプレート
３２の大きさを任意に拡大すると同様の効果を得ること
ができる。
全画素に対して実行させる。本発明例は、テンプレート
３２の大きさを任意に拡大すると同様の効果を得ること
ができる。
第９図は、縦方向に演算領域に拡大する（合成）場合の
処理を流れ図にて示す（処理対象は第５図に示すものに
ついて説明してある）。テンプレート１９によりテンプ
レートマツチング処理を行う（ＢＯＸ−Ａ）。処理結果
は、注目点ｐ１９に対するものであるから最終のテンプ
レート２０に対する注目点ｐ２０に移す処理を行う（Ｂ
ＯＸ−Ｂ）。ここでは注目点をｐ１９からｐ２０へ移す
処理は、画像シフト処理により行う。上記手順を全てハ
ード化して行う場合にはデイレイ機能により実現する
（詳細は後述する）。次にテンプレート３３に対するテ
ンプレートマツチング処理を実行する（ＢＯＸ−Ｃ）。
次に注目点の移動を行う（ＢＯＸ−Ｄ）。上述の２個の
処理結果画像を加算することにより最終的なテンプレー
ト２０に対するテンプレートマツチング処理結果が得ら
れる（ＢＯＸ−Ｅ）。加算結果が、格納するメモリに対
してオーバーフローする時は、加算結果を１／２するも
のとする。
処理を流れ図にて示す（処理対象は第５図に示すものに
ついて説明してある）。テンプレート１９によりテンプ
レートマツチング処理を行う（ＢＯＸ−Ａ）。処理結果
は、注目点ｐ１９に対するものであるから最終のテンプ
レート２０に対する注目点ｐ２０に移す処理を行う（Ｂ
ＯＸ−Ｂ）。ここでは注目点をｐ１９からｐ２０へ移す
処理は、画像シフト処理により行う。上記手順を全てハ
ード化して行う場合にはデイレイ機能により実現する
（詳細は後述する）。次にテンプレート３３に対するテ
ンプレートマツチング処理を実行する（ＢＯＸ−Ｃ）。
次に注目点の移動を行う（ＢＯＸ−Ｄ）。上述の２個の
処理結果画像を加算することにより最終的なテンプレー
ト２０に対するテンプレートマツチング処理結果が得ら
れる（ＢＯＸ−Ｅ）。加算結果が、格納するメモリに対
してオーバーフローする時は、加算結果を１／２するも
のとする。
第１０図は、横方向の合成の例である（処理対象は第６
図を例に説明する）。テンプレート２６によるテンプレ
ートマツチング処理を行い（ＢＯＸ−Ａ），注目点の移
動を行う（ＢＯＸ−Ｂ）。次にテンプレート１０３によ
るテンプレートマツチング処理を行い（ＢＯＸ−Ｃ），
注目点の移動を行う（ＢＯＸ−Ｄ）。上記２個の処理結
果を加算して最終的なテンプレート３０に対するテンプ
レートマツチング結果を得る（ＢＯＸ−Ｅ）。結果がオ
ーバーフローする時は１／２する。
図を例に説明する）。テンプレート２６によるテンプレ
ートマツチング処理を行い（ＢＯＸ−Ａ），注目点の移
動を行う（ＢＯＸ−Ｂ）。次にテンプレート１０３によ
るテンプレートマツチング処理を行い（ＢＯＸ−Ｃ），
注目点の移動を行う（ＢＯＸ−Ｄ）。上記２個の処理結
果を加算して最終的なテンプレート３０に対するテンプ
レートマツチング結果を得る（ＢＯＸ−Ｅ）。結果がオ
ーバーフローする時は１／２する。
第１１図は、処理結果を出力画像に書き込む時に処理結
果を対応する出力画像の番地に書き込むためにオフセツ
ト量（Δｘ，Δｙ）を与えて書き込ませるようにしたも
のである。
果を対応する出力画像の番地に書き込むためにオフセツ
ト量（Δｘ，Δｙ）を与えて書き込ませるようにしたも
のである。
第１２図（Ａ），（Ｂ）は、演算領域の分割例を示す。
演算領域の合成手順は次の方法が考えられる。
演算領域の合成手順は次の方法が考えられる。
(1)方式１（第１２図（Ａ）参照） ・第１要素と第２要素を合成し、第１ブロツクを作成す
る。
る。
・同様に第２ブロツク，第３ブロツク，第４ブロツクを
作成する。
作成する。
・第１ブロツク〜第４ブロツクを合成し第１列を作成す
る。
る。
・同様にして第２列，第３列、第４列を作成する。
・第１列〜第４列を合成して最終的なテンプレートの結
果を得る。
果を得る。
(2)方式２（第１２図（Ｂ）参照） ・第１要素と第２要素を合成し第１ブロツク及び第２ブ
ロツクを作成する。
ロツクを作成する。
・第１ブロツクと第２ブロツクを合成して第１行を作成
する。
する。
・同様にして第２行〜第８行を作成する。
・第１行〜第８行を合成して最終的なテンプレートの結
果を得る。
果を得る。
本発明の演算領域を可変とする画像処理方式は上述の２
方式がある。本文では、方式１にて実施例を以下説明す
る。方式２は、方式１と同様の原理で実現できるので説
明は省略した。
方式がある。本文では、方式１にて実施例を以下説明す
る。方式２は、方式１と同様の原理で実現できるので説
明は省略した。
第１３図〜第１７図は、方式１をハードウエアで実現す
る場合の処理フローである。第１８図〜第２０図はハー
ドウエアの構成を示す。
る場合の処理フローである。第１８図〜第２０図はハー
ドウエアの構成を示す。
第１３図は、全体処理を流れ図にて示す。まず、初期設
定処理を行い、処理に必要なレジスタの設定を行う（Ｂ
ＯＸ−Ａ）。次に、１行目の処理を行い（ＢＯＸ−
Ｂ），２行目の処理（ＢＯＸ−Ｄ）はデイレイ（ＢＯＸ
−Ｃ）を介して実行する。３行目の処理（ＢＯＸ−Ｇ）
は、更にデイレイ（ＢＯＸ−Ｆ）を介して実行する。４
行目の処理（ＢＯＸ−Ｉ）はデイレイ（ＢＯＸ−Ｈ）を
介して行う。１行目の処理結果と２列目の処理結果を画
像加算処理（ＢＯＸ−Ｅ）する。また、３列目の処理結
果と４列目の処理結果を画像加算処理する（ＢＯＸ−
Ｊ）。上記の２個の加算結果を再び加算する（ＢＯＸ−
Ｋ）により最終結果が得られる。処理過程のデイレイ
（ＢＯＸ−Ｃ，ＢＯＸ−Ｆ，デイレイＨ等）は画像加算
のタイミングを合致させる為に設けたものである。デイ
レイの量は、テンプレートの幅であるm1画素相当の時間
である。第１４図は、初期設定処理の詳細を示す。ま
ず、基本の処理機構毎に対応する要素のデータを割付け
（ＢＯＸ−１００），演算領域の大きさを規定するため
のモードをレジスタに書込み（ＢＯＸ−２００），各デ
イレイに設定量を決定し書込む（ＢＯＸ−３００）。第
１５図は、第１ブロツクから第４ブロツクの処理結果か
ら第１列の処理結果を得るための処理フローを示す。第
１ブロツクの処理は入力データを直接入力して処理を行
う（ＢＯＸ・Ｂ１００）第２ブロツクの処理（ＢＯＸ・
Ｂ２５０）は、デイレイ（ＢＯＸ・Ｂ２００）を介して
実行する。第３ブロツクの処理（ＢＯＸ・Ｂ２５０）
は、更にデイレイ（ＢＯＸ・Ｂ３００）を介して行う。
第４ブロツクの処理（ＢＯＸ・Ｂ４５０）は、更にデイ
レイ（ＢＯＸ・Ｂ４００）を介して実行する。第１ブロ
ツクと第２ブロツクの処理結果に対して画像加算処理す
る（ＢＯＸ・Ｂ２８０）。また第３ブロツクと第４ブロ
ツクの処理結果に対しても同じく画像加算処理を行う
（ＢＯＸ・Ｂ３８０）。上記２個の加算処理結果に対し
て更に加算処理を行う（ＢＯＸ・Ｂ５００）。デイレイ
は、各加算処理のためのタイミングを合致させるための
ものであり２ｎ１ラインの遅延を生じるだけのデイレイ
とする。第１６図は、２個の要素の合成処理のフローを
示す。まず、第１要素の処理は入力データを直接使用す
る（ＢＯＸ−１００）。第２要素の処理（ＢＯＸ・３０
０）はデイレイ（ＢＯＸ−２００）を介して行う。上記
２個の処理結果に対して画像加算処理して（ＢＯＸ−４
００）ブロツクの処理結果を得る。デイレイは、ｎ１ラ
インに相当する遅延を生ずるだけのデイレイ時間とす
る。第１７図は基本サイズの処理内容の例を示す。処理
内容としてはテンプレートマツチング（ＢＯＸ−２０
０）や空間積和演算（ＢＯＸ−３００）等である。これ
らの処理は、分離して準備しても、合わせた機能を選択
できるようにしてもよい。
定処理を行い、処理に必要なレジスタの設定を行う（Ｂ
ＯＸ−Ａ）。次に、１行目の処理を行い（ＢＯＸ−
Ｂ），２行目の処理（ＢＯＸ−Ｄ）はデイレイ（ＢＯＸ
−Ｃ）を介して実行する。３行目の処理（ＢＯＸ−Ｇ）
は、更にデイレイ（ＢＯＸ−Ｆ）を介して実行する。４
行目の処理（ＢＯＸ−Ｉ）はデイレイ（ＢＯＸ−Ｈ）を
介して行う。１行目の処理結果と２列目の処理結果を画
像加算処理（ＢＯＸ−Ｅ）する。また、３列目の処理結
果と４列目の処理結果を画像加算処理する（ＢＯＸ−
Ｊ）。上記の２個の加算結果を再び加算する（ＢＯＸ−
Ｋ）により最終結果が得られる。処理過程のデイレイ
（ＢＯＸ−Ｃ，ＢＯＸ−Ｆ，デイレイＨ等）は画像加算
のタイミングを合致させる為に設けたものである。デイ
レイの量は、テンプレートの幅であるm1画素相当の時間
である。第１４図は、初期設定処理の詳細を示す。ま
ず、基本の処理機構毎に対応する要素のデータを割付け
（ＢＯＸ−１００），演算領域の大きさを規定するため
のモードをレジスタに書込み（ＢＯＸ−２００），各デ
イレイに設定量を決定し書込む（ＢＯＸ−３００）。第
１５図は、第１ブロツクから第４ブロツクの処理結果か
ら第１列の処理結果を得るための処理フローを示す。第
１ブロツクの処理は入力データを直接入力して処理を行
う（ＢＯＸ・Ｂ１００）第２ブロツクの処理（ＢＯＸ・
Ｂ２５０）は、デイレイ（ＢＯＸ・Ｂ２００）を介して
実行する。第３ブロツクの処理（ＢＯＸ・Ｂ２５０）
は、更にデイレイ（ＢＯＸ・Ｂ３００）を介して行う。
第４ブロツクの処理（ＢＯＸ・Ｂ４５０）は、更にデイ
レイ（ＢＯＸ・Ｂ４００）を介して実行する。第１ブロ
ツクと第２ブロツクの処理結果に対して画像加算処理す
る（ＢＯＸ・Ｂ２８０）。また第３ブロツクと第４ブロ
ツクの処理結果に対しても同じく画像加算処理を行う
（ＢＯＸ・Ｂ３８０）。上記２個の加算処理結果に対し
て更に加算処理を行う（ＢＯＸ・Ｂ５００）。デイレイ
は、各加算処理のためのタイミングを合致させるための
ものであり２ｎ１ラインの遅延を生じるだけのデイレイ
とする。第１６図は、２個の要素の合成処理のフローを
示す。まず、第１要素の処理は入力データを直接使用す
る（ＢＯＸ−１００）。第２要素の処理（ＢＯＸ・３０
０）はデイレイ（ＢＯＸ−２００）を介して行う。上記
２個の処理結果に対して画像加算処理して（ＢＯＸ−４
００）ブロツクの処理結果を得る。デイレイは、ｎ１ラ
インに相当する遅延を生ずるだけのデイレイ時間とす
る。第１７図は基本サイズの処理内容の例を示す。処理
内容としてはテンプレートマツチング（ＢＯＸ−２０
０）や空間積和演算（ＢＯＸ−３００）等である。これ
らの処理は、分離して準備しても、合わせた機能を選択
できるようにしてもよい。
以上の処理をハードウエア化した場合の構成を第１８図
〜第２０図に示す。第１８図は、第１６図の処理フロー
をハードウエア化した場合の例である。３１ａ及び３１
ｂは基本サイズの処理機構である。６４はデイレイで、
６５は加算機構である。６７は出力データセレクタであ
る。３２ａ及び３２ｂは演算パラメータ用レジスタであ
る。
〜第２０図に示す。第１８図は、第１６図の処理フロー
をハードウエア化した場合の例である。３１ａ及び３１
ｂは基本サイズの処理機構である。６４はデイレイで、
６５は加算機構である。６７は出力データセレクタであ
る。３２ａ及び３２ｂは演算パラメータ用レジスタであ
る。
６６は加算処理のパラメータ用のレジスタである。６８
は、出力データ用レジスタでモード決定条件を格納する
のに使用する。６６は加算機構６５用のレジスタであ
る。画像入力データライン７１からの入力データは直接
処理機構３１ａの入力となる。処理機構３１ｂへの入力
は、デイレイ６４を介して行う。処理機構３１ａ及び処
理機構３１ｂの処理結果に対して加算機構６５により画
像加算処理を行う。レジスタ３２ａには第１要素の演算
パラメータを、レジスタ３２ｂには第２要素の演算パラ
メータを格納する。レジスタ６６には、加算結果を割算
するための定数を格納している。レジスタ類（３２ａ，
３２ｂ，６６，６８）やデイレイの初期設定はインター
フエース１３ａを介して行う。次に出力データセレクタ
６７の機能について簡単に説明する。処理機構７０は、
次の３種類のモードをもつている。
は、出力データ用レジスタでモード決定条件を格納する
のに使用する。６６は加算機構６５用のレジスタであ
る。画像入力データライン７１からの入力データは直接
処理機構３１ａの入力となる。処理機構３１ｂへの入力
は、デイレイ６４を介して行う。処理機構３１ａ及び処
理機構３１ｂの処理結果に対して加算機構６５により画
像加算処理を行う。レジスタ３２ａには第１要素の演算
パラメータを、レジスタ３２ｂには第２要素の演算パラ
メータを格納する。レジスタ６６には、加算結果を割算
するための定数を格納している。レジスタ類（３２ａ，
３２ｂ，６６，６８）やデイレイの初期設定はインター
フエース１３ａを介して行う。次に出力データセレクタ
６７の機能について簡単に説明する。処理機構７０は、
次の３種類のモードをもつている。
モード１：２倍合成結果を出力する。
加算機構６５の出力７６を最終的な出力とす
るように出力データセレクタ ６７を指定する
とよい。
るように出力データセレクタ ６７を指定する
とよい。
モード２：基本サイズの処理結果を出力する。
処理機構３１ａの出力７７を最終的な出力と
するように出力データセレク タ６７を指定す
るとよい。
するように出力データセレク タ６７を指定す
るとよい。
モード３：無処理。
入力データをそのまま出力する。
入力データ７１を最終的な出力とするように
出力データセレクタ６７を指 定するとよい。
出力データセレクタ６７を指 定するとよい。
データセレクタは、バイパスの７８を選択す
るようにする。
るようにする。
出力データセレクタ６７は以上のように仕組んであるの
で、本発明の特徴とする各種サイズの演算パラメータを
選択できるのである。モード選択条件はレジスタ６８に
記憶しておく。第１９図は、２倍演算合成機構７０を４
台使用して縦方向に８倍までの演算合成機構の実施例で
ある。本装置への入力は９１である。演算機構７０ａの
入力は、本機構８５への入力がそのままである。演算機
構７０ｂへの入力は、デイレイ８１ａを介して、また演
算機構７０ｃへの入力は、更にデイレイ８１ｂを介す
る。また演算機構７０ｄへの入力は、更にデイレイ８１
ｃを介して行う。このデイレイ回路により加算機構での
タイミングが調整される。演算機構７０ａ及び７０ｂの
出力７９ａ及び７９ｂは、加算機構８０ａの入力に、演
算機構７０ｃ及び７０ｄの出力７９ｃ及び７９ｄは、加
算機構８０ｂの入力となる。加算機構８０ａ及び８０ｂ
の出力８６ａ及び８６ｂは加算機構８０ｃの入力とな
る。加算機８０ｃの出力８７は、出力データセレクタへ
の出力となる。出力データセレクタ８３には更に加算機
８０ａの出力８８，入力データ９１のバイパス回路９０
などが接続される。出力データセレクタ８３は、上述の
４種類の中から１つだけを選択し、最終的な出力９３と
するように仕組んである。選択するための条件はレジス
タ８４にあらかじめ設定しておくようにしてある。この
ように仕組んであるのでこの機構には、次のようなモー
ドを選択できることがわかる。
で、本発明の特徴とする各種サイズの演算パラメータを
選択できるのである。モード選択条件はレジスタ６８に
記憶しておく。第１９図は、２倍演算合成機構７０を４
台使用して縦方向に８倍までの演算合成機構の実施例で
ある。本装置への入力は９１である。演算機構７０ａの
入力は、本機構８５への入力がそのままである。演算機
構７０ｂへの入力は、デイレイ８１ａを介して、また演
算機構７０ｃへの入力は、更にデイレイ８１ｂを介す
る。また演算機構７０ｄへの入力は、更にデイレイ８１
ｃを介して行う。このデイレイ回路により加算機構での
タイミングが調整される。演算機構７０ａ及び７０ｂの
出力７９ａ及び７９ｂは、加算機構８０ａの入力に、演
算機構７０ｃ及び７０ｄの出力７９ｃ及び７９ｄは、加
算機構８０ｂの入力となる。加算機構８０ａ及び８０ｂ
の出力８６ａ及び８６ｂは加算機構８０ｃの入力とな
る。加算機８０ｃの出力８７は、出力データセレクタへ
の出力となる。出力データセレクタ８３には更に加算機
８０ａの出力８８，入力データ９１のバイパス回路９０
などが接続される。出力データセレクタ８３は、上述の
４種類の中から１つだけを選択し、最終的な出力９３と
するように仕組んである。選択するための条件はレジス
タ８４にあらかじめ設定しておくようにしてある。この
ように仕組んであるのでこの機構には、次のようなモー
ドを選択できることがわかる。
モード４：８倍合成結果を出力する。
加算機構８０ｃの出力８７を最終出力９２と
するように出力データセレク タを選択させ
る。
するように出力データセレク タを選択させ
る。
モード５：４倍合成結果を出力する。
加算機構８０ａの出力８８を最終出力９２と
なるように出力データセレク タを選択させ
る。
なるように出力データセレク タを選択させ
る。
モード６：２倍合成結果を出力する。
演算領域合成機構７０ａの出力８９を最終出
力９２となるように出力デー タセレクタを選
択する。
力９２となるように出力デー タセレクタを選
択する。
モード７：無処理。
入力データ９１をそのまま最終出力９２とす
るように出力データセレクタ ８３を指定す
る。
るように出力データセレクタ ８３を指定す
る。
第２０図は、８倍演算合成機構８５を４台用いて横合成
処理により３２倍までの演算合成する実施例である。入
力データ１５は、演算領域合成機構８５ａに直接入力す
る。機構８５ｂにはデイレイ９３ａを介して入力する。
機構８５ｃには更にデイレイ９３ｂを介して、機構８５
ｄにはデイレイ９３ｃを介して入力する。機構８５ａ及
び８５ｂの出力９２ａ及び９２ｂは、加算機構９４ａの
入力となる。機構８５ｃ及び８５ｄの出力９２ｃ及び９
２ｄは加算機構９４ｂの入力となる。加算機構９４ａ及
び９４ｂの出力９８ａ及び９８ｂは加算機構９４ｃの入
力となる。加算機構９４ｃの出力は、９９で出力データ
セレクタ９６に接続してある。出力データセレクタ９６
には、更に、加算機構９４ａの出力、機構８５ａの出力
１０１，入力１５のバイパス回路１０２等が接続されて
いる。従つて出力データセレクタにより次のようなモー
ドを自由に選択できることがわかる。
処理により３２倍までの演算合成する実施例である。入
力データ１５は、演算領域合成機構８５ａに直接入力す
る。機構８５ｂにはデイレイ９３ａを介して入力する。
機構８５ｃには更にデイレイ９３ｂを介して、機構８５
ｄにはデイレイ９３ｃを介して入力する。機構８５ａ及
び８５ｂの出力９２ａ及び９２ｂは、加算機構９４ａの
入力となる。機構８５ｃ及び８５ｄの出力９２ｃ及び９
２ｄは加算機構９４ｂの入力となる。加算機構９４ａ及
び９４ｂの出力９８ａ及び９８ｂは加算機構９４ｃの入
力となる。加算機構９４ｃの出力は、９９で出力データ
セレクタ９６に接続してある。出力データセレクタ９６
には、更に、加算機構９４ａの出力、機構８５ａの出力
１０１，入力１５のバイパス回路１０２等が接続されて
いる。従つて出力データセレクタにより次のようなモー
ドを自由に選択できることがわかる。
モード８：３２倍合成結果を出力する。
加算機９４ｃの出力９９が最終出力１７とな
るように出力データセレク タを指定する。
るように出力データセレク タを指定する。
モード９：１６倍合成結果を出力する。
加算器９４ａの出力１００を最終出力１７と
するように出力データセレク タを指定す
る。
するように出力データセレク タを指定す
る。
モード10：８倍合成結果を出力する。
機構８５ａの出力１０１を最終出力１７とす
るように出力データセレクタ を指定する。
るように出力データセレクタ を指定する。
モード11：無処理。
入力データ１５のバイパス回路102を最終出
力１７とするように出 力データセレクタを指
定する。
力１７とするように出 力データセレクタを指
定する。
演算パラメータを正しく決定するには、モード１〜モー
ド１１を適切に選択すればよい。その１例を示すと次の
ようになる。
ド１１を適切に選択すればよい。その１例を示すと次の
ようになる。
(1)演算パラメータ１９（基本サイズ）ＡＢＣＤ 機構７０内のモード指定：モード２ 機構８５内のモード指定：モード６ 機構３内のモード指定：モード１０ (2)演算パラメータ２０ ＡＢ′Ｃ′Ｄ 機構７０内のモード指定：モード１ 機構８５内のモード指定：モード６ 機構３内のモード指定：モード１０ (3)演算パラメータ２１ ＡＢ″Ｃ″Ｄ 機構７０内のモード指定：モード１ 機構８５内のモード指定：モード５ 機構３内のモード指定：モード１０ (4)演算パラメータ２２ ＡＢＣＤ 機構７０内のモード指定：モード１ 機構８５内のモード指定：モード４ 機構３内のモード指定：モード１０ (5)演算パラメータ２３ ＡＢＥＦ 機構７０内のモード指定：モード２ 機構８５内のモード指定：モード６ 機構３内のモード指定：モード９ (6)演算パラメータ２４ ＡＢ′Ｅ′Ｆ 機構７０内のモード指定：モード１ 機構８５内のモード指定：モード６ 機構３内のモード指定：モード９ (7)演算パラメータ２５ ＡＢ″Ｅ″Ｆ 機構７０内のモード指定：モード１ 機構８５内のモード指定：モード５ 機構３内のモード指定：モード９ (8)演算パラメータ２６ ＡＢＥＦ 機構７０内のモード指定：モード１ 機構８５のモード指定：モード４ 機構３内のモード指定：モード９ (9)演算パラメータ２７ ＡＢＧＨ 機構７０内のモード指定：モード２ 機構８５内のモード指定：モード６ 機構３内のモード指定：モード８ (10)演算パラメータ２８ ＡＢ′Ｇ′Ｈ 機構７０内のモード指定：モード１ 機構８５内のモード指定：モード６ 機構３内のモード指定：モード８ (11)演算パラメータ２９ ＡＢ″Ｇ″Ｈ 機構７０内のモード指定：モード１ 機構８５内のモード指定：モード５ 機構３内のモード指定：モード８ (12)演算パラメータ３０ ＡＢ″Ｇ″Ｈ 機構７０内のモード指定：モード１ 機構８５内のモード指定：モード４ 機構３内のモード指定：モード８ 本発明の方式では以上のような構成となつているので、
演算パラメータを縦方向及び横方向に任意に拡大できる
のである。以上の説明では、縦方向を先に合成し、その
後横方向を合成する方式について記述してきたが、逆の
場合も原理は全く同じであり本発明の方式は、縦方向を
先にする方式及び横方向の合成を先にする方式の両方式
を含む。また上述の処理の全てをハードウエア化するの
は物量が大きくなりすぎるので、その１部をハードウエ
ア化し、残りの１部分をソフトを介して行つてもよい。
演算パラメータを縦方向及び横方向に任意に拡大できる
のである。以上の説明では、縦方向を先に合成し、その
後横方向を合成する方式について記述してきたが、逆の
場合も原理は全く同じであり本発明の方式は、縦方向を
先にする方式及び横方向の合成を先にする方式の両方式
を含む。また上述の処理の全てをハードウエア化するの
は物量が大きくなりすぎるので、その１部をハードウエ
ア化し、残りの１部分をソフトを介して行つてもよい。
(2)動作の説明 第１８図により２倍演算合成機構の動きについて説明す
る。本機構は、縦方向に隣接した２個のテンプレート
（基本サイズ）を合成する機能をもつているので、要素
１９及び要素３３を用いて、２倍サイズのテンプレート
２０を作成する時の処理について説明する。まずインタ
ーフエース１３ａを介して、演算パラメータ用レジスタ
３２ａには、要素１９の演算パラメータをレジスタ３２
ｂには、要素３３の演算パラメータを格納しておく。ま
たデイレイ６４には、インターフエース１３ａを介して
デイレイタイムの量を書き込むが、書き込む値は、２つ
の要素１９と要素３３の注目点ｐ１９とｐ３３の差、す
なわちｎ１ライン分だけ遅延させるようにすればよい。
る。本機構は、縦方向に隣接した２個のテンプレート
（基本サイズ）を合成する機能をもつているので、要素
１９及び要素３３を用いて、２倍サイズのテンプレート
２０を作成する時の処理について説明する。まずインタ
ーフエース１３ａを介して、演算パラメータ用レジスタ
３２ａには、要素１９の演算パラメータをレジスタ３２
ｂには、要素３３の演算パラメータを格納しておく。ま
たデイレイ６４には、インターフエース１３ａを介して
デイレイタイムの量を書き込むが、書き込む値は、２つ
の要素１９と要素３３の注目点ｐ１９とｐ３３の差、す
なわちｎ１ライン分だけ遅延させるようにすればよい。
次に第１９図により縦方向に２個以上の合成について説
明する。８台演算合成機構８５のデイレイは、２ｎ１ラ
イン分の遅延時間となるようにする。すなわち、インタ
ーフエース１３ｂを介してデイレイ８１ａ，８１ｂ，８
１ｃ，８１ｄにデイレイの大きさをセツトする。また、
加算機８０ａ，８０ｂ，８０ｃに対しては、加算結果を
１／２するように、レジスタ８２ａ，８２ｂ，８２ｃに
インターフエース１３ｂを介して書き込んでおく。モー
ド設定は、インターフエース１３ｂを介してレジスタ８
４にセツトしておく。このようにして駆動をすることに
よりテンプレートの要素を縦方向１列分の合成が完了で
きる。１列に対して合成機構８５を１台必要で、幅方向
に何倍にするかにより使用台数が決定される。１列目に
対してのテンプレート要素の合成要素７０への設定の組
合わせは次のようになる。
明する。８台演算合成機構８５のデイレイは、２ｎ１ラ
イン分の遅延時間となるようにする。すなわち、インタ
ーフエース１３ｂを介してデイレイ８１ａ，８１ｂ，８
１ｃ，８１ｄにデイレイの大きさをセツトする。また、
加算機８０ａ，８０ｂ，８０ｃに対しては、加算結果を
１／２するように、レジスタ８２ａ，８２ｂ，８２ｃに
インターフエース１３ｂを介して書き込んでおく。モー
ド設定は、インターフエース１３ｂを介してレジスタ８
４にセツトしておく。このようにして駆動をすることに
よりテンプレートの要素を縦方向１列分の合成が完了で
きる。１列に対して合成機構８５を１台必要で、幅方向
に何倍にするかにより使用台数が決定される。１列目に
対してのテンプレート要素の合成要素７０への設定の組
合わせは次のようになる。
２列目以降については、第４図の一つ右の列におきかえ
られるとよい。３列目以降も同様である。
られるとよい。３列目以降も同様である。
次に第２０図により３２倍演算合成機構について説明す
る。デイレイ９３ａ，９３ｂ，９３ｃには、基本テンプ
レートの幅をｍ１とするとｍ１画素だけの遅延を生じさ
せるようにデータを設定しておく。加算結果は１／２と
なるようにレジスタ９５ａ，９５ｂ，９５ｃにデータを
セットしておくとよい。モードはレジスタ９７にあらか
じめデータをセットしておくものとする。合成機構８５
ａ，８５ｂ，８５ｃ，８５ｄには、左から順に第１列，
第２列，第３列，第４列の要素を合成するように初期デ
ータを設定しておくものとする。
る。デイレイ９３ａ，９３ｂ，９３ｃには、基本テンプ
レートの幅をｍ１とするとｍ１画素だけの遅延を生じさ
せるようにデータを設定しておく。加算結果は１／２と
なるようにレジスタ９５ａ，９５ｂ，９５ｃにデータを
セットしておくとよい。モードはレジスタ９７にあらか
じめデータをセットしておくものとする。合成機構８５
ａ，８５ｂ，８５ｃ，８５ｄには、左から順に第１列，
第２列，第３列，第４列の要素を合成するように初期デ
ータを設定しておくものとする。
合成機構８５ａ：要素１９，３３〜３６ 合成機構８５ｂ：要素４０〜４７ 合成機構８５ｃ：要素４８〜５５ 合成機構８５ｄ：要素５６〜６３ 以上のような準備をしておき駆動することにより任意の
サイズ，形状のテンプレートマツチングや空間積和演算
を実行させることができる。
サイズ，形状のテンプレートマツチングや空間積和演算
を実行させることができる。
本発明によれば、一定の大きさのテンプレートまたはマ
トリックスにより画像処理を行なう場合でも、ハードウ
ェアを増やすことなく、テンプレートまたはマトリック
スの大きさを可変にしたのと同様な画像処理ができるの
で、高精度でかつ汎用性の高い画像処理システムを容易
に構成できる。
トリックスにより画像処理を行なう場合でも、ハードウ
ェアを増やすことなく、テンプレートまたはマトリック
スの大きさを可変にしたのと同様な画像処理ができるの
で、高精度でかつ汎用性の高い画像処理システムを容易
に構成できる。
第１図は本発明の演算領域可変すなわち演算定数パラメ
ータのサイズを可変とした画像処理装置の一実施例であ
る。第２図は演算領域の基本サイズを示す。第３図は、
演算領域可変方式における領域サイズの一実施例を示
す。第４図は演算領域の要素分割方例を示す。第５図は
縦方向の演算領域の合成例である。第６図は横方向の演
算領域の合成例である。第７図は縦横方向への演算領域
の合成例である。第８図（Ａ），（Ｂ）は基本サイズの
演算領域における画像処理例を示す。第９図は縦方向の
演算領域の合成処理を流れ図にて示す。第１０図は横方
向の演算領域の合成処理を流れ図にて示す。第１１図は
本発明の装置に適用する画像メモリ機構の一実施例を示
す。第１２図（Ａ），（Ｂ）は、演算領域の分割例を示
す。第１３図は本発明の画像処理装置の全体処理フロー
を示す。第１４図は初期設定処理の詳細を流れ図にて示
す。第１５図は列方向の合成処理を流れ図にて示す。第
１６図は、縦方向に相隣る２個の要素を合成してブロツ
ク単位の処理の実施例を示す。第１７図は基本サイズの
処理である。第１８図は２倍演算合成機構を示す（第１
６図の処理フローに相当する）。第１９図は８倍演算合
成機構である（第１５図の処理フローに相当する）。第
２０図は、３２倍演算合成機構である（第１３図の処理
フローに相当する）。 １…入力画像メモリ、２…画像処理結果出力用画像メモ
リ、３…演算領域可変画像処理機構、４…演算パラメー
タ、５…画像メモリ読込機構、６…画像メモリ書込機
構、７…レジスター、８…画像メモリ機構、９…コント
ローラー、１０…システムバス、１１…システムバスと
コントローラのインタフエース、１２…画像メモリ読込
機構のインターフエース、１３…演算領域可変画像処理
機構のインターフエース、１４…レジスタ７とのインタ
ーフエース、１５…演算領域可変画像処理機構３への入
力データ、１６…レジスタ７と画像メモリ書込機構６と
のインターフエース、１７…演算領域可変画像処理機構
３からの出力データ、１８…画像メモリ書込機構インタ
ーフエース、１９…演算パラメータ（基本サイズ）、２
０…演算パラメータ（基本サイズを縦に２倍）、２１…
演算パラメータ（基本サイズを縦に４倍）、２２…演算
パラメータ（基本サイズを縦に８倍）、２３…演算パラ
メータ（基本サイズを横に２倍）、２４…演算パラメー
タ（基本サイズを４倍）、２５…演算パラメータ（基本
サイズを８倍）、２６…演算パラメータ（基本サイズを
１６倍）、２７…演算パラメータ（基本サイズを横に４
倍）、２８…演算パラメータ（基本サイズを８倍）、２
９…演算パラメータ（基本サイズを１６倍）、３０…演
算パラメータ（基本サイズを３２倍）、３１…テンプレ
ートマツチング又は空間積和演算処理、機構（基本サイ
ズの処理）、３２…演算パラメータ用レジスタ、３３〜
６３…テンプレートまたはコトリツクスの要素、６４…
デイレイ、６５…加算機構、６６…加算処理のパラメー
タ用レジスタ、６７…出力データセレクタ、６８…出力
データセレクタ用レジスタ、６９…テンプレートレジス
タ用インタフエース、７０…演算領域合成機構（２倍合
成）７１…演算領域合成機構７０への入力データライ
ン、７２…デイレイ６４の出力、７３…デイレイのない
演算結果の出力、７４…デイレイのある演算結果の出
力、７５…加算機構６５とレジスタ６６のインターフエ
ース、７６…加算機構の出力ライン、７７…デイレイの
ない演算機構３１ａの出力、７８…無処理のためのバイ
パスライン、７９…演算領域合成機構７０の出力デー
タ、８０…加算機構、８１…デイレイ、８２…加算機構
用レジスタ、８３…出力データセレクタ、８４…出力デ
ータセレクタ用レジスタ、８５…演算領域合成機構（８
倍）、８６…加算機構の出力、８７…加算機構８０ｃの
出力、８８…加算機構８０ａの出力、９８…演算領域合
成機構７０ａの出力、９０…未処理のためのバイパスラ
イン、９１…演算領域合成機構８５への入力ライン、９
２…演算領域合成機構８５の出力ライン、９３…デイレ
イ、９４…加算機構、９５…加算機構用レジスタ、９６
…出力データセレクタ、９７…出力データセレクタ用レ
ジスタ、９８…加算機構９４の出力、９９…加算機構９
４ｃの出力、１００…加算機構９４ａの出力、１０１…
演算領域合成機構８５の出力１０２…無処理のためのバ
イパスライン、１０３…演算パラメータ（ＤＣＧＨ
に相当する）。
ータのサイズを可変とした画像処理装置の一実施例であ
る。第２図は演算領域の基本サイズを示す。第３図は、
演算領域可変方式における領域サイズの一実施例を示
す。第４図は演算領域の要素分割方例を示す。第５図は
縦方向の演算領域の合成例である。第６図は横方向の演
算領域の合成例である。第７図は縦横方向への演算領域
の合成例である。第８図（Ａ），（Ｂ）は基本サイズの
演算領域における画像処理例を示す。第９図は縦方向の
演算領域の合成処理を流れ図にて示す。第１０図は横方
向の演算領域の合成処理を流れ図にて示す。第１１図は
本発明の装置に適用する画像メモリ機構の一実施例を示
す。第１２図（Ａ），（Ｂ）は、演算領域の分割例を示
す。第１３図は本発明の画像処理装置の全体処理フロー
を示す。第１４図は初期設定処理の詳細を流れ図にて示
す。第１５図は列方向の合成処理を流れ図にて示す。第
１６図は、縦方向に相隣る２個の要素を合成してブロツ
ク単位の処理の実施例を示す。第１７図は基本サイズの
処理である。第１８図は２倍演算合成機構を示す（第１
６図の処理フローに相当する）。第１９図は８倍演算合
成機構である（第１５図の処理フローに相当する）。第
２０図は、３２倍演算合成機構である（第１３図の処理
フローに相当する）。 １…入力画像メモリ、２…画像処理結果出力用画像メモ
リ、３…演算領域可変画像処理機構、４…演算パラメー
タ、５…画像メモリ読込機構、６…画像メモリ書込機
構、７…レジスター、８…画像メモリ機構、９…コント
ローラー、１０…システムバス、１１…システムバスと
コントローラのインタフエース、１２…画像メモリ読込
機構のインターフエース、１３…演算領域可変画像処理
機構のインターフエース、１４…レジスタ７とのインタ
ーフエース、１５…演算領域可変画像処理機構３への入
力データ、１６…レジスタ７と画像メモリ書込機構６と
のインターフエース、１７…演算領域可変画像処理機構
３からの出力データ、１８…画像メモリ書込機構インタ
ーフエース、１９…演算パラメータ（基本サイズ）、２
０…演算パラメータ（基本サイズを縦に２倍）、２１…
演算パラメータ（基本サイズを縦に４倍）、２２…演算
パラメータ（基本サイズを縦に８倍）、２３…演算パラ
メータ（基本サイズを横に２倍）、２４…演算パラメー
タ（基本サイズを４倍）、２５…演算パラメータ（基本
サイズを８倍）、２６…演算パラメータ（基本サイズを
１６倍）、２７…演算パラメータ（基本サイズを横に４
倍）、２８…演算パラメータ（基本サイズを８倍）、２
９…演算パラメータ（基本サイズを１６倍）、３０…演
算パラメータ（基本サイズを３２倍）、３１…テンプレ
ートマツチング又は空間積和演算処理、機構（基本サイ
ズの処理）、３２…演算パラメータ用レジスタ、３３〜
６３…テンプレートまたはコトリツクスの要素、６４…
デイレイ、６５…加算機構、６６…加算処理のパラメー
タ用レジスタ、６７…出力データセレクタ、６８…出力
データセレクタ用レジスタ、６９…テンプレートレジス
タ用インタフエース、７０…演算領域合成機構（２倍合
成）７１…演算領域合成機構７０への入力データライ
ン、７２…デイレイ６４の出力、７３…デイレイのない
演算結果の出力、７４…デイレイのある演算結果の出
力、７５…加算機構６５とレジスタ６６のインターフエ
ース、７６…加算機構の出力ライン、７７…デイレイの
ない演算機構３１ａの出力、７８…無処理のためのバイ
パスライン、７９…演算領域合成機構７０の出力デー
タ、８０…加算機構、８１…デイレイ、８２…加算機構
用レジスタ、８３…出力データセレクタ、８４…出力デ
ータセレクタ用レジスタ、８５…演算領域合成機構（８
倍）、８６…加算機構の出力、８７…加算機構８０ｃの
出力、８８…加算機構８０ａの出力、９８…演算領域合
成機構７０ａの出力、９０…未処理のためのバイパスラ
イン、９１…演算領域合成機構８５への入力ライン、９
２…演算領域合成機構８５の出力ライン、９３…デイレ
イ、９４…加算機構、９５…加算機構用レジスタ、９６
…出力データセレクタ、９７…出力データセレクタ用レ
ジスタ、９８…加算機構９４の出力、９９…加算機構９
４ｃの出力、１００…加算機構９４ａの出力、１０１…
演算領域合成機構８５の出力１０２…無処理のためのバ
イパスライン、１０３…演算パラメータ（ＤＣＧＨ
に相当する）。
Claims (1)
- 【請求項１】対象物の画像を取り込み、該画像の画像メ
モリ上の画像データについて、テンプレートまたはマト
リックスからなる演算領域により、テンプレートマッチ
ング処理または空間積和演算処理を行なう画像処理方法
において、 所定の位置に注目点を有する単位大きさの前記演算領域
にて前記画像メモリ上の画像データ全面にわたって演算
を行なうことにより、テンプレートマッチング処理また
は空間積和演算処理を施し、その処理結果データをメモ
リに書き込むことを、異なる領域に対応した複数の前記
単位大きさの演算領域毎に順次行ない、 前記複数の単位大きさの演算領域を合成するために、前
記複数の単位大きさの演算領域それぞれの注目点に基づ
く前記処理結果データを、合成後の演算領域の注目点に
基づいた処理結果データに変換する処理を行なって、 前記複数の単位大きさの演算領域毎の前記処理結果デー
タを加算することにより、 前記単位大きさの演算領域よりも大きな演算領域にてテ
ンプレートマッチング処理または空間積和演算処理を施
したのと実質的に同様の処理結果を得ることを特徴とす
る画像処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156073A JPH0654502B2 (ja) | 1986-07-04 | 1986-07-04 | 画像処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156073A JPH0654502B2 (ja) | 1986-07-04 | 1986-07-04 | 画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6314278A JPS6314278A (ja) | 1988-01-21 |
| JPH0654502B2 true JPH0654502B2 (ja) | 1994-07-20 |
Family
ID=15619711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156073A Expired - Fee Related JPH0654502B2 (ja) | 1986-07-04 | 1986-07-04 | 画像処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654502B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05159064A (ja) * | 1991-12-09 | 1993-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 画像探索装置 |
| JPH06348901A (ja) * | 1993-06-08 | 1994-12-22 | Nec Corp | 多重解像度画像特徴抽出装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200369A (ja) * | 1982-05-17 | 1983-11-21 | Toshiba Corp | 画像処理装置 |
| US4706079A (en) * | 1983-08-16 | 1987-11-10 | International Business Machines Corporation | Raster scan digital display system with digital comparator means |
| JPH0624008B2 (ja) * | 1984-11-29 | 1994-03-30 | 株式会社日立製作所 | 並列画像処理プロセツサ |
-
1986
- 1986-07-04 JP JP61156073A patent/JPH0654502B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6314278A (ja) | 1988-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000956B1 (ko) | 비데오 그래픽 디스플레이용 프랙탈 발생 방지 및 장치 | |
| US6181353B1 (en) | On-screen display device using horizontal scan line memories | |
| US20130127915A1 (en) | System and Method for Content Aware Hybrid Cropping and Seam Carving of Images | |
| US7554554B2 (en) | Rendering apparatus | |
| JP2000182038A (ja) | 歪まされた情報からの遠近法的矯正デ―タの生成方法及びこれに用いる装置並びにコンピュ―タプログラム製品 | |
| JP2019102082A (ja) | 折り畳まれた特徴データに対して畳み込み演算を実行するための方法および装置 | |
| JPH09512365A (ja) | 画像を回転及び伸縮する方法及び装置 | |
| JP2001005989A5 (ja) | ||
| US5036316A (en) | Method and apparatus for high speed linear shading in a raster graphics system | |
| CN109003227B (zh) | 一种增强对比度的装置及显示器 | |
| JPH0654502B2 (ja) | 画像処理方法 | |
| JP2003066943A (ja) | 画像処理装置及びプログラム | |
| JP2001222712A (ja) | 画像処理装置、畳み込み積分回路及びその方法 | |
| JPH10134183A (ja) | 画像処理装置 | |
| US20100020096A1 (en) | Antialiasing apparatus | |
| JP2001053956A (ja) | マルチレイヤ画像合成装置 | |
| JPH0773303A (ja) | 電子ブラシ制御方法及びその装置 | |
| JP2000149054A (ja) | ボリュ―ムデ―タ集合の処理方法及びボリュ―ムレンダリングプロセッサ | |
| JP2854433B2 (ja) | ラインメモリ制御回路 | |
| JPH03139773A (ja) | ディジタル画像処理装置 | |
| JP3595497B2 (ja) | 図形処理装置及び図形処理方法 | |
| JP4695422B2 (ja) | 画像合成装置 | |
| JPS63684A (ja) | 補間拡大演算回路 | |
| JP2568178B2 (ja) | 補間拡大演算回路 | |
| JPH0546133A (ja) | 画像表示方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |