KR900000956B1 - 비데오 그래픽 디스플레이용 프랙탈 발생 방지 및 장치 - Google Patents

Abstract

내용 없음.

Description

비데오 그래픽 디스플레이용 프랙탈 발생 방지 및 장치

제1도는 본 발명을 구체화하는 프랙탈 발생기의 블록 개략도.

제2도는 판독 어드레스와 베이직 기록 어드레스를 발생시키기 위한 제1도의 프랙탈 발생기의 어드레스 발생기에 대한 블록 개략도.

제3도 및 제4도는 제1도의 프랙탈 발생기의 각 컨볼버들의 블록 개략도.

제5도는 제1도의 프랙탈 발생기의 각 확장기들의 블록 개략도.

제6도는 생성된 프랙탈로부터 그래픽 영상들을 생성하기 위해 제1도의 프랙탈 발생기 이후에 사용될 수 있는 프랙탈 프로세서의 블록 개략도.

제7도는 상기 프랙탈로 만들어진 그래픽 영상에 일시적인 운동을 제공할 수 있는 제1도의 프랙탈 발생기의 기록 어드레스 발생기에 대한 블록 개략도.

제8도는 상기 프랙탈로 만들어진 그래픽 영상에 회전 운동을 제공할 수 있는 기록 어드레스 발생기의 기록 개략도.

제9도는 프랙탈로 만들어진 그래픽 영상운동에 랜덤니스를 제공할 수 있도록 수정된 제8도 혹은 제9도의 기록 어드레스 발생기의 블록 개략도.

제10도는 프랙탈로 생성된 그래픽 영상에 훨씬 복잡한 운동을 선택적으로 제공할 수 있는 기록 어드레스 발생기의 블록 개략도.

제11도는 수정된 제1도의 프랙탈 발생기에서 시드 패턴과 함께 컨볼브되기 전에 제너레이터 패턴을 회전시키기 위한 장치의 블록 개략도.

제12도는 본 발명을 구체화하는 다른 프랙탈 발생기의 블록 개략도.

제13도는 제12도의 프랙탈 발생기에 사용된 어드레스 발생 장치의 블록 개략도.

제14도의 제15도는 본 발명을 구체화 하는 또다른 프랙탈 발생기의 블록 개략도.

본 발명은 프랙탈(fractal)이라 불려지는 함수류에 대한 빠른 계산에 관한 것으로 특히 비데오 디스플레이의 형태 발생에 관한 것이다.

전통적인 수학은 복잡하고 불규칙한 자연의 형태 및 물리적 진행에 대한 이상화된 모델에 의지해왔다. 상기 이상화된 모델들은 연속미분 함수에 의해 묘사될 수 있고, 통계적인 기본원칙을 갖고 있지 않다. 구름, 산, 해안선, 나무 및 그와 유사한 것을 표시하는 그래픽들은 상기와 같이 묘사되는 것이 극히 어려웠다.

1982년에 간행되고 프리만과 베노이트 만델브토르의 저서인 ＂Fractal Geometry of Nature＂라는 책에는 불규칙적이고 단편적인 자연의 모양을 표현할 수 있는 프랙탈이라 불려지는 새로운 함수가 상세히 기술되어 있다.

프랙탈 함수는 그 형상에 있어서의 원래의 기본 형태와 공간에 있어서의 그 형성의 배치에 대한 통계적 혹은 랜덤 특성을 갖는다. 예컨대, 구름은 원을 중복시켜서 그려낼 수도 있다. 상기 원은 기본 형상이고, 대략 결정된 상기 원의 크기와 위치는 구름을 자연스럽게 보이도록 한다.

프랙탈들은 여러 크기로 가변되는 공간 스케일로서 자체-유사성(self-similarity)특성을 갖는다. 그 일례로 바위, 몹시 들쑥날쑥한 해안선에 대해 생각해 본다.

상기 해안선은 제트기(10km 떨어진 경우)에서나, 낮은 고도상의 비행기(100m 떨어진 경우)에서나, 혹은 기준 위치(1m)에서는 비슷하게 보인다. 자체 유사성 형태에 대한 다른 예를 들면 산을 들 수 있다. 관찰자가 산에 다가갔을 때, 그 산의 낮은 산봉우리와 언덕들은 모두 비슷하다.

상기 산을 이루는 작은 규모의 바위면과 갈라진 틈을 산 전체의 구조를 연상시키는 구조를 갖는다. 구름, 해안선 혹은 산의 경우에 있어서, 관찰자는 기본 형태 즉 ＂제너레이터(generator)＂ 형태가 거대한 크기에서 미소한 크기까지 여러 공간 스케일로 표시될 수 있다는 것을 인식한다.

자체 유사성 구조들은 산이나 구름에 대한 랜덤니스를 갖을 수 있고 즉, 기하학적으로 정의될 수 있고 훨씬 불규칙한 모양으로 구성될 수 있다. 무한의 공간 스케일을 갖는 자체유사성 구조는 원하는 구조를 갖고서 시작하여 그다음부터는 점점 작아지는 스팩트럼 스케일을 포함하는 것에 의해 만들어질 수 있다.

＂통상 토포로직칼 디멘죤＂ (D_T)은 은 직관적인 Duclidean 측정으로써 도트는 D_T=0이고, 라인 D_T=1이고, 평면은 D_T=2이고, 입방체는 D_T=3이다. 상기 디멘죤 개념은 만델브로트(Mandel brot)의 통상 토포로직칼 디멘죤(D_T)에서 하우스돌프(Hausdorff)의 프랙탈에 걸쳐 일반화되었다.

상기 디멘죤(D)은 복잡하고 때때로 아주 긴 프랙탈 구조 측정에 적합하다. ＂유사 디멘죤＂도 프랙탈 디멘죤과 결합될 수 있다. 상기 디멘죤 개념에 관련된 만델브로트의 일예를 쉽게 상세히 설명하기 위해 울퉁불퉁한 톱니모양의 해안선에 대해 다시 생각해본다. 지도눈금에 있어서 직선거리 척도 막대기가 ε-10Km인 상세한 지도에서 해안의 두지점간의 거리를 측정하면 그 거리는 L=Nε으로 측정된다. 그러나, 상기와 같은 조악한 측정을 사용하면 해안선의 어떤 만입은 생략되어 그 측정 거리(L)는 훨씬 짧아지지 않을 수 없다.

만약 ε=1Km 이면, 그 전체 길이(L)는 증가된다. ＂척도 막대기＂의 길이가 짧을때는 해안선의 측정을 측량 기구인 실제 측정기구 및 마이크로스코프를 사용해서 직접 측량할 수 있다.

ε→0일때는, 미소한 것도 측정되어 해안선의 전체길이는 무한에 가깝다. 이러한 문제점을 거리(L)가 한 단위로 측정되기 때문에 즉, L(ε)=Nε¹이기 때문에 발생한다. 만약 거리(L)가 ε^D단위로 측정되면, D는 1＜D＜2 범위를 갖게 되어, 측정된 거리(L=Nε^D)는 ε값에 무관하게 된다. 프랙탈 해안선은 계속 접속된 직선 세그멘트사이 어딘가에 있게되어, 보호하지 않게 1디멘죤으로 측정될 수 있고, 통상 2디멘죤 측정이 적합한 곳에서는 스페이스-필링(Space-filling) 2디멘죤구조로 측정될 수 있다. 프렉탈 디멘존(D)은 1과 2사이에 있게 된다. 프렉탈 구조는 토포로직칼 디멘존(topological dimension) (Dⁿ)을 초과하는 하우스돌프 디멘죤(D)의 구조이다. 훨씬 큰 D는 더욱 회설되거나 ＂스페이스-필링＂되거나 불규칙해진 프랙탈인 Dⁿ와 비교된다.

최근의 컴퓨터 그래픽 통신은 자연스럽게 보여지는 모양 및 그 조직을 합성하는 방식으로써의 기하학적 프랙탈이 기대된다. 종래의 프랙탈 생성은 많은량의 계산량 즉, 전형적으로 1영상당 수분 혹은 일정한 시간의 컴퓨터 시간을 포함한다. 대개의 시뮬레이숀에 있어서, 기본 형상을 창출하기 위한 법칙이 규정되어지고, 통계처리와 같은 랜덤 워크(random-walk) 처리가 개시된다. 여러 단계가 실행되고, 프랙탈 영상이 생성된다.

종래의 영상 합성에 있어서의 프랙탈 사용법에 관한 개관이 1984년 11월에 간행된 ＂I.E.E.E Transactions on Pattern and Machine Intelligence＂의 제PAMI-6권의 페이지 661 내지 674에 걸쳐 실린 알렉스 팬트랜드의 논문 ＂Fractal-Based Description of Natural Scenes＂에 의해 제공되었다. 또다른 개관은 1982년 6월에 간행 된 ＂Communications of the ACM＂의 제25권 페이지 371 내지 384에 걸쳐 실린 에이. 포니어. 디. 푸셀 및 엘. 카펜터의 공동 논문 ＂Computer Rendering of Stochastic Models＂에 의해 제공되었다. 바람직한 프랙탈 발생처리는 짧은 시간내에 그 계산을 마칠 수 있는 것이어야 한다. 통상의 텔리비젼 주사 속도로 실시간내에 프랙탈을 발생시키는 방법으로 다지탈 하드웨어에서 실행될 수 있는 것이 바람직하다.

본 발명은 효과적이고 새로운 프랙탈 발생 방법에 주안을 둔 것으로, 테라곤(teragon)구성에 꼭 필요한 것이다. 본 발명은 프랙탈의 자체 유사성이 역 피라미드 변형시에 발생하는 자체 유사성과 관계가 있을 수 있다는 본 발명자의 통찰에 따른 것이다.

피라미트 변형과 역 피라미드 변형은 Rensselaer Polytechnic협회 산하의 전자 및 시스템 엔지니어링부의 영상 처리 연구실에서 간행되는 IPL-TR-038에 실린 피.제이.버트의 ＂The Pyramid as a Structure for Efficient Computation＂에 개시되어 있다. 역 피라미드 변형에 관한 것은 1983년 10월에 간행된 ＂ACM Transactions on Graphics＂의 제2권 페이지 217 내지 236에 걸쳐 실린 피.제이.버트와 이.에이치. 아델손의 ＂A Multiresolution Spline with Application to Image Mosaics＂에 더욱 상세히 개시되어 있다.

상기 버트의 피라미드 변형은 신호를 1 또는 그 이상의 디멘죤에서 그 각각이 대략 1옥타브(octave)가 되는 공간 주파수 밴드 패스 성분들과 나머지 로우패스 성분들로 분리하는 스팩트럼 분석법이다. 상기 밴드 패스 성분은 계속해서 낮아지는 중앙 주파수를 갖고, 1개의 밴드 패스 성분에서 더 낮은 성분으로 이등분되는 각 디멘죤에서 계속적으로 낮아지는 샘플링 밀도를 갖는다. 나머지 로우패스 성분은 최저의 밴드 패스 성분과 같은 밀로도 샘플되거나 혹은 각 디멘죤에서 1/2로 줄은 밀도로 샘플될 수 있다. 변형 결과 성분에 영향을 주는 처리는 개별 스케일에 따라 역 변형 처리시의 신호 재구성에 영향을 미친다. 밀도가 더욱 희박하게 샘플된 변형 결과 성분 즉, 낮은 공간 주파수에 영향을 주는 처리는 더욱 밀도있게 샘플된 변형 결과 성분에 즉, 높은 공간 주파수에 영향을 주는 처리보다도 더 넓은 영역에 걸쳐 재구성된 신호에 영향을 미친다.

이것은 역 피라미드 변형의 특성 때문에 발생하는 것이다.

역 피마리드 처리에 있어서 훨씬 희박하게 샘플된 변형 결과 성분은 최대의 밀로도 샘플되었을때의 변형 결과와 동일한 밀도로 샘플되도록 보간법에 의해 확장된다. 비슷한 샘플링 밀도로 샘플되어진 상기 확장된 변형 결과 성분들은 이제 간단한 매트릭스 합산에 의해 선형으로 결합된다. 다시 말해 최대로 샘플된 샘플 스페이스의 각 대응 샘플 위치에서 확장된 변형결과 성분들이 모두 합산되고 나누어진다.

상기 확장 및 선형 결합처리의 결합 및 분배 특성 때문에, 상기 처리는 다음과 같이 가장 효과적으로 수행된다. 최소 밀도로 샘플된 변형 결과 성분은 제2의 최소 밀로도 샘플된 변형 결과 성분과 동일한 샘플링 밀도로 확장되고, 제2의 최소 밀도 샘플링 주기에서 2개의 변형 결과 성분들에 대한 선형 결합을 얻기 위해 제2의 최소 밀도로 샘플된 변형 결과 성분에 선형적으로 결합된다. 상기 두 변형 결과 성분의 선형 조합은 제3의 최소 밀도 샘플링 주기에서 3개의 변형 결과 성분들에 대한 선형 결합을 얻기 위해서 제3의 최소 밀도로 샘플된 변형 결과와 동일한 샘플링 밀도로 확장되고, 선형적으로 결합된다. 상기의 연속적인 확장과 선형 결합은 최대 밀도 샘플링 주기(최고의 옥타브 변형 결과 성분에 대한 샘플링 주기)에서의 모든 변형결과 성분들에 대한 선형 결합이 얻어질때까지 계속된다.

알.더블유.쉐퍼와 엘.알.라비너는 1973년 6월에 간행한 ＂PROCEEDINGS OF THE IEEE＂의 제61권 페이지 692 내지 702에 걸쳐 실린 그들의 논문 ＂A Digital Signal Processing Approach to Interpolation＂에서 샘플 데이터 함수에 대한 양호한 보간 실행법을 제시하고 있다. 여기에서는 밀도가 더욱 희박한 샘플링 매트릭스들을 만들기 위해, 밀도가 희박한 샘플링 매트릭스들의 샘플 데이터들간에 공백 데이터를 삽입시키고, 상기 공백 데이터의 삽입으로 인해 생성된 의사 고조파들을 로우패스 필터링함으로써 제거시킨다.

본 발명의 개요에 따르면, 프랙탈을 발생시키는 본 발명은 첫 번째부터 n번째까지 번호를 차례로 부여해서 샘플 데이터(Sample Data Spaees)들을 정의하는 단계를 포함한다. 첫 번째 스페이스는 그다음 낮은 번호가 매겨진 스페이스에 사용된 샘플링 밀도보다는 희박한 밀도로 여러 디멘죤에서 규칙적으로 샘플되고, 다른 샘플 스페이스도 그 디멘죤에서 규칙적으로 샘플된다.

도트 패턴(＂시드(seed)패턴＂으로 언급됨)이 각 샘플 데이터 스페이스에서 제공된다. 각각의 도트 패턴(Dot Pattern)은 랜덤, 세미 랜덤(Semi-random)혹은 규칙적일 수도 있고, 즉, 유사하거나 혹은 다른 샘플 스페이스에서 제공된 도트 패턴과는 다를 수도 있다. 상기 도트 패턴은 어떤 샘플 스페이스들에서는 없는 도트일 수도 있다. 또한, 비데오 카메라로터 기하학적 평면 형태 혹은 영상과 같은 원시 영상인 ＂제너레이터＂가 제공된다. 각각의 컨벌루션(convolution) 결과를 얻을 수 있도록 각각의 패턴들을 가진 제너레이터의 공간 컨벌루션이 수행된다. 상기 제너레이터는 비록 회전될 지라도 각 샘플 스페이스에 대해서 그 크기가 동일하거나 혹은 샘플 스페이스들간에서는 그 크기가 약간 다를 수도 있다. 차례로 큰 번호가 매겨지는 샘플스페이스들에서의 컨벌루션 결과들은 프랙탈을 발생하기 위해, 보간처리에 의해 제1샘플 스페이스의 밀도와 동일한 샘플 밀도로 확장되고 제1샘플 스페이스에서 상기 컨벌루션 결과들과 결합된다. 이러한 보간 및 결합 처리들은 상기 확장 및 처리의 결합 및 분배 특성에 의해 매우 효과적으로 수행될 수도 있다.

본 발명의 따른 프랙탈 발생 방법은 프랙탈을 기초로 한 그래픽 영상을 묘사하는 비데오 신호들의 실시간 발생을 가능하게 한다. 본 발명은 그래픽 영상 발생기와 관련해서 설명되지만, 영상을 오랜시간 발생시키는 소프트 웨어에서도 적용할 수 있다.

제1도에는 프랙탈을 기초로 한 각종의 그래픽 영상들중 어느 하나를 묘사하는 비데오 신호를 실시간에서 발생시키는 장치의 전체 개략도가 도시되어 있다. 연속적인 각 텔리비젼 영상 필드에 있어서, 도트들의 시드패턴은 대형 스케일로 형상을 발생시키기 위해, 점진적으로 적은 밀도로 샘플된 각각의 연속 샘플 데이터 스페이스에서 제너레이터 패턴과 킨볼브된다. 상기 형상은 확장 및 결합 처리를 이용해서 결합된다. 상기 컨벌루션들은 제너레이터 패턴위에 시드패턴을 슬라이딩 시킴으로써 수행된다. 상기 시드 패턴의 슬라이딩은 상기 시드 패턴들 기억하는 랜덤 액세스 메모리를 주사하므로써 이루어진다.

연속적인 영상 필드들은 모듈로-2번호에서 연속적으로 번호가 매겨진 넌-인터레이스드 필드들로 간주될 수 있어서, 필드라인대 필드라인 인터레이스 혹은 필드픽셀대 필드픽셀 인터레이스에 대한 수정이 종래의 텔리비젼 시스템 설계 기술에 숙련된자에 의해 쉽사리 이루어질 수 있다.

간략화하기 위해 필드당 라인수가 2⁸이고 라인당 픽셀수가 2⁸이라고 가정하면, 필드율은 1/60초이다. 방송중인 표준 텔리비젼에 적합시키기 위한 수정이나 표준 그래픽 디스플레이 비데오에 적합시키기 위한 수정등이 텔리비젼 시스템 설계 기술에 숙련된 자에 의해 쉽사리 실행 될 수 있다.

RAM들(11,12,13 및 14)로 구성된 한세트(10)는 하나씩 걸려 우수번호가 매겨진 비데오 영상 필드들중 한 필드에서의 컨벌루션에 사용되는 시드 패턴들을 기억한다.

RAM(11)은 비데오 그래픽 영상에 맞대고 있는 비트-맵-편성을 갖는다. 즉, RAM(11)에서의 기억 위치는 비데오 모니터 스크린의 표시에 대해 말하자면, 특정의 화상소가 즉 필셀에 대해 각 기억 위치를 맵프하는 직각 어드레스 좌표의 정수값으로 어드레스된다.

RAM(11)은 2¹⁶개의 기억위치들을 갖고 즉, 상기 기억위치는 필드당 2⁸라인에 해당하는 256개의 행 어드레스와 라인당 2⁸픽셀에 해당하는 256개의 열 어드레스로 구성된다,

RAM(11)은 각 도트가 상기 RAM(11) 내의 열 및 행 어드레스 기억 위치들을 갖고 아주 좋은 최고의 분해능을 가진 도트들의 시드 패턴을 기억한다. RAM(12)은 2⁷개의 행 어드레스와 2⁷개의 열 어드레스에 의해 어드레스되는 2¹⁴개의 위치를 갖는다.

상기 RAM(12)은 각 도트가 열 및 행 어드레스 위치들을 갖고, 양호한 고분해능을 가진 도트들의 시드패턴을 기억하는 RAM(13)은 2¹²개의 기억 위치들을 갖고, 조잡한 저분해능을 가진 도트들의 시드 패턴을 기억한다. RAM(13)내의 각 기억위치는 4×4 픽셀집합을 맵프한다. RAM(14)은 2¹⁰개의 기억 위치들을 갖고, 매우 조잡한 최저 분해능을 가진 도트들의 시드 패턴을 기억한다.

RAM들(16,17,18 및 19)로 구성되는 한세트(15)는 하나씩 걸러 기수번호가 매겨진 비데오 영상 필드들중 한 필드에서의 컨벌루션에 사용되는 시드 패턴들을 기억한다. 상기 RAM 세트(15)의 RAM들 (16,17,18 및 19)은 비데오 영상에 픽셀들과 픽셀들의 집합을 맵프한다는 것에 관해서 상기 RAM 세트(10)의 RAM들(11,12,13 및 14)과 각기 일치한다.

RAM들로 구성되는 상기 RAM 세트들(10,15)에 도트 패턴을 기입하거나 판독할 때 사용되는 절차는 다음과 같다. 각 필드에 하나씩 걸러 기수번호를 매기는 동안, 시드 패턴들은 RAM 세트(10)에 기입되고, RAM(15)에서 판독된다. 기수 번호가 매겨진 필드들간에 존재하는 필드에 우수 번호를 매기는 동안, 시드 패턴들은 RAM 세트(10)로부터 판독되고, RAM 세트(15)에 기입된다.

상기 처리가 여러 가지 이유 때문에 수반된다. 상기 처리는 후술하겠지만 확장 및 조합 처리에서의 지연에 대한 조화를 허락한다. 또한, 상기 처리에 의해 그래픽 디스플레이의 활성이 프랙탈 발생으로부터 유도되는 것이 용이해진다. 상기 처리에 의해, 새로운 시드 패턴들을 RAM(10)나 혹은 RAM 세트(15)에 로드하는 것도 용이해진다.

상기 처리를 실행하기 위해서 모듈로-2 필드 번호는 RAM들(11,12,13 및 14)에는 ＂기록 지령＂ 신호로써 인가되고, RAM들(16,17,18 및 19)에는 ＂판독 지령＂ 신호로써 인가된다. 상기 지령들은 논리 ＂1＂ 조건에서 실행된다. 로직 인버터(20)는 사기 모듈로-2필드 번호의 보수를 취한다. 상기 보수는 RAM들(11,12,13 및 14)에는 ＂판독지령＂ 신호로써 공급되고, RAM들(16,17,18 및 19)에는 ＂기록 지령＂신호로써 공급된다. 메모리 어드레스 멀티플랙서(21)는 판독된 RAM 세트(10) 혹은 RAM 세트(15)에 대한 ＂판독 어드레스＂ 신호들은 선택하기 위해 그리고 기입될 RAM 세트(10) 혹은 RAM 세트(15)에 대한 ＂기록 어드레스＂ 신호들을 선택하기 위해 모듈로-2필드 번호 혹은 그의 보수값 혹은 상기 두값중 한값에 응답한다.

기록 어드레스 발생기(22)는 판독어드레스 발생기(23)에 공급될 ＂베이직 어드레스＂ 신호들을 발생하고, 상기 판독 어드레스 발생기(23)는 ＂판독 어드레스＂신호들을 생성시키기 위해 상기 신호들을 가변시킨다. 이같은 어드레스 발생기들(22,23)은 제2도에 도시된 바와 같은 회로들을 포함할 수 있다. 마스터 클럭 발진기(24)는 ＂제1샘플 스페이스 클럭＂신호로써 사용될 수도 있는 펄스들을 픽셀 주사율로 발생한다. 상기 신호는 캐스케이드 회로(25)에 입력으로써 공급되고, 상기 각 캐스케이드 회로들을 펄스율로 2로 나누어서 ＂2배의 제2샘플 스페이스 를럭＂신호, ＂제2샘플 스페이스 클럭＂ 신호 ＂2배의 제3샘플 스페이스 클럭＂ 신호, ＂제3샘플 스페이스 클럭＂ 신호, ＂2배의 제4샘플 스페이스 클럭＂ 신호 및 ＂제4샘플 스페이스 클럭＂ 신호를 생성한다. 이러한 클럭 신호들의 생성은 ＂베이직 기록 어드레스＂ 신호와 ＂판독 어드레스＂ 신호들의 생성을 용이하게 한다.

상기 어드레스 신호들의 생성은 회로(26)에서 이루어진다. 마스터 클럭 발진기(24)부터의 펄스들은 16단 2진 계수기(27)와 이어지는 1단 2진 계수기(28)에 의해 계수된다. 상기 계수기들(27,28)의 모든 단들은 프랙탈 발생기를 디스플레이 장치와 다른 디스플레이 발생장치에 동기화시키기 위해, 우수 필드와 기수 필드와의 전환시 ＂0＂으로 리세트될 수 있다. 계수기(27)에 의해 발생된 16단에서의 2진수는 제1샘플 스페이스에서의 래스터-주사 ＂베이직 기록 어드레스＂신호이고, 판독하기 위해 선택된 RAM들(11과 16)중 한 RAM애 ＂판독 어드레스＂ 신호로써 공급된다. 계수기(27)의 출력신호에서 상위 비트 8개는 행 어드레스 로써 사용된 주사라인수이고, 계수기(27)의 출력신호에서 하위 비트 8개는 열 어드레스로써 사용된 주사라인의 픽셀수이다. 계수기(28)의 출력은 이미 언급한 바 있는 모듈로-2필드 번호를 생성한다.

필드당 두라인들의 정수배를 선택하고 라인당 두 픽셀들의 정수배를 선택하면, 판독하기 위해 선택된 RAM들(11과 16)중 한 RAM 의 기억 위치들을 래스터 주사할 수 있도록, 계수기(27)의 출력 신호의 상위 비트들과 하위 비트들을 행 및 열 어드레스로써 직접 사용될 수 있다.

만약 다른 개수의 라인 및 픽셀이 채택되면, 주사라인과 픽셀 위치표시를 얻을 수 있도록 픽셀수로 나누어야 하는 훨씬 복잡한 배열이 요구되어 진다. 이러한 배열을 제공하는 것은 종래의 텔리비젼 시스템 및 회로설계에 숙련된 자에게는 단지 설계상의 문제일뿐이다. RAM들(12,13,14,17,18 및 19)의 레스터 주사를 간략히 하는 것은 2의 정수배가 되는 필드당 라인과 주사라인당 픽셀들을 선택하는 것에 의해서도 가능하다.

판독하기 위해 선택된 RAM들(12 내지 17) 중 한 RAM애 대한 래스터 주사율은 판독하기 위해 선택된 RAM들(11과 16)중 한 RAM애 대한 래스터 주사율의 1/4이다. 판독하기 위해 선택된 RAM들(12와 17)중 한 RAM애 대한 열 어드레스는 제2샘플 스페이스에 대한 ＂베이직 기록 어드레스＂신호의 열 성분을 발생하기 위해 계수기(27)의 하위 비트 8개중의 최하위 비트를 제거하여 얻어진다. 판독하기 위해 선택된 RAM들(12와 17)중 한 RAM에 대한 열 어드레스는 제2샘플 스페이스에 대한 ＂베이직 기록 어드레스＂신호의 열 성분을 발생하기 위해 계수기(27)의 하위 비트 8개중의 최하위 비트를 제거하여 얻어진다. 그 결과 제2샘플 스페이스에 대한 14개 비트의 ＂베이직 기록 어드레스＂ 신호는 오프셋을 추가하기 위해 결선된 다른 입력과 함께 가산기(29)에 입력으로써 공급된다. 상기 오프셋은 계수기(27)의 출력신호에 의해 정의된 샘플스페이스가 되는 컨벌루션과 14개 비트의 ＂베이직 기록 어드레스＂신호에 의해 정의된 샘플 스페이스가 되는 컨벌루션과의 미소한 지연을 보상한다.(상기 가산기들(29,30 및 31)은 오프셋을 감산한다. 단, 상기 감산동작은 버려질 오버플로우를 생성하는 가산 동작에 의해 수행된다) 가산기(29)의 14개 비트의 출력 신호는 판독하기 위해 선택된 RAM들(12와 17)중 한 RAM애 ＂판독 어드레스＂신호로써 공급된다. 7개의 상위 비트들을 행 어드레싱시에 사용되고, 7개의 하위 비트들은 열 어드레싱시에 사용된다.

판독하기 위해 선택된 RAM들(13과 18)중 한 RAM애 대한 래스터 주사율은 판독하기 위해 선택된 RAM들(12와 17)중 한 RAM애 대한 래스터 주사율의 1/4이다. 판독하기 위해 선택된 RAM들(13과 18)중 한 RAM애 대한 행 어드레스는 제3샘플 스페이스에 대한 ＂베이직 기록 어드레스＂ 신호의 행 성분을 발생하기 위해 계수기(27)의 상위 비트 8개중 최하위 비트 2개를 제거해서 얻어진다. 판독하기 위해 선택된 RAM들(13과 18)중 한 RAM애 대한 열 어드레스는 제3 샘플 스페이스에 대한 ＂베이직 기록 어드레스 ＂ 신호에 열성분을 생성하기위해, 계수기(27)의 하위비트 8개중 최하위 비트 2개를 제거해서 얻어진다. 그 결과 제3샘플 스페이스에 대한 12개 비트의 ＂베이직 기록 어드레스＂신호는 오프셋(offset)을 추가하기 위해 결선된 다른 입력과 함께 가산기(30)에 입력으로써 공급된다. 상기 오프셋은 계수기(27)의 출력신호에 의해 정의된 샘플 스페이스가 되는 컨벌루션과 12개 비트의 ＂베이직 기록 어드레스＂신호에 의해 정의된 샘플 스페이스가 되는 컨벌루션과의 미소한 지연을 보상한다. 12개의 비트의 가산기(30)의 출력신호는 판독하기 위해 선택된 RAM들(13과 18)중 한 RAM애 ＂판독 어드레스＂ 신호로써 공급된다. 6개의 상위 비트들은 행 어드레싱시에 사용되고, 6개의 하위 비트들은 열 어드레싱시에 사용된다.

판독하기 위해 선택된 RAM들(13과 18)중 한 RAM애 대한 래스터 주사율은 판독하기 위해 선택된 RAM들(13과 18)중 한 RAM애 대한 래스터 주사율의 1/4이다. 판독하기 위해 선택된 RAM들(14내지 19)중 한 RAM애 대한 행 어드레스는 제4샘플 스페이스에 대한＂베이직 기록 어드레스＂ 신호의 행 성분을 생성하기 위해, 계수기(27)의 상위 비트 8개중 최하위 비트 3개를 제거해서 얻어진다. 판독하기 위해 선택된 RAM들(14 와 19)중 한 RAM애 대한 열 어드레스는 제4샘플 스페이스에 대한 ＂베이직 기록 어드레스＂신호의 열 성분을 생성하기 위해 계수기(27)의 하위 비트 8개중 최하위 비트 3개를 제거해서 얻어진다. 그 결과 제4샘플 스페이스에 대한 10개 비트의 ＂베이직 기록 어드레스 ＂신호는 오프셋을 추가하기 위해 결선된 다른 입력과 함께 가산기(3)에 입력으 로써 공급논디다. 상기 오프셋은 계수기(27)의 출력 신호에 의해 정의된 샘플 스페이스가 되는 컨벌루션과 10개의 비트의 ＂베이직 기록 어드레스＂신호에 의해 정의된 샘플 스페이스가 되는 컨벌루션과의 미소한 지연을 보상한다. 10개 비트의 가산기(31)의 출력 신호는 판독하기 위해 선택된 RAM들(14와 19)중 한 RAM에 ＂판독 어드레스＂신호로써 공급된다. 5개의 상위 비트들은 행 어드레싱시에 사용된다.

리트레이스(retrace)간격이 없는 필드를 위해 RAM들(11 내지 14)과 RAM들(16 내지 19)은 픽셀 성분을 기억하는 것이 편리하다. RAM들(11 내지 14)과 RAM들 (16 내지 19)에 리트레이스 간격을 기억시켜 놓지 않으면, 연속되는 필드에서 발생된 프랙탈의 운동이 용이해진다.

각 RAM들(11 내지 19)은 영상 데이터를 맵프할 수 있기 위해서는 하기와 같이 편성된다. 우선, 영상 주사 패턴은 주사 라인의 종료부에 그 개시부가 다시 접속되는 주사 라인의 연속이라 할 수 있다. 즉, 각각의 주사 라인들은 원형 실린더의 표면을 둥글게 에워싼 원형으로 간주되고, 상기 각 원형은 실린더의 주측에 대해 정확안 각도에서 절단된 원형으로 정의된다. 주사 라인 내에서 경과된 시간과 일치하는 각 원형의 둘레는 픽셀 주사 단위로 표시된다.

필드 간격에서 경과된 시간과 일치하는 실린더 축의 거리는 라인 주사 단위로 표시된다. 다음에, 실린더를 토러스(torus)내에서 변형할 수 있도록 상기 실린더 축을 원형내에 형성하여, 주사 라인링들이 상기 토러스의 각 절단면에서 발생하도록 한다. 상기 맵핑 원리에 따라 RAM들(11 내지 19)을 각각 편성하면, RAM들 (11 내지 14)과 RAM들(16 내지 19)은 프랙탈 생성 처리동안 필드(field) 리트레시으 혹은 라인(line) 리트레이스의 위치를 고려하지 않고서도 수평방향 혹은 수직방향에서 연속적으로 스크로울(scroll) 될 수 있다. 리트레이스 간격은 프랙탈들이 비데오 신호 샘플들을 형성할 수 있도록 생성되어 처리된 후에도 삽입될 수 있다. 상기와 같이 삽입되면, 필드 끝부분에서 비연속적으로 처리되는 문제점을 피할 수 있다.

제1도를 참조하여 본 발명에 대해 설명한다. 기록 어드레스 발생기(22)는 멀티플랙서(21)에 의해 전송된 ＂기록 어드레스＂ 신호들을 생성한다. 상기 ＂기록 어드레스＂ 신호들은 판독 어드레스 발생기(23)에 공급된 ＂베이직 기록 어드레스＂ 신호들과 동일할 수도 있고 동일하지 않을 수도 있다. 앞으로 상세히 설명하겠지만, 기록 어드레스 발생기(22)는 ＂기록 어드레스＂ 신호들을 생성하는 각종의 방법중에서의 한 방법을 선택할 수 있다. 시드 패턴들이 RAM 세트(10)와 RAM 세트(15)중 한 세트에 로드될 때, ＂베이직 기록 어드레스＂ 신호들을 메모리 어드레스 멀티플렉서(21)에 의해 상기 세트에 공급된 ＂기록 어드레스＂ 신호로써 선택하는 것이 PROM(33), PROM(34) 및 PROM(35)과 같은 프로그램머블 리드 온리 메모리들에 가끔 사용되는 시드 패턴들을 기억시키는 것이 용이해지므로, 상기 패턴들은 상기 PROM들(33,34 및 35)에 공급된 ＂판독 어드레스＂ 신호들에 응답해서 호출될 수 있다. PROM은 비트-맵프 편성시에 도트들의 시드 패턴을 기억할 수 있고, 이것은 도트 패턴이 충분한 경우에 바람직하다. PROM은 실행-길이-코드(run-length-code)형태로 도트들의 시드 패턴(Seed pattern)을 기억할 수도 있으며, 이것은 도트 패턴들이 충분하지 않은 경우에 바람직하다.

PROM은 어드레스될 수 있는 내용일 수도 있으며, 시드 패턴을 판독 어드레스 신호의 리스트로써 기억한다. PROM 에 각 워어드의 반만큼에 대한 최고분해능 시드 패턴을 기억시키고, 상기 발생기(27)의 ＂베이직 기록 어드레스＂ 신호들을 ＂판독 어드레스＂ 신호로써 공급하는 것이 용이하다. 상기 각 워어드의 나머지 반은 저분해능 시드 패턴들을 멀티플렉스한다. RAM 기록 제어장치(40)는 비트 선택기(38)에 의해 선택되었을 때, ＂베이직 기록 어드레스＂신호들 내의 비트에 따라 PROM에서 판독된 워어드 반에서 시드 패턴들을 (세트(10) 혹은 세트(15)에 분배하기 위해) 분류한다.

RAM 세트(10) 혹은 RAM 세트(15)에서 사용하기 위한 시드 패턴은 도트 패턴 발생기(36) 혹은 랜덤 도트 발생기(37)에 의해 공급될 수도 있다.

프랙탈 발생시 사용하기 위한 시트 패턴은 PROM들(33 내지 37)에 공급된 ＂판독 시드 패턴 지령＂ 신호에 따라 PROM들(33 내지 37)중 한 PROM을 선택하는 것에 의해 선택되어진다.

RAM 기록 제어장치(40)는 상기 ＂기록 시드 패턴 지령＂ 신호를 수신하면, 점진적으로 감소되는 밀도로 샘플된 4개의 샘플 스페이스 매트릭스에서 정의되어 선택된 시드 패턴을, 1) RAM들(11과 16)에 의해 분배된 입력/출력 버스(41)와, 2) RAM들 (12와 17)에 의해 분배된 입력/출력 버스(42)와, 3) RAM들(13과 18)에 의해 분배된 입력/출력 버스(43)와, 4) RAM들 (14와 19)에 의해 분배된 입력/출력 버스(44)에 공급한다(프렉탈을 기초로한 영상에서 그다음 영상으로의 전환은 이미 언급한 바 있는 제1도의 프랙탈 발생기에서 중재 블랙 필드를 거치게 된다. 만약 원한다면 입력/출력 버스 스위칭 배열들을 상기 중재 블랙 필드 없이도 필드들간의 전환율 실행할 수 있도록 상기 중재 블랙 필드를 거치지 않는다). 시드 패턴들은 필드를 기록하는 동안 선택된 RAM 세트(10) 혹은 RAM 세트(15)에 기록된다.

RAE들이 로드되고, 후속필드가 시작될 때, 제너레이터 패턴은 점진적으로 감소된 밀도를 샘플된 4개의 샘플 스페이스들 각각에서 시드 패턴과의 컨벌루션을 위해 선택된다. 상기 재너레이터 패턴은 후속 필드에서 계속 유지되어지고, 판독하기 위해 선택된 RAM 세트(10)와 RAM 세트(15) 중 하나는 주사된 기억위치를 갖는다. 판독하귀 위해 선택된 RAM들 (11혹인 16), RAM들(12 혹은 17), RAM를 (13 혹은 18), RAM들(14 혹은 19) 각각의 컨볼버(45,46,47 및 48)에 상기 입력들 중 하나를 공급한다. 컨볼버들(45 내지 48)에 대한 다른 입력으로는 제너레이터 패턴이 있다.

병렬 액세스 메모리(49)에 제너레이터 패턴들을 기억시키는 것이 용이하므로, 모든 제너레이터 패턴은 ＂제너레이터 패턴 선택＂ 어드레스 신호와 ＂판독 발생기 패턴 지령＂신호의 두 신호의 인가에 응답해서 상기 메모리로부터 병렬 액세스 될 수 있다. 상기 메모리 출력들은 판독하기 위해 선택된 RAM 세트(10) 혹은 RAM 세트(15)의 필드 주사가 행해지는 동안 제너레이터 패턴을 컨볼버들(45 내지 48)에 제공한다.

PROM(49)는 ＂윈도우 주사식＂으로 구성되고, 뱅크식 PROM들 예컨대 엘.에이.크리스토퍼씨등에 의해 출원되고 1984년 7월 17일자로 허여된 ＂윈도우 주사식 메모리＂라는 명칭의 미합중국 특허 제4,460,958에 기술된 내용을 이용해서 구성될 수 있다. 컨볼버들(45 내지 46)은 판독하기 위해 선택된 RAM 세트(10) 혹은 RAM 세트(15)와 컨볼 버들(45 내지 48)간에 버퍼메모리를 존재시키지 않고서 구성될 수 있으며, 만약 RAM들(11 내지 14)과 RAM들(16 내지 19) 각각이 PROM(49)을 일직선화하면 윈도우 주사식(Window-Scanned)도 가능하다. 윈도우 주사식 메모리들이 컨볼버들(45 내지48)을 공급한다고 가정하면 상기 컨볼버들 각각은 어떤 방식으로 구성될 것인가의 문제점이 제기된다.

제너레이터 패턴 메모리(49)로 부터의 컨벌루션과 판독하기 위해 선택된 RAM들(11내지 14)과 RAM들(16 내지 19)중의 한 RAM으로 부터의 컨벌루션 각각이 3×3 샘플 매트릭스들이라고 가정한다.

상기 제너레이터 패턴 메모리로 부터의 공간 매트릭스는 하기의 형태로 가정된다.

판독하기 위해 선택된 RAM으로 부터의 공간 샘플 매트릭스는 하기의 형태로 가정된다.

상기 매트릭스에 있어서, a,b,c,d,e,f,g,h,i,A,B,C,D,E,F,G,H,I 는 ＂안정 상태＂ 혹은 ＂준 안정 상태＂ 변수들이다. ＂안정상태＂ 변수는 필드에서 필드까지는 가변되지 않으며, ＂준 안정 상태＂ 변수는 필드들간에서만 가변된다. 상기 매트릭스들의 실행(running) 적은 컨벌루션 결과이다.

도면을 복잡하지 않게 하기 위해서 간단한 3×3 샘플 매트릭스들간의 컨벌루션이 도면에 예시되어 있다. 5×5 샘플 매트릭스, 7×7 샘플 매트릭스 혹은 그 이상의 수로 구성되는 샘플 매트릭스간의 컨벌루션은 본 발명을 구체화하는 프랙탈 발생 장치에 사용될 수 있을 것 같다.

제3도에는 메모리(49)로부터 빼낸 제너레이터 패턴들이 n 비트 그레이 스케일을 갖는 경우와 판독하기 위해 선택된 RAM 세트(10) 혹은 RAM 세트(15)에서 빼낸 도트 패턴들이 현존하는 1비트인 경우에 컨볼버들(45 내지 48) 각각을 어떤 방식으로 구성할 수 있는 가에 대한 것이 도시되어 있다. 가산기 트리(tree)(50)는 컨벌루션 처리에 포함된 매트릭스 곱셈의 9개 적(product)을 수신한다. 병렬식 3상태들을 구비하는 랫치(51)는 매트릭스 곱셈의 제1적을 생성하기 위해 n 비트 변수(A)와 1비트(a)를 곱한다. 랫치들(52 내지 59)은 각각 병렬식 3상태들을 구비하고, 중간 위치에서 구성 도트들의 적을 즉,

를 각기 발생한다.

제3도의 컨볼버는 RAM들(11 내지 14)과 RAM들(16 내지 19)의 1비트와 일치한다는 점과, 다수의 비트수와 다수의 비트수를 빠르게 곱셈할 수 있는 디지털 멀티플라이어들을 필요로 하지 않는다는 점에서 볼 때 바람직하다. 하지만, 매트릭스 곱셈시의 비트수는 n+p로 제한된다(여기서 p는 매트릭스 곱셈시 구성 적의 수를 log2를 취한 값이다.) 컨볼버들(45 내지 48) 다음에 사용된 보간 처리에서 생성된 프랙탈에 비트들을 계속 추가할 수 있다. 상기 함수에 고분해능을 부여하는 프랙탈의 다수 비트들은 상기 함수를 드레시홀딩(thresholding)하는 곱셈의 가능성을 증가시킨다. 배수의 드레시홀딩 기술은 프랙탈을 사용가능한 그패릭 디스플레이로 변환시키기 위해 매우 중요한 것이다. 따라서, 이 부분에 관한 것은 본 명세서에서 상세히 설명하겠다.

제4도에는 본 발명을 구체화한 프랙탈 발생기의 설계자가 고속의 디지털 멀티플라이어들을 사용한 비용과 PROM(31 내지 33), m 비트 깊이의 RAM들(11 내지 14)과 RAM들(16 내지 19)을 제조하는 비용을 받아들 일 수 있는 것이라고 판단했을 때 취할 수 있는 각 컨볼버들(45 내지 48)의 형태가 도시되어 있다 (여기서 m은 정수). 제 4더에서는 가산기 트리(50)가 (m+n)비트 입력들을 받아들일 수 있는 가산기 트리(60)로 대치되었다. 렛치들(51 내지 59)은 각기 m 비트×n비트의 디지털 멀티플라이어들(61 내지 69)로 대치되었다. 각 용어

들은 생기 프랙탈 발생기에서 m비트들을 갖게 된다.

설계자는 시드 패턴과 제너레이터 패턴의 두 패턴이 1비트의 깊이를 갖도록 해서 간단한 프랙탈 발생기를 설계할 수도 있다. 그러면 이상기 매트릭스 곱셈은 각각의 구성 적을 발생하기 위해 각 AND 게이트를 사용해서 수행된다. 그리고, AND 게이트들로부터 ＂적＂은 상관 결과를 생성하기 위해 계속해서 가산된다. 상기 보간 처리는 완성된 프랙탈에서 진폭분해능이 소오스이다. 분해능이 증가된 프랙탈들을 얻기 위한 방법은 프랙탈 발생 처리가 개시될 때에 저분해능일지라도, 서로 공간적으로 위치한 상기와 동일한 제너레이터 패턴과 시드 패턴을 사용해서 무관하게 생성된 훨씬 낮은 다수의 저분해능과 함께 곱하는 것이다.

컨볼버들(45 내지 48)에 결합된 하드웨어를 줄이는 한 방법으로는 특히, m 비트×n 비트의 디지털 곱셈인 경우에 디지털 멀티플라이의 시분할을 이용하는 것이다. 클럭드로우(clockthrough)율이 각 샘플 스페이스에서 4개의 인자에 의해 떨어지기 때문에, 이것은 곱셈 처리율을 50%보다 적은 %씩 하여금 증가시킨다. 데이터율 버퍼링은 물론 시분할 멀티플렉싱이 처리되는 곳에서 디지털 멀티플라이어 동작 전후에 요구되어진다.

컨볼버들(45 내지 46)에 결합된 하드웨어를 줄이는 다른 방법은 프랙탈에서 자체 유사성을 갖는 잇점이 있다. 첫 번째 스페이스 즉, 매우 높은 밀도로 샘플된 샘플 스페이스에서의 컨벌루션은 다음번 스페이스들 즉, 밀도가 점점 낮게 샘플된 샘플 스페이스들의 클럭속도들로 리타임(re-time)될 수 있다. 리타이밍은 예컨대, 컨벌루션 결과를 높은 속도로 수신하기 위해 직렬 입력/병렬 출력 시프트를 사용해서 즉, 컨벌루션 결과를 병렬로 수신해서 그 결과를 감소된 클록속도 순차적으로 내보내기 위해 병렬 입력/직렬 출력 시프트 레지스터를 사용하여 수행될 수 있다.

제1도의 장치의 동작에 관해서, 점진적으로 밀도가 증가되는 샘플식의 샘플 스페이스 각각에서의 시드 패턴은 발생기 패턴과 함께 컨볼브된다. 컨볼버들(48,47 및 46)의 컨벌루션 결과들은 컨벌루션 결과들이 컨볼버(45)로부터 제공되는 샘플 매트릭스와 동일한 샘플링 밀도를 가진 샘플링 매트릭스들로 변환되므로, 모든 컨벌루션 결과들은 결합될 수 있다. 결합된 컨벌루션 결과들은 dc 페디스틀에 겹쳐질 수도 있다 dc 페디스틀은 제너레이터 패턴 PROM(49)에서 공급될 수 있으며, 예컨대 제1도에 도시된 버스(70)를 거쳐 콤바이너(71)에서 컨볼버(48)의 컨벌루션 결과들과 결합될 수 있다. 상기 컴바이너(71)의 출력 신호는 확장기(72) 내의 보간에 의해 컨볼버(47)의 출력 신호와 동일한 샘플링 밀도로 확장되고, 콤바이너(73)에서 결합된다. 콤바이너(73)의 출력 신호는 확장기(74)에서 보간에 의해 컨볼버(46)의 출력 신호와 동일한 샘플링 밀도로 확장되고, 콤바이너(75)에서 결합된다. 콤바이너(75)의 출력 신호는 확장기(76)에서 보간에 의해 컨볼버(45)의 출력 신호와 동일한 샘플링 밀도로 확장되고, 콤바이너(77)에서 결합된다.

콤바이너(77)의 출력 신호는 생성된 프랙탈이다. 상기 프랙탈과 다른 프랙탈 발생기에서 생성된 다른 프랙탈은 프랙탈 처리 장치(78)에 공급되어서, 비데오 모니터상에 표시될 그래픽 영상을 묘사하는 비데오 신호로 변환된다. 본 발명자가 사용한 프랙탈 처리 장치는 후에 상세히 설명하고, 우선은 확장 및 결합 처리가 어떤 방식으로 처리되는지에 대해 설명한다.

제5도에는 사용될 수도 있는 확장기(72,74 혹은 76)의 형태가 도시되어 있다. 각 디멘죤에서 샘플된 밀도의 2배가 되는 신호를 생성하기 위해, 원래의 샘플링 밀도로 샘플된 원래 신호의 확장이 2-디멘죤 리니어 보간을 거쳐 수행되는 방법의 기본적 개념은 다음과 같다. 첫째, 라인 주사에 대해 수직방향으로 예컨대 수직확장 방향으로 원래 신호의 확장이 존재한다. 이것은 밀도가 적어지는 샘플식의 샘플 스페이스 내의 샘플 행을 샘플링 밀도가 2배가 되는 샘플 스페이스 내에서 격행(alternate row)으로 압축시키므로써, 즉 샘플의 격행에 혹은 0값의 샘플들을 삽입시키므로써 그리고, 가로방향 필터링에 의해서 라인 주사에 대해 수직방향으로 그 결과를 로우패스 필터링 하므로써 이루어진다.

원래의 샘플링 밀도의 2배에 응답하는 로우패스 필터는 라인 주사의 방향으로, 즉 수평 확장 방향으로 확장하기 쉽다. 이것은 원래의 샘플링 밀도의 4배가 되는 밀도에서 신호를 발전시키기 위해 공백 상태에 응답하는 로우패스 필터의 샘플들을 교번시키므로써 그리고 출력 신호를 생성하기 위해 로우패스 필터를 통과하는 것에 의해 이루어진다.

제5도에는 5/4 펄스속도로 샘플된 원래 신호가 캐스케이드식의 클럭 지연 라인들(79,80)에 인가되는 것을 도시하고 있고, 상기 각 지연 라인들은 r/4 펄스속도와 연관된 밀도로 샘플된 모든 주사 라인을 기억하기에 충분한 라인수를 갖는다. 5탭(tap), 2위상, 유한 임펄스 응답, 가로방향의 로우패스 필터는 라인 주사 방향에 수직이 되는 방향으로 필터링할 때 사용된다. 공백 라인, 원래 신호를 지연시키지 않은 라인, 다른 공백 라인, 1라인 만큼 지연된 원래 라인(r/4 펄스속도와 연관된 샘플 밀도에서) 및 또다른 공백 라인들은 로우패스 필터 컨벌루션의 1위상에서 웨이트되고(weighted), 합계된다. 이것은 클럭식 지연 라인의 입력 및 출력에서 각기 발생하는 원래 신호와 1라인 동안 지연된 원래 신호를 웨이트 및 섬(sum) 회로(81)에 입력들로써 인가하는 것에 의해 이루어진다(공백 라인들은 필터 응답을 야기시키지 않으므로, 웨이트되고 상기 합계에 가산되지 않아도 된다). 웨이트 및 섬 회로(81)로부터 공급된 필터의 위상 응답은 r/4 클럭 속도로 클럭된 입력 신호로서 1주사 라인 기억 능력을 가진 직렬 입력/병렬 출력 시프트 레지스터(82)에 차례로 인가된다. 지연되지 않은 원래 신호 라인, 공백 라인, 1라인 동안 지연된 원래 신호 라인, 공백 라인 및 2라인 동안 지연된 원래 신호 라인들은 로우패스 필터 컨벌루션의 다른 위상에서 웨이트되고 합계되어진다. 이것은 지연 라인(79)의 입력에 위치한 원래 신호, 캐스 케이드 지연 라인들(79,80)간의 상호 연결부에 위치하고 1라인 동안 지연된 원래 신호 및 지연 라인(80)의 출력에 위치하고 2라인 동안 지연된 원래 신호를 웨이트 및 섬 회로(83)에 입력으로 인가하므로써 이루어진다. 웨이트 및 섬 회로(83)로부터 공급된 필터의 위상 응답은 r/4 클럭 속도로 클럭된 입력 신호로서 1주사 라인 기억 능력을 가진 직렬 입력/병렬 출력 시프트 레지스터(84)에 차례로 인가된다.

r/4 클럭 속도로 라인을 주사하는 기간중 말기 부분에서 시프트 레지스터들(82,84)은 샘플들로 채워진다. 시프트 신호가 생성되고, 상기 신호는 시프트 레지스터(82)의 내용을 병렬 입력/직렬 출력시프트 레지스터(86)에 병렬로 전송한다. 시프트 레지스터(86)의 직렬 출력은 시프트 레지스터(85)의 직렬 입력에 접속된다. 시프트 레지스터(85)의 직렬 입력에 접속된다. 시프트 레지스터들(85,86)에서의 가로방향 로우패스 필터 응답인 2연속 라인들은 r/4 클럭 속도로 공급된 원래 신호의 1라인에 의해 점유된 시간내에 필터 응답의 2주사 라인들을 제공하기 위해, 시프트 레지스터들(86,85)을 거쳐 r/2 클럭 속도로 시프트된다. 시프트 레지스터(85)의 출력 접속부로부터 r/2 클럭 속도로 차례로 공급된 샘플들은 라인 주사에 대해 수직 방향으로 샘플링 밀도의 2배로 확장된 원래 신호이다.

라인 주사방향 즉 수평방향에 있어서 확장처리의 첫단계는 상기 신호가 r/2 클럭 속도로 캐스케이드식 1픽셀 지연 스테이지들(87,88)에 공급되는 것이다. 이러한 스테이지들은 5탭, 2위상, 유한 임펄스 응답, 라인 주사방향으로 필터하는 가로방향의 로우패스 공간 필터의 일부분이다. 공백신호, 지연되지 않고 수직방향으로 확장된 신호, 다른 공백신호, r/2 클럭 속도로 1픽셀동안 지연되고 수직방향으로 확장된 신호 및 또다른 공백신호들은 필터링의 1위상에서 웨이트되고 합계되어 진다. 이것은 지연되지 않고 수직적으로 확장된 신호와 1픽셀씩 지연된 상기 신호를 웨이트 및 섬 회로(89)에 공급함으로써 이루어진다. 지연되지 않고 수직적으로 확장된 신호, 공백신호, 1픽셀씩 지연되고 수직으로 확장된 신호, 공백신호 및 2픽셀씩 지연되고 수직으로 확장된 신호들은 필터링의 다른 위상에서 웨이트되고 합계되어진다. 이것은 지연되지 않고 수직으로 확장된 신호와 클럭된 지연 스테이지들(87,88)의 출력 신호를 웨이트 및 섬 회로(90)에 공급함으로써 이루어진다. r 클럭 속도로 클럭된 멀티플렉서(91)는 r 펄스 속도로 수평 및 수직으로 확장된 신호를 공급하기 위해, 웨이트 및 섬 회로를 (89,90)의 출력 신호의 병렬 스트림을 교번하는 순차형태로 리샘플한다.

확장기(72)에 있어서, r/4, r/2 및 r은 제2도의 캐스케이드식의 펄스 주파수 디바이더(25)에서 공급된 ＂제4샘플 스페이스 클럭＂, ＂2배의 제4샘플 스테이스 클럭＂ 및 ＂제3샘플 스페이스 클럭＂ 신호와 각기 일치한다. 확장기(74)에 있어서, r/4, r/2 및 r은 캐스케이드식의 펄스 주파수 디바이더(25)에서 공급된 ＂3샘플 스페이스 클럭＂, ＂2배의 제3샘플 스페이스 클럭＂ 및 ＂제2샘플 스페이스 클럭＂ 신호들과 각기 일치한다. 확장기(76)에 있어서, r/4,r/2 및 r은 ＂제2샘플 스페이스 클럭＂, ＂2배의 제2샘플 스페이스 클럭＂ 및 ＂제1샘플 스페이스 클럭＂ 신호들과 각기 일치한다.

상기 확장기들(72,74 및 76)은 제5도에 도시된 형태와는 다른 즉, 웨이팅 및 합산을 위한 샘플들을 공급하기 위해 비교적 늦은 속도로 기록되고, 수배 빠른 속도로 판독되는 RAM을 사용할 수 있다.

신호 콤바이너들(71,73,75 및 77)은 훨씬 주목할만 하다. 역 피라미드 변형 영상 합성 절차에 있어서, 적어도 한 입력 신호의 두극성을 각기 처리할 수 있는 가산기들은 리니어 콤바이너로써 사용된다. 이같은 가산기들은 제1도의 콤바이너들(71 내지 77)에 적용할 수도 있다. 또한, 상기 콤바이너들(71 내지 77)용 감산기로써도 사용될 수 있다.

넌-리니어 콤바이너들(71 내지 77)의 사용 가능성에 대해서 본 발명자가 고려하지 않은 것은 아니지만, 상기 넌-리니어 콤바이너들은 유용한 프랙탈들을 생성하는 능력을 갖고 있지 않다. 대체로, 쉽게 불연속되는 신호가 0값을 갖게되는 기간을 생성할 수 있도록 상기 불연속성이 만들어진 이 경우 이외에는 결합되는 두 신호들을 위한 전송 함수에 불연속성이 만들어진 경우 이외에는 결합되는 두 신호들을 위한 전송 함수에 불연속성을 나타내는 콤바이너들은 적합하지 않다.

예컨대, 콤바이너의 두 입력 신호들을 상기 입력 신호의 기수의 제곱으로 증가시키고, 상기 기수 제곱들을 합산하는 콤바이너는 그 분류에 있어서 적합치 않다고 할 수 없다.

가수/감수 입력이 0값을 갖을 때 두 동작간의 스위칭이 이루어지는 한, 콤바이너는 무작위로 가산하거나 감산할 수 없다.

제6도에는 제1도에 도시된 바 있는 프랙탈 프로세서(78)가 상세히 도시되어 있고, 프랙탈 프로세서(78)와 컬러 비데오 모니터와의 접속이 도시되어 있다. 프랙탈 프로세서(78)는 적색(R), 황색(G) 및 청색(B) 비데오 신호 샘플들을 디지털-아날로그 변환기들(92,93, 및 94)에 각기 공급한다.

디지털-아날로그(D/A) 변환기들(92 내지 94)은 비데오 필터링을 포함할 수도 있다. D/A 변환기들(92,93 및 94)로부터의 R,G 및 B 아날로그 비데오 신호들은 비데오 증폭기들(95,96 및 97)에 입력 신호들로써 각기 인가되고, 그 응답들은 컬러 키네스코프(98)의 적색, 녹색 및 청색총을 구동한다(감마 보정은 D/A 변환기들 (92,93 및 94)혹은 비데오 증폭기들(95,96 및 97)중 하나에 포함된다고 가정한다). 컬러 기네스코프(98)의 편향(도시하지 않았음)은 제1도의 프랙탈 발생기에서 판독하기 위해 선택된 RAM들(11,16)중 한 RAM 내의 필드 주사와 비데오 영역의 맵프를 기억하기 위해 사용된 메모리(99)의 필드 주사와 동기화 된다.

메모리(99)는 불변의 기본 원리를 근거로 한 리트레이스 블랭킹 패턴들을 기억한다. 프로그램머블 기본원리를 기초로 했을 때 상기 메모리는 R-G-B 비데오 신호들의 멀티플랙서(100)가 선택될 패턴영역을 기억하고, 블랭킹 대신에 출력 신호로부터 생성된 비데오 신호가 제1도에서 기술된 타입의 프랙탈 발생기(101)에 의해 제공되고, 비데오 신호들은 다른 프랙탈 발생기(102)로부터 생성되고 혹은 교번 비데오 소오스들로부터 생성된 비데오 신호들중 어떤 신호(예, 103)는 멀티플렉서(100)에 비데오 입력 신호들을 공급하는데 유용할 수도 있다.

메모리(99) 출력은 통상적으로 2진 코드 워드 형태이다. 샘플 코드 사정은 다음과 같을 수도 있다.

[표 1]

이러한 코드들은 멀티플렉서(99)에 의해서만 사용되는 것은 아니다. 상기 코드들은 판독 선택기(110)에 의해 사용되고, 상기 판독 선택기(110)는 프랙탈 발생기에 의해 발생된 프랙탈을 처리하는데 사용되는 PROM들(104,105,106)중 하나를 선택한다. 상기 코드들은 판독 선택기(111)에 의해 사용되고, 상기 판독 선택기(111)는 프랙탈 발생기에 의해 발생된 프랙탈을 처리하는데 사용되는 PROM들(107,108,109)중 하나를 선택한다.

PROM들(104 내지 109)중 하나와 상기 PROM 이 사용된 플랙탈 발생기들(101,102)중 하나와의 상관관계 예컨대, 판독 선택기(110)와 멀티플렉서(100)가 키네스코프(98) 스크린상의 디스플레이를 제어하는 R-G-B 신호들을 생성할 수 있도록 상기 프로세싱 콤비네이숀을 선택할 때 프랙탈 발생기(101)와 PROM (104)과의 상관관계에 대해서 설명된다. 프랙탈 발생기(101)는 PROM(104)에 메모리 어드레스들을 공급한다. PROM(104)은 그 각각의 어드레스들을 위해 R,G 및 B 비데오 신호 샘플의 진폭을 기억한다. 어드레스가 가능한 모든 위치에 대해 상기 PROM(104)이 어드레스된 위치에서 발광 신호내의 R,G 및 B 성분에 대한 관련 웨이팅들에 의해 웨이트된 프랙탈 발생기 어드레스를 기억한다고 가정한다. 그러면, PROM(104)은 키네스코프(98)에 R-G-B 신호들을 전송하고, 상기 신호들은 감마 보정 그레이 스케일 기간중에 프랙탈을 다시 생성하게 된다.

PROM(104)보다 프랙탈 발생기(101) 출력을 처리할 수 있는 PROM(105)을 선택하면, R-G-B 비데오는 다른 프랙탈 프로세싱 산법을 유도할 수 있다. 프랙탈 프로세싱 산법을 변경할 수 있는 다른 방법은 프랙탈 프로세싱시에 사용된 PROM 에 대한 입력 어드레싱을 생성하는 영상 스페이스의 다른 함수에 상기 산법을 중복시키는 것이다. 예컨대, 경사 함수가 프랙탈에 부여되어, 영상 필드 즉, 영상 필드 윗부분에서 아래부분에 걸쳐 생성된 프랙탈의 크기, 발광상태 혹은 빛깔을 변경할 수도 있다.

프랙탈 발생기(101)의 원형 혹은 타원형 제너레이터 패턴에서 생성되는 프랙탈의 구름 패턴을 생성함에 있어서, PROM(104)은 하늘색 배경을 발생시키기 위해 중간 범위 이하의 모든 프랙탈 값에 일정한 발광상태의 시안-블루(cyan-blue)를 할당하도록 프로그램될 수도 있다. 중간범위 이상의 프랙탈 값은 상기 프랙탈 값에 직접 영향을 받는 발광 값에 백색 컬러를 할당하도록 프로그램될 수도 있다. 상기 절차는 구름과 하늘과의 경계 프랙탈을 만들고 즉, 상기 경계 프랙탈에서 그름 필드 영상 패턴의 어떤 일부분이 발견되고, 하늘 필드 영상 패턴의 어떤 일부분이 발견되도록 만든다.

실제로는 상기 절차에 있어서, 하늘 배경위에 구름 패턴을 합성하는 경우에는 하늘 배경위의 구름 패턴이 우선순위를 갖는다. 배경 영상이 복합 컬러 필드보다도 훨씬 복잡할지라도, 겹쳐진 영상 일부분에 대한 경계 프랙탈을 유지시키기 위해서는, 기본의 배경 영상위에 프랙탈 발생식의 전경(foreground) 영상의 일부분을 겹치게 하는 우선순위가 배정될 수도 있다. 프랙탈의 낮은 레벨들은 투명하게 표시되므로, 디스플레이 영상에 영향을 미치는 것을 방지할 수 있다. 역으로 넌-프랙탈 윤곽을 가진 전경이 프랙탈 발생식 배경위에 우선적으로 배정될 수도 있다.

훨씬 복잡한 그래픽들에서는 복잡한 우선순위 설정이 계획된다. 예컨대, 비교적 대규모 스케일링시에 있어서의 프랙탈 발생식 구름 패턴과 비교적 소규모 스케일링시에 있어서의 프랙탈 발생식 구름 패턴의 두 세트는 전경 구름으로써 각기 생성될 수 있다. 상기 전경 구름은 비행기의 그래픽 영상위에 표시될 때 우선적으로 배정된다. 전경 구름, 비행기 및 구름들은 배경 구름 저편에 있는 하늘 위에 표시될 때 우선적으로 배정된다. 구름 이동과 비행기의 비행은 비데오 모니터 디스플레이 스크린 상에서 구름낀 하늘속을 비행기가 나는 것처럼 활기있게 표현될 수 있다.

또 다른 예를 들면, 보오트 상부구조에 대한 그래픽 영상은 프랙탈로 생성된 바다경치와 오버스패닝(overspanning) 하늘위에 우선적으로 배정될 수도 있다. 보오트의 선체는 항상 바다 물결 거품보다는 낮은 순위로 배정되지만, 바다의 다른것들에 대해서는 우선적이다. 우선순위가 높은 물결 거품들이 영상 필드의 하향 주사가 행해지는 동안 도달하도록, 보오트의 선체는 바다의 일부분이 갖는 낮은 순위보다는 높은 우선 순위를 갖는다. 이로인해 파도는 보오트의 선체를 둘러쌀 수 있다. 이 기술은 다른 효과를 얻기 위해서 역 방향 주사 즉, 변환 주사와 함께 사용될 수 있다.

넌 프랙탈 그래픽 영상에 의해 영향을 받게될 프랙탈들은 생성하는 시드패턴을 위해 정렬시킬 수 있으므로, 드레시홀드된 프랙탈들은 넌 프랙탈 영상에 대향하는 원하는 포인트에서 끝낼 수 있다. 예컨대, 보오트가 상기 방식으로 시케이프(seacape)의 파도를 헤치고 달릴 수 있다. 동일한 특질에 있어서, 제6도의 플랙탈 처리는 메모리(99) 맵핑 비데오 영역이 멀티플렉서(100)를 직접 제어할 수 없도록 하기 위해 변경될 수도 있지만, 그 대신에 멀티플렉서(100)에 의해 이루어진 선택을 경정하기 위해 멀티플렉서(100) 입력 신호들을 수반하는 우선순위 코드들과 관련해서 사용된 신호를 공급한다.

프랙탈을 임계값과 비교함으로써 생성된 경계 플랙탈은 두 비데오 신호들간의 선택을 제어하는데 사용될 수 있으므로, 이러한 비데오 신호들중 하나는 경계 프랙탈과 일치하는 그들간의 경계를 가진 다른 비데오 신호내에 삽입될 수 있다.

모니터 키네스코프(98)에 인가하기 위한 R-G-B 비데오 신호들의 생성이 특별히, 고려되어지는 동안, 상기 신호들은 영상 기록동작 혹은 텔레비젼 전송동작을 위해 엔코드될 수도 있다. 텔리비젼 전송을 위한 비데오 신호의 발광 및 크로마난스 성분을 직접 생성하기 위해 플랙탈을 처리하는 동안 정렬시킬 수 있다.

이제, 그래픽 영상들을 생성할 수 있는 장치들에 대해 설명한다. 음성 합성기 혹은 영상 합성기에 있어서, 결과의 변화가 보다 잘 정의된 법칙에 따르게 되어 예술적 성공이 예견되므로, 예술가는 예상되는 결과에 대해 그 나름대로 느낄 수 있다. 예술가에 의해 발견되어진 바람직한 결과가 재생될 수 있는 것은 중요하다. 그리고 이러한 바람직한 결과에 대한 ＂비결＂이 기억될 수 있고, 필요한 때에 호출될 수 있도록 목록이 작성된다. 일반적인 모양들에 대한 필링(feeling)을 묘사한 상기 장치에 있어서, 상기 장치는 PROM(49)의 엔트리를 위해 제너레이터 패턴의 선택을 허락한다. 사용중인 형태가 미소한 스케일에서 어떻게 모사되는 가에 대한 필링은 각종의 시트 패턴에서 도트밀도를 선택할 수 있게 한다. 상기 형태의 모사에 대한 구조나 혹은 비구조에 대한 필링은 시드 패턴에서 훨씬 규칙적으로 혹은 불규칙적인 도트 구조로 변환된다. 스크린내의 선택 영역에서 프랙탈의 클럼핑(Clumping)은 도트들을 시드 패턴의 해당부분에 집중시킴으로써 정렬될 수 있다. 프랙탈과 표시된 비데오간에서의 압축범위 혹은 긍급에 대한 필링은 프랙탈 프로세서(78)의 PROM들에 대한 프로그래밍을 제어한다. 컬러 팰릿선택도 상기 프로그래밍을 제어한다. 비데오를 처리할 수 있는 디지털 설계 기술에 숙련된자는 프로그래밍 업무에 대한 프로그래밍 보조가 대단한 노력없이 예술적인 제어 필링을 만들어 낼 수 있도록 하드웨어, 퍼엄웨어, 소프트웨어 혹은 그들의 결합에서 전개될 수 있는 것을 쉽게 통찰할 수 있다.

본 발명에서는 시드 패턴의 역할이 중요하다는 것을 이해해야 한다. 시드 패턴의 제1부분에서의 도트 집중과 시드 패턴의 제2부분에서의 도트부재는 그 시드 패턴의 제1부분과 일치하는 영상 스페이스에서 최대 밀도를 갖는 프랙탈을 생성하게 되고, 프랙탈을 드레시홀딩하는 것은 처리된 프랙탈에서의 제1영상 스페이스와 나머지 영상 스페이스간에 경계 프랙탈을 발생시킨다. 처리된 프랙탈들이 우선 순위를 배정받았을 때, 에지들을 자연스럽게 나타내기 위해 상기 경계 프랙탈들이 마지막으로 표시된다.

각 스케일링시 형상 배치가 랜덤할지라도, 원하는 프랙탈들을 예술적으로 재생성하기 위한 바램이 시드 패턴을 사용한 본 발명에서 발생한다. 시드 패턴에는 랜덤니스에 대한 많은 등급이 있을 수 있지만 상기 랜덤 패턴은 필요하다면, 오퍼레이터 의지에 따라 PROM(33 내지 35)중 하나로부터 재생성될 수 있다. 상기 특정 패턴과 특정 제너레이터 패턴과의 컨벌루션은 예상되는 컨벌루션 결과를 발생한다. 키네스코프(98)의 디스플레이 스크린에 프랙탈을 생기있게 표시하기 위해 시드 패턴이 필드에서 필드로 변경될 때라도, 컨벌루션 결과들이 원하는 것에 거의 근접하기 계속적으로 예상될 수 있다. 시드 패턴에 포함된 제너레이터 패턴(즉 기본형상) 배치에 대한 특정 정보는 예상되는 결과들과 프랙탈 발생기들을 동시에 실행시킨다. 이것은 발생되는 플랙탈 이외의 디스플레이 성분에 응답해서 시드 패선의 조작을 용이하게 하고, 생생한 표시에 주안을 둔 것이다. 파도를 헤치고 달리는 보오트에서는 예컨대, 선미에서의 따로 레벨을 증가시키기 위해 보오트의 프로우(prow)와 일치하는 위치의 시드 패턴에서 훨씬 조밀하게 시드될 수 있다.

프랙탈 발생기들(101,102)이 서로 무관하게 동작할 수도 있고 그 프랙탈 프로세싱이 서로 무관할 수 있음과 동시에, 훨씬 복잡한 결과들이 프랙탈 발생기를 오퍼레이팅하는 것에 의해 리이그로 얻어질 수 있다. 관련된 제너레이터와 시드 패턴들을 사용하는 분리 프랙탈 발생기들은 예컨대 여러 컬러 팰릿에서 각각의 컬러용으로 사용될 수 있다. 하기에 여러예에 대해 설명한다.

다수의 프랙탈 발생기들이 다른 제너레이터 패턴들을 제외한 동일한 시트 패턴들을 사용할 수도 있다. 이러한 제너레이터 패턴들은 훨씬 복잡한 제너레이터 패턴의 성분일 수도 있다. 예컨대, 원형 제너레이터 패턴은 여러 프랙탈 발생기에서 제너레이터 패턴으로써 각기 사용될 원형 아아크 성분으로 자를 수 있다. 프랙탈 발생기들은 복잡한 프랙탈의 구성 프랙탈들을 생성한다. 상기 복잡한 프랙탈 성분들은 프랙탈 프로세서에서 각 PROM 들에 의해 다르게 컬러화 되거나 밝아지고, 그 결과들은 R-G-B 형태로 결합된다.

다수의 프랙탈 발생기들이 복잡한 프랙탈들을 생성하기 위해 밀도있게 샘플된 스페이스내의 다른 패턴을 제외한 밀도가 희박하게 샘플된 스페이스내의 동일한 제너레이터 패턴과 동일한 시드 패턴을 사용할 수도 있다.

다른 콤바이너들은 밀도있게 샘플된 스페이스들을 위해 프랙탈 발생기에서 사용될 수 있다.

동일한 제너레이터 패턴들과 동일한 시드 패턴들간의 오프셋을 제외한 상기 두 패턴들과 함께 동작되는 1세트의 프랙탈 발생기들은 쉐이딩 목적을 위해 에지 정보를 발생하도록 크기면에서 비교될 수 있는 복잡한 프랙탈을 발생한다. 따라서 상기에 기술된 것을 토대로 하여 프랙탈 처리 기술이 복잡한 프랙탈 함수를 기초로 해서 진전되는 것을 에지할 수 있다.

지금까지는 프랙탈 발생기로 부터의 발생 특징과 프랙탈 프로세서 결합에 대해 주로 설명했지만, 이제는 프랙탈에 의해 생성된 그래픽 영상들이 어떤 방식으로 생생히 표현될 수 있는지에 대해 설명한다. 제1도의 장치에 생생함을 제공할 수 있는 근본 방식은 판독될 RAM 세트들(10,15)중 한 세트에 공급되는 ＂판독 어드레스＂신호들과 기록될 나머지 RAM 세트에 공급되는 ＂기록 어드레스＂ 신호간에서 다른 변경을 유도하는 것이다.

상기 나머지 RAM 세트에 대한 연속 필드 주사시 즉, 상기 RAM들이 ＂판독 어드레스＂ 신호들에 의해 레스터 주사되는 동안 판독될 때, 상기 RAM들에서 유도된 프랙탈들과 키네스코프(98)의 디스플레이에는 운동이 존재하게 된다.

제7도에는 제1도의 프랙탈 발생기에 사용되는 기록 어드레스 발생기가 예시되어 있다. 상기 기록 어드레스 발생기는 어그로스 스크린을 전송시키기 위해 프랙탈 발생식 디스플레이를 야기시킨다. ＂수평 드리프트＂ 가변 오프셋은 ＂기록 어드레스＂ 신호들의 수평 주사 열 어드레스부를 생성하는 가산기(121,122,123 및 124)에서 ＂베이직 기록 어드레스＂ 신호들의 최하위 비트에 가산되거나 혹은 감산될 수 있도록 적당한 스케일로 공급된다. ＂수직 드리프트＂ 가변 오프셋은 ＂기록 어드레스＂ 신호들의 수직 주사 행 어드레스부를 발생하는 가산기들(125,126,127 및 128)내의 ＂베이직 기록 어드레스＂ 신호들의 상위 비트들에 가산되거나 혹은 감산될 수 있도록 적당한 스케일로 공급된다. 수직 드리프트 속도는 ＂수직 드리프트＂가변 오프셋 값에 좌우된다. 0값을 갖는 ＂수직 드리프트＂는 수직 센스에 있어서 디스플레이를 고정시켜 유지한다. 주사 라인들이 디스플레이 스크린의 상부에서 하부에 걸쳐 계속해서 번호가 매겨진다고 가정하면, 포지티브 수직 드리프트 오프셋은 디스플레이 위로 스크로울한다. 네가티브 수직 드리프트 오프셋은 디스플레이를 좌측으로 스크로울한다. 드리프트 속도는 디스플레이시 나타나는 라인 트레이스에서의 단계적인 불연속을 피할 수 있도록, 필드당 디스플레이 스크린의 프랙션으로 제한된다. 하지만, 원한다면 상기와 같은 제한은 피할 수도 있다. 상기의 제한을 피하기 위해서는 판독 어드레스 발생기(23)가 계수기(27)의 리세팅과, 8개의 하위 비트 스테이지에서 8개의 상위 비트 스테이지까지의 전송에 대해서 수정되어야 한다.

제8도에는 키네스코프(98)의 디스플레이 스크린에 프랙탈 기본 디스플레이를 회전시키기 위한 회로가 도시되어 있다. 카아티이션(Cartesion) 좌표에서 생성된 ＂베이직 기록 어드레스＂ 신호들은 카아티이션-폴라 좌표 변환기(130)에 공급되어, 상기 변환기에서 비트 맵프 어드레스들에서 폴라 좌표들들로 변환된다. 스트림으로 나타내는 상기 폴라 좌표들은 각각의 다리얼 좌표(9)와 각도 좌표(θ)로 구성된다. 상기 각도 좌표(θ)는 가산기(131)에 가산되거나 가산기(131)에서 감산되는 ＂필드에 대한 회전＂ 오프셋을 갖는 가산기(131)의 입력에 공급된다. 상기 가산기(131)의 출력 접속부에서 공급된 정정 각도 좌표(θ')와 라디얼 성분(ψ)은 폴라-카아티이젼 좌표 변환기(132)에 인가되어 가아티이젼 좌표의 ＂기록 어드레스＂ 신호들로 변환된다. 좌표 변환기들(130,132)은 ROM 순람표에 의해 각각 실행될 수도 있다. 상기 전환을 실행하는 어큐물레이숀 기술들은 주지된 기술이다. 카아티이젼 좌표-회전식 카아티이젼 좌표와의 전환을 실시하는 래스터 회전 기술은 비트 맵프 편성 메모리들의 팬텀 래스터 스캐닝과 관련된 것으로 알려져 있다. 이런것들은 본 발명의 다른 실시예에서 ＂기록 어드레스＂ 신호의 래스터 주사를 얻을 수 있도록 ＂베이직 기록 어드레스＂ 신호의 래스터 주사를 회전 시킬 수도 있다.

제9도에는 제7도의 장치와 제8도의 장치에 대한 변경 실시예가 도시되어 있고, 드리프트 혹은 회전이 전 필드에서 균일하지 않다. 캐스케이드식 가산기들(133,134)은 가산기(133)에서 고정된 오프셋을 가산하거나 감산하므로써 그리고 가산기(134)에서 작은 난수(random number)를 가산하거나 감산하므로써 ＂베이직 기록 어드레스＂를 수정한다. 예컨대, 상기 캐스케이드식 가산기들은 제8도의 가산기(131)를 대신할 수도 있다. 상기 캐스케이드식 가산기들은 제7도의 가산기들(121 내지 128) 각각을 대신할 수도 있다. 예컨대, 제9도에서 사용된 난수들은 백색잡음의 아날로그-디지탈 변환을 규칙적으로 실행함으로써 임의적으로 발생될 수도 있다. 그러나, 임의의 이동순서는 난수 순람표 메모리로부터 선택함으로서 예상될 수 있다. 상기 난수들은 정확히 랜덤한 것이 아니고, 본질적으로 준 랜덤이라 할 수 있다.

제10도에는 필드 드리프트 혹은 필드 회전보다도 훨씬 복잡한 동작이 키네스코프(98)의 디스플레이 스크린상에서 생성된 영상 디스플레이로 어떻게 유도되는지에 관해 도시되어 있다.

16비트의 ＂베이직 기록 어드레스＂혹은 ＂판독 어드레스＂ 신호들은 ＂기록 어드레스＂를 찾아볼 수 있는 순람표를 기억하는 여러 PROM 들(141,142, 및 143)에 어드레스들로써 인가된다. ＂어드레스 변환 선택＂ 지령에 응답해서, 판독 선택기(140)는 기록 어드레스의 순람표를 기억하는 PROM 들중 하나를 선택해서 최대의 밀도로 샘플된 제1샘플 스페이스에 대한 16비트의 ＂기록 어드레스＂ 신호들을 공급한다. 상기 어드레스 신호들은 훨씬 희박한 밀도로 샘플되는 다른 샘플 스페이스들에 대한 ＂기록 어드레스＂ 신호들을 제공할 수 있도록 제2도의 어드레스 발생회로(26)에 존재하는 샘플 스페이스에 대한 16 비트의 ＂베이직 기록 어드레스＂ 신호들로 분류된다. 제10도의 장치에 의해 실행될 수 있는 필드 모션의 일예는 다음과 같다.

1) 원천 혹은 소오스 함수, 그래픽 영상의 크기는 소오스 포인트에서 영상 필드의 에지를 향해 흐를 때 증가한다.

2) 드레인 함수, 그래픽 영상의 크기는 영상 필드의 단부에서 상기 영상 필드의 드레인 포인트로 흐를 때 감소한다.

3) 원천 함수가 소오스 포인트 주변의 회전과 결합된 경우

4) 드레인 함수가 드레인 포인트 주변의 회전과 결합된 경우.

제11도에는 컨볼버들(45 내지 48)에 공급된 제너레이터 패턴을 회전시키기 위한 장치가 도시되어 있다. 상기 장치는 제1도의 프랙탈 발생기내의 PROM(49)을 대신한다. 제너레이터 패턴을 회전시키면 영상을 생생하게 디스플레이하는데 유용하고, 광범위한 프랙탈들을 생성하는데도 유용하다.

PROM(149)은 비트 맵프 편성시에 제너레이터 패턴들을 기억하는데 사용된다. PROM(149)은 윈도우식 주사를 허락할 수 있도록 뱅크식 구조이며, 상기 PROM의 내용이 정수가 아닌 행 및 열 어드레스들로 어드레스 될 수 있도록 자체내에 보간기를 갖는다. 이같은 메모리들은 1984년 7월 17일자로 하여된 ＂윈도우 주사식 메모리＂라는 명칭이 미합중국 특허 제 4,460,958호에 기재되어 있다.

제너레이터 패턴 로딩 제어 회로들(150)은 선택된 제너레이터 패턴과, 선택된 PROM(149)내의 영역에서부터 다수의 발생기 패턴 버퍼 메모리들(예, 4개의 버퍼 메모리들(151,152,153 및 154)중 한 메모리까지 제어된 회전량과의 전송을 제어한다. 이러한 메모리들내의 기억 위치들은 기록중에는 직렬로 주사되고, 판독중에는 병렬로 주사된다. 상기 제어는 제너레이터 패턴들 PROM(149)으로부터 판독된 제너레이터 패턴을 버퍼 메모리들(151 내지 154)중 선택된 메모리에 기입하게 하는 멀티플렉서(155)에 공급된 ＂버퍼 메모리 기록섹션＂ 지령에 의해 이루어진다. 만약 1개 이상의 프렉탈 발생기가 병렬로 사용되면, 상기 멀티플렉서(155)는 제너레이터 패턴 버퍼 메모리들(151 내지 154)에 기억된 제너레이터 패턴중 어느것이 컨볼버들(45 내지 48)에 공급되는지를 제어한다. 상기 제어는 제너레이터 패턴 선택 제어 회로(156)로부터 ＂버퍼 메모리 판독선택＂ 지령들을 수신하는 멀티플렉서(157)에 의해 이루어진다. 미니 래스터 주사 발생기(158)는 버퍼 메모리들(151 내지 154)에 기록할 수 있는 스캐닝 어드레스를 발생한다(미니 래스터 주사는 전 영상 필드에서 비교적 작은 영역에 신장되는 ＂소형＂ 레스터 주사이다). 미니 래스터 주사 발생기(158)는 제너레이터 패턴 로딩 제어회로(150)로부터 공급된 ＂제너레이터 패턴 회전＂ 지령에 따라 회전된 팬텀 래스터 발생기에 대한 입력으로써 상기 래스터 주사된 메모리 어드레스들을 스캔 변환중에 공급한다. ＂재너레이터 패턴 회전＂지령들은 오퍼레이터에 의해 프로그램된다. 상기 제너레이터 패턴은 각 미니 래스터 주사중에 차례로 공급되고, 멀티 플렉서(155)를 거쳐 제너레이터 패턴 버퍼 메모리들(151 내지 154)에 기록된다.

제너레이터 패턴의 회전에 의한 생생한 디스플레이가 요구될 때, 제너레이터 패턴 선택 제어 회로(156)는 컨벌루션동안 차례로 회전된 버퍼 메모리들(151 내지 154)의 제너레이터 패턴과 컨볼버들(45 내지 48)내의 시드 패턴을 계속해서 선택한다. 이런 연속적인 선택은 키네스코프(98)의 디스플레이 스크린에 시계방향 회전 혹은 반시계방향 회전 혹은 상기 두방향이 결합된 회전을 생성시키는 패턴속에 있다.

제11도의 장치는 병렬로 동작되는 여러 프랙탈 발생기들을 사용하는 복잡한 프랙탈들을 발생하는데 사용될 수도 있다. 상기 시드 패턴들은 프랙탈 발생기에서 사용되고, 제너레이터 패턴 선택 제어 회로(156)는 각 샘플 스페이스의 프랙탈 발생기의 다른 회전들에 대한 제너레이터 패턴들을 선택한다.

제12도에는 실시간에서 생생한 프렉탈들을 발생할 수 있는 프랙탈 발생기의 다른 예가 도시되어 있다. 단일 컨볼버(160)는 PROM들(33,34 및 35), 도트 패턴 발생기(36) 혹은 랜덤 도트 발생기(37)에서 선택적으로 제공된 시드 패턴과 PROM(49)으로부터 선택된 제너레이터 패턴을 컨볼빙함으로써, 생성될 프랙탈의 각 밴드 패스 성분에 대한 컨벌루션 결과들을 생성해 내는데 사용된다. 매우 좋은 분해능을 갖는 선택된 시드 패턴은 프랙탈의 각각 다른 공간 주파수 성분을 생성하기 위해 PROM(49)으로부터 선택된 제너레이터 패턴과 컨볼브된다.

각 프레임 스토어 RAM(161)에 기록되는 최소 스케일 프랙탈 변화, 각 프레임 스토어 RAM(162)에 기록되는 작은 스케일 프랙탈 변화, 각 프레임 스토어 RAM(163)에 기록되는 큰 스케일 프랙탈 변화 및 각 프레임 스토어 RAM(164)에 기록되는 최대 스케일 프랙탈 변화와의 컨벌루션들이 공간 주파수 밴드를 각각에 대해 매우 좋은 분해능을 갖고 비데오 신호들의 1프레임을 연속해서 발생하기 위해 수행된다고 가정한다. RAM들(161,162,163 및 164)은 수평 주사방향과 수직 주사방향들에서 계속 스크로울될 수 있도록 구성된다. 프레임 스토어 RAM 판독/기록 제어 회로(165)는 프레임 스토어 RAM들(161,162,163 및 164)의 기록동작을 제어한다. 상기 제어 회로(165)는 통상의 픽셀 주사 속도로 공급된 전 분해능 기록 어드레스들을 기록 어드레스 발생기(166)에 기록하는 동안 RAM들(161,162,163 및 164)을 접속할 수 있도록 메모리 어드레스 멀티플렉서(170)에 지령한다.

첫 프레임 주사시, 상기 판독/기록 제어 회로(165)는 기록 어드레스 발생기(166)가 시드 패턴 PROM들(33,34 및 35)에 적용하기 위한 프레임 주사를 통상의 픽셀 주사 속도로 발생할 수 있도록 조절하고, 도트 발생기들(36과 37)이 주사의 각 방향에서 상술한 평균 밀도의 도트들을 발생시키도록 조절한다. 시드 패턴 PROM들(33,34 및 35)중 하나에서 선택되거나 도트 패턴 발생기(36)에서 선택되거나 혹은 랜덤 도트 발생기(37)에서 선택된 시드패턴은 PROM(49)에서 선택된 제너레이터 패턴과 컨볼브된다. 그 컨벌루션 결과들은 매우 적은 스케일의 프랙탈 변형들로 나타나고, 상기 판독/기록 제어회로(165)에 의해 프레임 스토어 RAM(161)의 입력/출력 버스로 전송된다. 두 번째 프레임 주사시, 판독제어 장치(165)는 기록 어드레스 발생기(166)가 보통의 픽셀 주사 속도의 0/4로써 전 프레임의 1/4만큼만 어드레스들을 스캐닝할 수 있도록 조절하고, 그 판독기록 제어회로(165)는 도트 발생기들(36과 37)이 주사의 각 방향에서 상술한 평균 밀도의 1/2 도트를 발생시키도록 조절한다. 보통의 픽셀 주사 속도의 1/4로 발생된 컨벌루션 결과들은 확장기(167)로 공급되고, 그 확장기는 각 방향에서 샘플 메트릭스 밀도를 보간 기술을 사용해서 두배로 확장한다. 상기 판독/기록 제어회로(165)는 보통의 픽셀 주사 속도로 공급되어 확장된 컨벌루션 결과들을 RAM(162)의 입력/출력 버스로 보내고, RAM(162)은 그 결과들을 프레임 스토어에서 기록할 수 있도록 조절한다. 세 번째 프레임 주사시, 판독/기록 제어장치(165)는 기록 발생기(166)가 보통의 픽셀 주사속도의 1/16로 전 프레임의 1/16만큼을 어드레스 스캐닝할 수 있도록 조절하고, 도트발생기들(36과 37)이 각 주사방향에서 상술한 평균 밀도의 1/4도트를 발생시킬 수 있도록 조절한다. 보통의 픽셀 주사 속도의 1/16로 발생된 컨벌루션 결과들은 확장기(167)와 확장기(168)에 의해 수행되어지는 연속 확장 보간 기술을 사용해서 각 방향으로 두배 확장된 샘플 메트릭스를 두배화한다.

상기 판독/기록 제어회로(165)는 보통의 픽셀 주사 속도로 공급되어 두배 확장된 컨벌루션 결과들을 RAM(163)의 입력/출력 버스로 돌리고 RAM(163)이 프레임 스토어에서 그 결과를 기록하도록 조절한다.

네 번째, 프레임 주사시, 판독/기록 제어 회로(165)는 기록 발생기(166)가 보통의 픽셀 주사 속도의 1/64로 전 프레임의 1/64만큼을 어드레스 스캐닝을 할 수 있도록 조절한다.

그리고 도트 발생기들(36과 37)이 각 주사방향에서 상술한 평균 밀도의 1/8 도트들을 발생하도록 조절한다. 보통의 픽셀 주사 속도의 1/64로 발생된 컨벌루션 결과들이 확장기(167)와 확장기(168) 그리고 나머지 확장기(169)의 직렬 접속에 의해 각 방향에서 두배화한 것을 세배 확장된 샘플 메트릭스로 갖는다. 상기 판독/기록 제어회로(165)는 보통의 픽셀 주사 속도로 공급되어 세배 확장된 컨볼루션 결과들을 RAM(164)의 입력/출력 버스로 돌리고 RAM(164)이 그 결과들을 프레임 스토어에 기록할 수 있도록 조절한다. 기록 프레임 스토어 RAM들(161,162,163 및 164)의 선택과정에서, 컨볼버(160)에 의한 컨벌루션은 시분할 멀티플렉스를 토대로해서 진행할 것이다. 2배의 픽셀 주사 속도의 샘플 시간의 하나가 하나 걸러씩 기록 RAM(161)에 제공되어진다 : 나머지 샘플 시간은 번갈아서 기록 RAM(162)에 제공되어진다. 그리고 나서 나머지 샘플 시간도 번갈아 기록 RAM(163)에 제공되어지고, 그리고 나서도 남은 샘플 시간은 기록 RAM(164)에 제공되어진다.

RAM들(161,162,163 및 164)을 기록하는 다른 방법은 컨볼버(160) 이후에 속도 버퍼 메모리들을 사용하는 것이다. 이러한 속도 버퍼 메모리들이 RAM(162)을 기록하기 위한 샘플들을 발생하는 확장기에게, RAM(163)을 기록하기 위한 샘플들을 발생하는 두 개의 확장기중에 하나의 캐스케이드에게, 그리고 RAM(164)을 기록하기 위한 샘플들을 발생하는 세 개의 확장기중에 하나의 캐스케이드에 낮아진 속도에서 컨벌루션 결과 샘플들을 공급한다. RAM들(161,162,163 및 164) 뒤에는 최소 스케일의 프랙탈 변형들, 작은 스케일의 프랙탈 변형들, 큰 스케일의 프랙탈 변형들, 최대 스케일의 프랙탈 변형들에 각각 쓰여진다. 프렉탈을 토대로한 생생함을 묘사하는 비데오의 프레임이 이러한 RAM들을 스캐닝하므로써 연속적으로 발생될 수 있다. 그동한 끼워넣은 각각의 어드레스는 프레임으로부터 프레임까지를 상쇄한다. 이러한 작용이 진행되는 동안 판독/기록 제어 회로(165)는 판독 발생기(171)로부터 판독 어드레스들을 받기 위하여 RAM들(161,162,163 및 164)을 메모리 어드레스 멀티플렉서(170)에 연결하도록 명령한다. 프랙탈 성분들이 RAM들(161,162,163 및 164) 중에서 그것들의 각각의 입력/출력 버스들을 읽는다.

그리고 버스(70)에 공급된 제너레이터 패턴 직접 성분은 프랙탈 프로세서(78)에 공급된 프랙탈을 발생시키도록 콤바이너(172)에 결합되어 있다. 예를 들어, 콤바이너(171)는 가산기 트리일수도 있다.

제13도는 어드레스 발생기 어떻게 진행되는 가에 대한 더 나은 이해를 돕기 위하여 사용된다. ＂기록 어드레스 발생기＂ (166)는 간단하게 마스터 클럭 발진기(173)와 매 주사선당 512개의 픽셀이 있는 512선의 비월주사가 아닌 프레임을 가정한 클럭 발진 모듈로 12^1/을 계수하는 계수기(174)를 구비할 것이다. 그것의 출력으로써 계수기(174)에 의해 발생된 ＂기록 어드레스＂ 신호의 9개의 최상위의 비트들이 숫자에 의해 주사선과 동일하게 된다. 그리고 9개의 최하위의 비트들은 주사선상의 픽셀 위치를 나타낸다.(이 기록 어드레스 성분 둘다는 버려진 그들 각각의 하위 비트들 몇 개를 갖게될 것이다.)

＂기록 어드레스＂ 신호의 9개의 최하위 비트들이 수평 어드레스 수정기(175)에 공급되어진다(가정된 주사선들은 수평 방향으로 있다). 그 수평 어드레스 수정기(175)는 주사선을 따라 픽셀 위치를 지적하는 RAM들 (161,162,163 및 164)을 위한 ＂판독 어드레스＂ 신호들 부분을 발생시킨다. 이것은 이미 기술한것처럼 RAM들(161,162,163 및 164)의 각각을 읽어서 숫자로써 주사선을 가리키는 ＂판독 어드레스＂ 신호들의 다른 부분을 발생시키는 수직 어드레스 수정기(176)를 아나로그적으로 수행한다.

수직 어드레스 수정기(176)에서 9개의 최상위 ＂기록 어드레스＂ 신호의 비트들의 RAM(161)의 ＂판독 어드레스＂ 신호의 주사선과 동일한 양을 발생하기 위해 가산기(177)에 비트들을 첨가한 오프셋을 갖는다. 그 오프셋은 출력 레지스터(178)로부터 가산기(177)에 공급되고, 그 오프셋은 연속된 프레임 대 프레임 어드레스 변화들의 어큐뮬 레이션이다. 프레임이 리트레이스 하는 동안 가산기(179)가 이전 프레임 라인 스캔수(예, 수직 스크로울 성분의 양)에서 오프셋 레지스터(178)에 기억된 이전 프레임 오프셋까지의 라인 주사 수의 변화를 가산시키고, 그 결과의 합을 새로운 내용으로 갱신되는 오프셋 레지스터(178)에 공급한다.

9개의 상위 비트들은 RAM(162)의 ＂기록 어드레스＂ 신호, RAM(163)의 ＂기록어드레스＂ 신호 및 RAM(164)의 ＂기록 어드레스＂ 신호의 주사라인 식별부들을 각기 발생하기 위해 가산기들(180,183 및 186)의 오프셋에 가산되는 오프셋을 갖는다. 오프셋 레지스터(181)와 가산기(182)는 가산기(180)에 인가된 오프셋을 어큐뮬레이트 하기 위해 가산기(180)에 접속된다. 오프셋 레지스터(184)와 가산기 (185)는 가산기(183)에 인가된 오프셋을 어큐뮬레이트 하기 위해 상기 가산기(183)에 접속된다. 오프셋 레지스터(187)와 가산기(188)는 가산기(186)에 인가된 오프셋을 어큐뮬레이트 하기 위해 상기 가산기(186)에 접속한다. 가산기들(177,179,182,182,183,185,186 및 187) 은 부호와 숫자들을 사용한 경우에 적합하다.

가산기들(182,183 및 184)에 공급된 프레임대 프레임 인크리멘트들은 가산기들(181,182 및 183)에 공급된 것들과 비교해서 두배가 되면, 전체 프랙탈의 수직 드리프트를 야기시키게 되며, 그 간단한 일예로써 프레임대 프레임 프랙탈의 생생함을 들 수 있다. 구성 프랙탈의 매우 복잡한 이동은 정렬될 수 있고, 또 예를 들면 팬텀 래스터 주사 기술을 사용한 회전 동작도 정렬될 수 있다.

제14도에는 제12도의 프랙탈 발생기와 유사한 프랙탈 발생기가 도시되어 있고, 상기 발생기는 프랙탈의 여러 스케일 성분들을 발생시키기 위해 단일 컨볼비(160)를 사용한다. 제14도의 프랙탈 발생기는 다른것들의 위치에서 처리된 프레임 스토어 RAM들(161,162,163 및 164)의 기억 내용을 위해, 모든 프랙탈 성분들을 높은 공간 분해능 샘플링 매트릭스들로 재샘플하지 않는다. 대신에, 최고의 공간 분해능 컨벌루션 결과들은 즉, 통상의 픽셀속도로 컨볼링함으로써 제공된 결과들은 1개의 프레임 스토어 RAM(190)에 기억된다. 실레로 RAM(190)은 제1샘플스페이스에 대해 기억된 최고 공간 분해능 컨벌루션 결과들을 제12도의 프랙탈 발생기내의 RAM(161)에 아날로그적으로 공급한다. 또한, RAM(190)은 제2샘플 스페이스에 대한 컨벌루션 결과들을 기억하고, 상기 컨벌루션 결과들은 각 공간 디멘죤에서 그 크기가 2 : 1로 확장된다. 이것은 제12도의 프랙탈 발생기의 프레임 스토어 RAM(162)에 기억된 영역의 4배만큼 큰 영역에 걸쳐 그 다음 높은 공간 분해능으로 확장된 컨벌루션 결과들을 발생한다. RAM(190)은 제3샘플 스페이스에 대한 컨벌루션 결과들은 기억하고 컨벌루션 결과들은 각 공간 디멘죤에서 전체 확장이 4 : 1이 되도록 각 공간 디멘죤에서 그 크기가 2 : 1의 2배로 된다. 이것은 제12도의 프랙탈 발생기의 프레임 스토어(163)에 기억된 영역의 6배만큼 큰 영역에 걸쳐 그 다음 낮은 공간 분해능으로 확장된 컨벌루션 결과들을 발생한다. 마지막으로, RAM(190)은 제4샘플 스페이스에 대한 컨벌루션 결과들을 기억하고, 상기 컨벌루션 결과들은 각 공간 디멘죤에서 전체 확장이 8 : 1이 되도록 각 공간 디멘죤에서 그 크기가 2 : 1의 3배로 된다. 이것은 제12도의 프랙탈 발생기의 프레임 스토어(164)에 기억된 영역의 64배만큼 큰 영역에 걸쳐 최저의 공간 분해능으로 확장된 컨벌루션 결과들을 발생한다.

제12도의 프랙탈 발생기에 있어서, 사람들은 프레임 스토어 RAM들(161,162,163 및 164)을 완전히 스크로울할 때 사이클로라믹(cycloramic) 효과를 인식할 수 있을 것 같다. 제14도의 프랙탈 발생기에 있어서, 사이 클로라믹 효과는 거의 느껴지지 않는다.

최고 공간 주파수 디테일들만이 1프레임에서 주기적으로 반복한다. 낮은 공간 주파수 프랙탈 성분은 아주 가끔 주기적으로 반복한다. 사이클 파장이 반복 패턴을 이루는 공간 파장에 비해 긴 경우에는, 사람들이 형태의 주기적 반복을 인식할 수 없는 심리적-물질적인 현상이 존재한다.

솔직히 말해서, 사람들은 거리를 두고 반복하는 영상의 큰 숫자를 더 쉽게 기억한다. 반복해서 나타나는 디테일에 동반된 복잡성을 기억하기 보다 높은 공간 주파수 디테일들의 주기적 반복을 발견하기는 더 어렵다. 그것들이 낮은 공간 주파수 디테일들에 아주 가끔씩 반복해서 겹쳐질 때, 주기적 반복의 발견은 프랙탈이 디스플레이를 위한 영상의 발생에서 비선형의 진행을 계속해서 받게될 때 더 어려워진다. 실제로 말해서, 제14도의 프랙탈 발생기에서 사이클로라믹이 여덟 번째 프레임의 교차로가 끝나고 난 후에만 그 루프를 끝낸다. 예를 들면, 프레임 스토어에서 도표화된 프랙탈의 영역에서 증가된 이러한 다양성은 비디오 게임에서 노는 장면을 발생하는데 쓰여진다. 비트 도표로 구성된 메모리속에 저장된 프랙탈 변형들의 영역 확장은 프랙탈의 자기동질성 자질에 달려 있다. 이 증가된 저장 현상이 제14도의 프랙탈 발생기에서 보다 약간 다른 방법으로 개발되어질 수 있다. 사람들은 예를 들면 제14도의 프랙탈 발생기를 프랙탈이 발생되어지는 1/4 프레임 스토어 RAM을 가진 프레임 스토어 RAM(190)으로 대체해서 수정할 수 있다. 그 프레임 스토어 RAM(190)은 수정되어지지 않은 제14도의 프랙탈 발생기에서보다 두배나 자주 주기적으로 반복한다. 사실상 RAM(190)의 크기는 발생하기로 선택한 특정 프랙탈들로 생성되는 비데오 그래픽을 관찰하는 관찰자들 대부분에게 사이클로라믹 효과가 거북스럽게 느껴질때까지의 크기로 줄어들 수 있다. (또한 사람들은 제1도의 프랙탈 발생기를 수정해서 기억 영역 현상이 증가된 잇점을 갖는 프랙탈 발생기를 만들 수도 있다.

사이클로라믹 효과는 RAM들(12,17)의 크기를 1/4로 줄이고, RAM들(13,18)을 16배로 증가시키고 그리고 RAM들(14,19)의 크기를 64배로 멀티플라이 함으로써 감소될 수 있으므로, RAM들(11 내지 14)과 RAM들(16 내지 19)은 나머지 RAM들과 마찬가지로 동일한 수의 어드레스 가능한 기억 위치를 갖는다. 즉, 어드레스 가능한 기억 위치들이 사이클로라믹 효과를 8배만큼 줄이는 관점에서 보면 RAM 크기는 3배 정도 증가한다.)

이제, RAM(190)에 컨벌루션 결과들을 기억시키는 것으로부터 시작되는 제14도의 프랙탈 발생기에 대해 상세히 설명한다. 기록 상태에 있는 ＂판독/기록 지령＂ 신호에 응답하여 메모리 입력 멀티플렉서(189)는 컨볼버(160)의 결과를 RAM(190)의 입력/출력 버스에 공급하고, RAM(190)은 어드레스된 기억 위치들에 컨벌루션 결과들을 기록할 수 있는 상태로 되고, 메모리 어드레스 멀티플렉서(191)는 연속적인 컨벌루션 결과들이 기억 내용의 비트 맵프 편성시에 기록될 수 있는 기억 위치들을 정하기 위해 ＂기록 어드레스＂ 신호들을 프레임 스토어 RAM(190)에 공급한다.

＂판독/기록 지령＂ 신호가 판독상태에 있을 때, RAM(190)은 그것의 입력/출력 버스에서 판독하는 상태에 있고, 메모리 어드레스 멀티플렉서(191)는 RAM(190)의 기억 위치를 어드레스 하기 위해, 판독 어드레스 발생기(171)로부터 ＂판독 어드레스＂ 신호를 선택하는 상태에 있게 된다. 메모리 어드레스 멀티플렉서(191)는 시분할 멀티플렉스를 토대로 한 제1샘플 스페이스, 제2샘플 스페이스, 제3샘플 스페이스, 및 제4샘플 스페이스에서 프레임 스토어 RAM(190)을 판독하는 동작에 있게된다. 시분할 멀티플렉싱은 통상의 픽셀 주사 속도의 2배 속도로 수행된다. 라인 주사시에 수행되는 시분할 멀티플렉싱의 반복 사이클중 어떤것의 순서는 1,2,1,3,1,2,1,4,1,2,1,3,1,2,1,N 이다. 이 순서에 있어서 1,2,3 및 4는 제각이 제1, 제2, 제3 및 제4샘플 스페이스의 샘플들을 의미하고, N은 사이클 여백을 메우는 공백(null) 샘플을 의미한다. 그 사이클에 있어서 연속적인 1들은 제1샘플 스페이스의 연속 샘플들을 의미하고, 그 사이클에 있어서 연속적인 2는 제2샘플 스페이스의 연속샘플들을 의미하여, 연속적인 3은 제3샘플 스페이스의 연속 샘플들을 의미한다. 프레임 스토어 RAM(190)으로부터 판독된 2배의 통상 픽셀 속도 샘플들중 다른 것들은 최고의 분해능을 갖는 구성 프랙탈을 한정하는 제1샘플 스페이스에 배정된다. 판독 어드레스 제어회로(192)는 판독 어드레스 발생기(171)과 제1샘플 스페이스에 대한 ＂판독 어드레스 신호＂를 공급할 수 있도록 상기 판독 어드레스 발생기(171)를 조절한다.

또한 판독 어드레스 제어회로(192)로 메모리 출력 멀티플렉서(193)가 RAM(190)으로 판독된 제1샘플 스페이스에 대한 컨벌루션 결과들을 콤바이너(77)에 공급해서 상기 컨벌루션 결과들이 확장기(76)에서 확장된 컨벌루션 결과들과 결합되어 프랙탈처리기(78)에 공급된 프렉탈을 생성할 수 있도록 상기 메모리 출력 멀티플렉서(193)를 조절한다.

판독 어드레스 제어회로(192)는 수직 방향에 있는 2개의 유용한 훼이징(phasings)중 선택된 한 훼이징에 있어서, 제2샘플 스페이스에 양도된 컨벌루션 결과를 공급하는 프레임 주사의 모든 제2라인이 판독되도록 RAM(190)을 조절한다. RAM(190)에서 판독된 교번선택 주사라인들의 2배의 통상 픽셀속도 샘플에 대해서, 제1샘플 스페이스에 배정된 샘플들간에 삽입되는 다른 모든 샘플들중 일부는 시분할 멀티플렉싱 계획에 따라 제2샘플 스페이스에 배정되고, 상기 제2샘플 스페이스에서 그 다음번의 최고 공간 분해능을 갖는 구성 프랙탈이 정의된다. 이러한 샘플 시간들이 상기 제2샘플 스페이스에 배정되는 동안, 판독 어드레스 제어회로(192)는 판독 어드레스 발생기(171)가 제2샘플 스페이스에 대한 ＂판독 어드레스＂ 신호를 공급할 수 있도록, 상기 판독 어드레스 발생기(171)를 조절한다. (상기 ＂판독 어드레스＂ 신호는 오프셋시에 확장기(76)에 대한 지연 보상을 포함한다). 동시에, 판독 어드레스 제어회로(192)는 RAM(190)에서 판독된 것이 콤바이너(75)에 공급되어 상기 콤바이너에서 확장기(74)에 의해 공급된 제3샘플 스페이스의 확장된 항들과 결합되도록 상기 메모리 출력 멀티플렉서(193)를 조절한다. RAM(190)에서 판독된 것을 콤바이너(75)에 공급하는 것은 직접 공급되기 보다는 클럭 지연회로(196)를 거쳐 공급되는 것이 더 바람직하다. 상기 클럭 지연회로(196)는 제1샘플 스페이스에서 언급한 바와같이, 판독 어드레스 제어회로(192)의 제어하에서 상기 제2스페이스 샘플의 공간 훼이징을 수평방향에서 가능한 두 훼이징중 선택된 한 훼이징에 맞춘다. 이것은 시분할 멀티플렉싱 계획에서 수반되는 공간 훼이징의 임의 할당을 피하기 위해 제1샘플 스페이스 분해능을 가진 수평 스크롤링을 가능하게 하여, 제2샘플 스페이스의 공간 훼이징이 제12도의 프랙탈 발생기에서처럼 자유롭게 선택될 수 있다.

판독 어드레스 제어회로(192)는, 제2샘플 공간에 할당된 컨벌루션 결과를 공급하기 위해, 4개의 사용 가능한 공간 훼이징들중의 하나에서 매 프레임 주사의 4번째 라인이 수직방향으로 판독되도록 RAM(190)을 제어한다. 시분할 다중화 주기에서 두배의 통상 픽셀속도 샘플들중에 아직까지 선택되지 않은 남아있는 것들 중 교번하는 것들은, 그것들이 매4번째 라인주사에서 발생할 때, 제3샘플 공간에 즉, 다음번의 최하위 공간 분해능을 가진 프랙탈 성분의 정의되는 샘플공간에 시분할 멀티플랙싱 계획에 따라 할당된다. 제3샘플 공간에 할당된 그러한 샘플 시간중에, 판독 어드레스 제어회로(192)는 판독 어드레스 발생기(171)를 조절하여 제3샘플 공간용 ＂판독 어드레스＂ 신호를 공급한다(상기 ＂판독 어드레스＂ 신호는 그 신호의 오프셋시에 확장기(74)에 대한 지연 보상을 포함한다). 동시에 판독 어드레스 제어회로(192)는 메모리 출력 멀티플렉서(193)를 조절하여 RAM(190)에서 판독된 RAM(190) 판독 신호를 콤바이너(73)에 공급하여 확장기(72)에 의해 공급된 제4샘플 공간으로부터 확장된 항(term)과 결합되게 한다. RAM(190)의 판독 신호를 콤바이너(73)에 인가하는 것은 도면에서 볼 수 있듯이 조정 가능하게 동기된 클럭 지연회로(195)를 통해 직접이 아닌 간접으로 이뤄진 것이다. 클럭 지연회로(195)는 판독 어드레스 제어회로(192)의 제어하에 제3공간 샘플들의 공간 훼이징을 제1샘플 공간에 대해 설명된 바와 같이 수평방향으로 4개의 가능한 훼이징들중 선택된 한 페이징에 맞춘다. 그러므로 완전히 확장된 제3샘플 공간의 수평 스크롤링이 제1샘플 공간 분해능을 갖게된다.

판독 어드레스 제어회로(192)는, 제4샘플 공간에 할당된 컨벌루션 결과를 공급하기 위해, 수직 방향으로 8개의 사용 가능한 공간 훼이징들중의 선택된 한 훼이징에서 매 프레임 주사의 8번재 라인이 판독되도록 RAM(190)을 조절한다. 시분할 멀티플렉싱 주기에서 두배의 정상 픽셀 주사속도 샘플들중에 아직 선택안된 나머지 것들의 교번한 것들은, 그들이 선택된 매8번째 라인 주사들에게 발생할 때, 시분할 멀티플렉싱 계획에 따라 제4샘플 공간으로 즉, 최하의 공간 분해능이 정의되는 샘플공간으로 할당된다.

제4샘플 공간에 할당된 그러한 샘플 시간들중에 판독 어드레스 제어회로(192)는 제4샘플 공간용의 ＂판독 어드레스＂ 신호를 공급하도록 판독 어드레스 발생기(171)를 조절한다. (이 ＂판독 어드레스＂ 신호는 그것의 오프셋시에 확장기(72)에 대한 지연 보상을 포함한다). 이와 동시에, 판독 어드레스 제어회로(192)는 메모리 출력 멀티 플렉서(193)를 조절하여, 만일 있다면 연결부(70)를 경유해 발생기 패턴 PROM(49)에서 공급된 직접 성분을 결합하도록 결합기(71)로 (190)의 판독 신호를 공급한다. RAM(190)의 판독 신호를 콤바이너(71)에 인가하는 것은 직접 공급되기 보다는 클럭 지연회로(194)를통해서 공급된다. 클럭 지연회로(194)는 판독 어드레스 제어회로(192)의 제어하에서, 제4공간 샘플들의 공간 훼이징을 제1샘플 공간에 대해 설명된 바와같이 수평 방향으로 8개의 가능한 훼이징들중 선택된 한 훼이징에 맞춘다. 그러므로 완전히 확장된 제4샘플 공간의 수평 스크롤링이 제1샘플 공간 분해능을 갖을 수 있다.

클럭 지연회로(194,195 및 196)들은 예를 들면 어드밴스드마이크로 디바이스 사에 의해서 제조되어 ＂다중 파이프라인 레지스터＂라고 명명된 소자들로 만들어질 수 있다. 이러한 소자들을 통해서 지연 클록 사이클의 수는 라인 주사방향으로 시분할 멀리플렉싱함으로써 생기게되는 타임 스큐(time skew)에 대한 보상을 하도록 고정 성분을 갖는다. 좀더 설명하면, 소자들(194,195 및 196)은 각각 제2,제3, 제4샘플 공간에서 ＂판독 어드레스＂ 신호들의 수평 성분들의 공간 분해능의 부가 비트들에 대응하는 성분들을 갖는다. 부가 비트에는 제2샘플 공간의 수평 분해능의 한 부가 비트와, 제3샘플 공간의 두 부가 비트들과, 제4샘플 공가분 네부가 비트들이 있다. 이것은 RAM(190)에서 판독된 시분한 멀티플렉스된 신호가 제2,제3 및 제4샘플 공간에서 RAM(190) 으로부터의 샘플링의 수평 훼이즈에 부과한 제한을 보상하기 위해 필요하다.

또한, 제2,제3 및 제4샘플 공간들의 수직 스크롤링이 제1샘플 공간 분해능을 갖도록 여러 적당한 스텝들이 제공되어야 한다. 이 문제는 여러 샘플 공간에서 ＂판독 어드레스＂ 신호 래스터 주사들의 온 세트들(onset)을 차별적으로 지연시킴으로써 보다 간단히 취급될 수 있다. 확장기(72,74 및 76)로의 신호 이동 및 클럭 타이밍은, 4샘플 공간들에서 래스터 주사들을 상대 공간 훼이즈로 조정하였음에도 불구하고 반드시 그들 각각의 샘플 공간에서 ＂판독 어드레스＂ 래스터 주사를 계속 추적하여야 한다.

제14도의 프랙탈 발생기는 콘볼버(160)의 컨벌루션 결과를 병렬로 기억하는 두 RAM으로 RAM(160)을 교체하도록 수정될 수 있다. 그래서 RAM 판독은 통상의 픽셀 주사 샘플 속도로 될 수 있다. 한 RAM은 제1샘플 공간에 대한 컨벌루션 결과를 제공하고, 다른 한 RAM은 제2,제3 등등의 샘플 공간들에 대한 컨벌루션 결과들을 제공한다.

제12도 및 제14도의 프랙탈 발생기의 벼형들이, 1 RAM이나 RAM들의 세트가 생생한 프랙탈의 시퀀스를 발생하도록 판독되고 다른 RAM이나 RAM들이 세트가 생성한 프랙탈의 다음번의 시퀀스를 발생하는데 사용되도록 컨벌루션 결과를 기억하도록 함으로써, 쉽게 만들 수 있다. 필드 대 필드라인 비월주사를 사용할 수 있는 제12도와 제14도의 프랙탈 발생기들의 변형들로 물론 사용가능하다.

제15도는 여러 가지 프랙탈 성분들의 위치를 그들 각각의 샘플 공간에서 관련시키기 위한 기준으로서 컨벌루션 결과를 메모리에 기억하기보다는 그 자신의 시드 패턴의 기억부를 사용하는 프랙탈 발생기를 예시한 것이다. 어드레스 발생기(197)는 래스터 주사용 ＂판독 어드레스＂ 신호들을 시트 패턴 PROM(33,34 및 35)들중 선택된 한 PROM 에 공급한다. 이것은, 제14도의 프랙탈 발생기에서 한 것과 같이 시분할 멀티플렉스(TDM)제어회로(198)로부터의 제어 신호에 응답하여 시분할 다중 방식에 따라 행해진다. 또한 시분할 멀티플렉스 제어회로(198)는 멀티 플렉서(199)를 제어하므로 이 멀티플렉서는 시드패턴 PROM들(33,34 및 35)중에서 선택된 한 PROM의 판독신호를, 래스터 주사된 판독 신호의 현재의 샘플과 관련된 샘플 공간에서 동작하는 콘볼버(45,46,47 및 48)들 중의 하나에 인가한다. 사이클로라믹 효과가 보다 낮은 공간 주파수에서 발생하기전에 제15도의 프랙탈 발생기에 의해 발생된 프랙탈들은 시드 패턴 PROM들(33,34 및 35)중에서 선택된 어느 하나에 의해 픽셀×픽셀 방식에 따라 샘플된 영역보다 64배가 되는 영역으로 확장된다.

시드 패턴 정보는 컨벌루션 결과보다 공간에서 덜 확산하는데, 컨벌루션 결과는 그것의 발생에서 적분을 포함한다. 그러므로 공간을 통해 합리적으로 산재되어 분포된 도트들이 시드 패턴을 기억하는 메모리는 컨벌루션 결과를 기억하는 메모리보다 더 간편해질 수 있다. 예를 들면, 시드 패턴은 실행 길이 코드들이 주사 라인을 따라 도트 부분들을 표시하는 라인 어드레스 식 메모리에 기억될 수 있다.

다른 예를 들면, 메모리에서 데이터와 같이 도트 어드레스들의 덜 중요한 것을 기억해서 선택된 시트 패턴 PROM들(33,34 및 35)을 약간 더 조약한 분해능 래스터 주사로 어드레스할 수도 있다. 다음에 PROM은 픽셀 웨이징 방법을 사용해서 완전한 분해능으로 판독될 수 있다. 상기 픽셀 훼이징 방법은 ＂디지탈 부호화된 그래픽용 래스터 주사 디스플레이시스템＂이란 명칭의 미합중국 특허 제4,481,509호(1984년 11월 6일로 사사끼 및 데이비스씨에게 허여되어 알 씨 에이 코오포레이션에게 양도됨)에 개시된 것이다. 도트 패턴들이 성질 상 반복성을 가진다면 보다 작은 메모리 크기가 선택될 수 있어 그 기억장소는 몇배로 재판독될 수 있다. 어떤 시드패턴에 있어서는, 미합중국 특허 제4,442,545호(1984년 4월 10일자로 지.에이.라이트 마이어와 씨.에이취.스트롤에게 허여되고 알 씨 에이 코오포레이숀에게 양도됨)의 가상 래스터 주사 이미지 메모리의 텔리비젼 디스플레이 그래픽 압축 방법에 따라 비연속적인 적분 공간 좌표에 의해 어드레스 되는 기억장소를 갖는 시드 패턴 메모리를 사용할 수 있다.

생생한 프랙탈들의 발생을 본 발명에 따라 싱시하게 위한 콘볼버들의 설계에 있어서 명심해야 할 것은, 메모리로부터 추출된 이미지 데이터의 사이클로라미 루우프 어라운드(cycloramic loop-aroung)는 모듈러 항목에서와 같이 순환적인 공간에 따라 다르다는 것이다. 공간 디멘죤 (여기에서 메모리 어드레스들은 비 모듈라 및 구분된 메모리 어드레스 공간에서 재배치됨)에서 메모리 어드레스 범위의 1에지에 가까운 시드패턴 도트를 가진 발생기 패턴의 컨벌루션의 결고는 그 범위의 에지 근처뿐 아니라 나머지 에지에도 나타날 것이다. 그렇지 않는다면, 컨벌루션 결과에 불연속성 생길것이고, 이것은 주사된 프랙탈에서도 나타날 거싱다.

모듈러 공간항에서 컨벌루션은 메모리의 얼마간의 ＂오버랩핑＂ 주사에 의해 쉽게 정열 될 수 있으나, 시드 패턴이 메모리 어드레스공간이나 또는 도트 발생기(36)(37)에 대한 공간에 대응하는 공간의 에지 근처에 도트들을 갖는지를 계산해 넣어야 할 것이다.

또한, 본 명세서에 개시된 프랙탈 발생 방법은, 상이한 스케일링으로 컨벌루션에 포함된 발생기 패턴들이 정확히 동일 형태의 모든 자체 유사 변형들이 아닌, 즉, 엄격히 프렉탈이 아닌 관련함수를 발생하는데 적용할 수 있다. 이하 청구범위에서 ＂프랙탈＂이란 용어는 그러한 관련 함수를 포함하도록 충분히 넓은 의미로 정의되어야 할 것이다.

Claims (21)

1. 첫 번째 샘플 스페이스는 여러 디멘죤에서 규칙적으로 샘플되고, 나머지 각 샘플 스페이스는 그 다음 번째로 갈수록 그 밀도가 희박해지도록 여러 디멘죤에서 규칙적으로 샘플되는 첫 번째 샘플 스페이스에서 n 번째 샘플 스페이스까지 각각에 도트시드패턴을 제공하는 단계, 표준화된 샘플 스페이스에 제너레이터 패턴을 제공하는 단계, 상기 제너레이터 패턴과 상기 샘플 스페이스들의 각 시드패턴과의 공간 컨벌루션 결과를 얻기 위한 단계, 상기 나머지 샘플 스페이스들 각각에 대해 얻어진 공간 컨벌루션 결과를 보간수단에 의해 상기 첫 번째 샘플 스페이스의 샘플링 밀도를 확장시키는 단계 및 상기 확장된 공간 컨벌루션 결과와 상기 첫 번째 샘플 스페이스에서 얻어진 공간 컨벌루션 결과를 결합하는 단계를 수행하여 프랙탈을 생성하는 것을 특징으로 하는 프랙탈 생성방법.
2. 제1항에 있어서, 상기 혹장단계와 결합단계는 n번째 샘플 스페이스에서 얻어진 컨벌루션 결과들을 보간 수단에 의해 (n-1)번째 샘플 스페이스의 샘플링 밀도로 확장시키는 단계, n번째 샘플 스페이스에서 얻어진 확장된 공간 컨벌루션 결과와 (n-1)번째 샘플 스페이스에서 얻어진 공간 컨벌루션 결과를 결합시키는 단계, (n-1)번째에서 첫번째 샘플 스페이스까지의 각 스페이스에서 얻어진 공간 컨벌루션 결과와 그 다음 상위번째 샘플 스페이스에서 이미 얻어진 확장된 결과를 계속해서 결합시키는 단계 및 상기 첫 번째 샘플 스페이스를 제외한 각 샘플 스페이스에서 결합된 결과를 보간 수단에 의해 그 다음 하위번째 샘플 스페이스의 샘플 밀도로 확장시키는 단계를 구비하고 프랙탈이 상기 첫 번째 샘플 스페이스에서 수행된 결합단계로부터 생성되는 것을 특징으로 하는 프랙탈 생성방법.
3. 제1항 또는 제2항에 있어서, 상기 결합단계는 부가적인 것을 특징으로 하는 프랙탈 생성방법.
4. 제1 내지 제3항중 어느 한 항에 있어서, 상기 제너레이터 패턴과 각 샘플 스페이스에 대한 각 시드 패턴들과의 공간 컨벌루션을 실행하는 상기 단계는 각 샘플 스페이스의 개별 컨벌루션을 실행하는 부속단계를 구비하는 것을 특징으로 하는 프랙탈 생성방법.
5. 제1항 내지 제4항중 어느 한 항의 프랙탈 생성 방법을 반복함으로써 프랙탈을 연속해서 생성하는 방법에 있어서, 적어도 1개의 샘플 스페이스의 시드패턴은 반복도중 변경되는 것을 특징으로 하는 프랙탈 연속 생성방법.
6. 제5항에 있어서, 적어도 1개의 샘플 스페이스내에서의 시드패턴 위치설정은 상기 샘플 스페이스내의 기준점에 대해서 반복하는 도중 변경되는 것을 특징으로 하는 프랙탈 연속 생성 방법.
7. 제6항에 있어서, 상기 시드 패턴의 위치 변경은 각 샘플 스페이스내의 시드패턴을 회전시킴으로써 이루어지는 것을 특징으로 하는 프랙탈 연속 생성방법.
8. 제5항 내지 제7항중 어느 한 항에 있어서, 상기 제너레이터 패턴은 반복 도중에 샘플 스페이스들에 대해 회전되는 것을 특징으로 하는 프랙탈 연속 생성 방법.
9. 제1항 또는 제2항에 있어서, 각 샘플 스페이스들내의 시드 패턴들은 서로 관련되고, 상기 제너레이터 패턴의 공간 컨벌루션을 실행하는 상기 단계는 1) 상기 제너레이터 패턴과 상기 표준화된 스페이스내의 각 시드 패턴과의 공간 컨벌루션을 실행하는 부속단계와 2) 상기 표준화된 스페이스에서 실행된 공간 컨벌루션 결과로부터 상기 첫 번째 내지 n번째 샘플 스페이스들 각각에서의 공간 컨벌루션 결과를 생성하는 부속단계를 직접 또는 변환해서 또는 회전해서 또는 변환과 회전을 병행하여 실행함으로써 각 샘플 스페이스들의 시드 패턴에서 수행되는 것을 특징으로 하는 프랙탈 생성방법.
10. 제9항의 프랙탈 생성 방법을 반복하는 방법에 있어서, 상기 시드패턴은 반복도중에 변경되는 것을 특징으로 하는 프랙탈 반복 생성 방법.
11. 제9항의 프랙탈 생성 방법을 반복하는 방법에 있어서, 각 시드패턴의 위치설정은 반복 도중에 스페이스내의 기준점에 관련해서 전송되는 것을 특징으로 하는 프랙탈 반복 생성 방법.
12. 제9항의 프렉탈 생성 방법을 반복하는 방법에 있어서, 각 시드 패턴들은 반복 도중에 스페이스내의 포인트들에 관련해서 회전되는 것을 특징으로 하는 프랙탈 반복 생성 방법.
13. 제10항 내지 제12항중 어느 한 항에 있어서, 상기 제너레이터 패턴을 반복도중 스페이스 내의 포인트들에 관련해서 회전되는 것을 특징으로 하는 프랙탈 반복 생성 방법.
14. 프랙탈을 생성하는 장치(제1도,제12도,제14도,제15도)는 각 컨벌루션 결과를 샘플 데이터 포맷으로 얻기위해 제너레이터 패턴과 각 래스터 주사식의 도트 시드 패턴을 컨볼브하는 1개 이상의 컨볼버들(45,46,47,48 : 160)과 각각의 샘플링 밀도를 갖는 여러 샘플 스페이스에 대해 얻어진 샘플 데이터 컨벌루션 결과들을 결합하기 위한 장치(71 내지 77 : 161 내지 172 : 70 내지 77 : 194 내지 196)를 포함하는 것을 특징으로 하는 장치.
15. 제14항의 장치(1)에 있어서, 상기 컨볼버들(45,46,47,47)중 하나는 밀도가 계속해서 희박해지는 샘플 스페이스 첫 번째 내지 n 번째 각각에 대해 제공되고, 상기 n은 적어도 3인 것을 특징으로 하는 장치.
16. 제15항의 장치(제1도)에 있어서, 상기 컨볼버가 각 샘플 스페이스에 대해 제공되기 때문에 상기 컨볼버에 시드 패턴 샘플들을 공급하기 위해서는 래스터 주사 패턴에 따라 윈도우 주사식으로 주시되는 각 메모리(11,12 등등)가 상기 장치에 제공되는 것을 특징으로 하는 장치
17. 제14항의 장치(제15도)에 있어서, 시드 패턴 샘플들을 얻기 위해서 래스터 주사 패턴에 따른 윈도우 주사식의 메모리들(34,35 혹은 36)과, 상기 컨볼버들(45,46,47,48) 각각에 얻어진 시드패턴 샘플들을 공급할 수 있는 멀티플렉서(199)가 제공되는 것을 특징으로 하는 장치.
18. 제15항, 제16항 또는 제17항의 장치(제1도,제15도)에 있어서, 얻어진 샘플 데이터 컨벌루션 결과들을 결합하는 상기 장치는 상기 샘플 스페이스의 도트로부터 얻어진 샘플 밀도를 그다음 번째 샘플 스페이스의 도트로부터 얻어진 샘플 밀보로 확장시키기 위해, 첫 번째 샘플 스페이스를 제외한 각 샘플 스페이스를 제공하는 각 공간 보간기(72,74,76 등등)를 포함하고, n번째 샘플 스페이스를 제공하는 상기 공간 보간기들중 하나(72)는 직접적인 항과 결합되었을 때 각 컨볼버(48)로부터 얻어진 컨벌루션 결과의 샘플들을 확장하고, 첫 번째와 n번째를 제외한 각 샘플 스페이스를 제공하는 공간 보간기(74,76)는 그 다음번의 상위 샘플 스페이스의 공간 보간기의 샘플들과 결합되었을 때 얻어진 각 컨벌루션 결과의 샘플들을 변환시키고 첫 번째 샘플 스페이스를 제공하는 컨볼버(45)에 의해 얻어진 컨벌루션 결과의 샘플들은 상기 두 번째 샘플 스페이스를 제공하는 공간 보간기(76)로부터 얻어진 샘플들과 결합되는 것을 특징으로 하는 장치.
19. 제14항의 장치(제12도 혹은 제14도)에 있어서, 단일 컨볼버(160)는 1개 이상의 샘플 스페이스들에 대한 컨벌루션 결과들을 발생시키는 것을 특징으로 하는 장치.
20. 제19항의 장치(제12도)에 있어서, 첫 번째로부터 n번째까지의 샘플 스페이스들은 밀도가 희박해지고, 상기 컨볼버(160)는 상기 첫 번째 샘플 스페이스에 대한 컨벌루션 결과도 포함한 연속적인 샘플 데이터 컨벌루션 결과들을 제공하기 위해 표준화된 샘플 스페이스에서 연속적인 공간 컨벌루션을 실행하고, 상기 결합 장치는 두 번째 내지 n 번째 샘플 스페이스들에 대한 컨벌루션 결과들을 확장시키기 위해 나머지 컨벌루션 결과들을 연속 확장시킬 수 있는 공간 보간 회로들(167 내지 169), 상기 첫 번째 샘플 스페이스에 대한 컨벌루션 결과들과 두 번째 내지 n번째 샘플 스페이스들에 대한 확장된 컨벌루션 결과들을 기억할 수 있는 다수의 메모리들(161 내지 164), 상기 메모리들로부터 그 내용을 병렬로 판독하기 위해 상기 내용을 주사할 수 있는 장치(171)와 상기 메모리들(161 내지 164)로부터 판독된 것을 프랙탈로 결합시킬 수 있는 단일 콤바이너(172)를 포함하는 것을 특징으로 하는 장치.
21. 제19항의 장치(제14도)에 있어서, 상기 컨볼버(160)는 표준화된 샘플 스페이스에 공간 컨벌루션을 실행하고, 상기 장치가 공간 컨벌루션 결과들을 기억할 수 있는 프레임 스토어 메모리(190), 시분할 멀티플랙스를 토대로 하여 밀도가 계속해서 희박해지는 첫 번째 내지 n번째 샘플 스페이스들 각각을 래스터 주사함과 동시에 상기 프레임 스토어 메모리로부터 기억된 공간 컨벌루션을 판독할 수 있는 장치(171,192), 첫 번째 내지 n번째 샘플 스페이스에 대한 컨벌루션 결과들을 디멀티플렉스하고, 상기 결과들을 병렬로 공급할 수 있는 메모리 출력 멀티플렉서(193) 및 병렬로 공급된 상기 컨벌루션 결과들을 별도로 지연시킬 수 있는 회로들(194 내지 196)을 포함하는 것을 특징으로 하는 장치.

Images