JPH0654383A - シリアルデータ伝送システム - Google Patents

シリアルデータ伝送システム

Info

Publication number
JPH0654383A
JPH0654383A JP22343092A JP22343092A JPH0654383A JP H0654383 A JPH0654383 A JP H0654383A JP 22343092 A JP22343092 A JP 22343092A JP 22343092 A JP22343092 A JP 22343092A JP H0654383 A JPH0654383 A JP H0654383A
Authority
JP
Japan
Prior art keywords
data
host
identification data
terminal
unique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22343092A
Other languages
English (en)
Inventor
Munemasa Hirota
宗正 弘田
Hirokazu Misoka
博和 三十日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP22343092A priority Critical patent/JPH0654383A/ja
Publication of JPH0654383A publication Critical patent/JPH0654383A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】 【目的】 負荷(端末)の方には簡易な回路を設けるの
みでよく、しかも、伝送データのチェックに加え、デー
タ伝送先のチェックをも確実に行なうことのできるデー
タ伝送システムを提供する。 【構成】 各端末において、ホストから送出されて来る
選択IDデータを固有IDデータ(ID設定部13に設
定されている)と比較し(ID検出部12)、選択ID
データと固有IDデータとが一致したとき、ホストに対
して固有IDデータをエコーバックする(AND回路1
8及びP/S変換部16)。ホストでは、返送されてき
た固有IDデータと先に送出した選択IDデータとを比
較し、両者が一致したときに、端末からのデータを読み
込み、或いは、端末にOK信号を送出する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はシリアルデータ伝送シス
テムに関し、特に、高信頼性が要求される産業機械用の
シリアルデータ伝送システムに関する。
【0002】
【従来の技術】1台の産業機械の動作をコンピュータに
より制御する場合、コンピュータ(ホスト)と機械各部
の複数の端末(ホストとセンサやアクチュエータ等の負
荷との間に設けられたインタフェイス)との間の接続の
方法には、シリアル接続又はパラレル接続のいずれかが
考えられる。このうちパラレル接続は、通常、伝送路と
してもパラレルバスを用いるため、伝送速度が速いとい
う特長を持つ。しかし、接続端末数が増加するにつれて
ホスト側のI/O基板内に部品を追加し、ID追加のた
めにチップセレクト信号を変更しなければならない等、
拡張性に難点がある。それに対しシリアル接続は、通
常、伝送路としてもシリアルバスを用いるため、伝送速
度の点で劣るが、端末数の増加に対しては負荷側にI/
O基板を設け、配線をカスケード接続してゆくだけで対
応することができるため、拡張性に優れている。
【0003】
【発明が解決しようとする課題】一般に、長い伝送路を
介してデータを伝送する場合、伝送路におけるノイズ等
によるデータエラーを考慮に入れなければならない。特
に、産業機械内におけるデータ伝送の場合にはデータエ
ラーが機械の暴走を招く危険性があるため、エラーに強
いシステムとする必要がある。従来よりエラー対策とし
ては、パリティチェックやCRCにより伝送されてきた
データの内容のチェックを行ない、データエラーが生じ
ている場合には再度送信を要求する等の方法が行なわれ
ている。しかし、これはデータ内容のチェックであり、
ホストと端末とが1:1で接続されている場合にはよい
が、上記産業機械内の制御の場合のように多数の端末を
カスケード接続したシステムでは、その前にまず、ホス
トから(他の端末ではなく)目的とする端末へ間違いな
くデータが伝送されたか否かをチェックする必要があ
る。このようなチェックをも確実に行なうデータ伝送シ
ステムとしてはSCSI等のシステムが既にあるが、こ
れらの伝送システムは大量のデータを高速に伝送するこ
とを目的としており、ホストはもちろん、端末の方にも
比較的高度なデータ処理機能を持つCPUを設ける必要
がある。
【0004】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、端末の
方には簡易な回路を設けるのみでよく、しかも、伝送デ
ータのチェックに加え、データ伝送先のチェックをも確
実に行なうことのできるデータ伝送システムを提供する
ことにある。
【0005】
【課題を解決するための手段】上記課題を解決するため
に成された本発明は、ホストに複数の端末をシリアルに
接続するデータ伝送システムであって、各端末毎に、
a)各端末に固有の固有識別データを保持する固有識別
データ保持手段と、b)ホストから送出されて来る選択
識別データを固有識別データと比較する識別データ比較
手段と、c)選択識別データと固有識別データとが一致
したとき、ホストに対して固有識別データを送出するエ
コーバック手段とを備え、かつ、ホストに、d)返送さ
れてきた固有識別データと先に送出した選択識別データ
とを比較し、両者が一致したときに所定の処理を行なう
確認手段を備えることを特徴とするものである。
【0006】また、ホストから端末に実体データを伝送
する場合は、各端末毎に、a)各端末に固有の固有識別
データを保持する固有識別データ保持手段と、b)ホス
トから送出されてくるデータを端末識別データと実体デ
ータに分離するデータ分離手段と、c)ホストから送出
されてきた実体データをラッチするラッチ手段と、d)
ホストから送出されてきた端末識別データを固有識別デ
ータと比較する識別データ比較手段と、e)端末識別デ
ータと固有識別データが一致したとき、固有識別データ
及び実体データをホストに送出するエコーバック手段と
f)ホストから確認信号が送られてきたとき、ラッチし
た実体データを負荷に送出するゲート手段とを備え、か
つ、ホストに、g)返送されてきた固有識別データと先
に送出した選択識別データとを比較し、両者が一致した
ときに確認信号を端末に送出する確認手段を備えるもの
としてもよい。
【0007】
【作用】ホストから選択識別データ(例えば「1」とす
る)をシリアルラインに送出したとき、この識別データ
「1」が外部ノイズ等により変化した場合を考える(例
えば「2」に変化したとする)。この場合、当初目的と
した端末「1」でない別の端末「2」が、エラーの生じ
た識別データ「2」に応答して固有識別データ「2」を
ホストにエコーバックしてくる。ホストでは、確認手段
が、端末からエコーバックされてきた固有識別データを
先に自分自身が送出した選択識別データと比較するが、
今の場合、両者が異なるため、伝送エラーが生じたこと
を検出することができる。この場合には確認手段はゲー
トを開かず、例えば端末から実体データが送出されてき
たとしても、それを読み込まない。
【0008】ホストから端末に実体データを伝送する場
合、ホストから端末へ伝送された実体データは端末のラ
ッチ手段により一時ラッチされ、負荷へは送出されな
い。上記同様の作用により、ホストの確認手段は正しい
端末にアクセスした否かをチェックし、目的とする端末
にアクセスできたことを確認した時点で確認信号を端末
に送出する。端末側ではゲート手段がこの確認信号に応
じて、ラッチされていた実体データを負荷へ送出する。
上記のような伝送エラーが生じた場合は、ホストの確認
手段が確認信号を端末へ送出しないため、端末でラッチ
されていたデータは負荷へは送出されない。なおこのと
き、識別データばかりではなく、実体データも端末から
ホストにエコーバックするようにし、ホストの確認手段
で双方のチェックを行なうようにして、より信頼性を上
げることもできる。
【0009】
【実施例】本発明の一実施例として、大型複写機の制御
系統に用いられているシリアルデータ伝送システムを説
明する。本システムは、概略、図7(a)に示すように
構成されており、複写機全体の動作を制御する制御部5
1が複写機各部のセンサS1〜S4からデータを入力し、
複写機各部のアクチュエータR1、R2に対してデータを
出力するために、制御部51と各負荷(センサS1〜S4
及びアクチュエータR1、R2)との間にインタフェイス
(I/F)53、54、55が設けられている。図7
(a)の例では、紙センサS1〜S4は、原稿が原稿台5
7上をフィードローラ(図示せず)により送られてゆく
間の原稿の先端の位置を次々と検出してゆくためのもの
であり、リレーR1、R2は図7(b)に示すように、複
写用光源61及び冷却用ファン62と電源60との接続
をON及びOFFするためのものである。なお、実際に
はその他にも多数のセンサ及びアクチュエータが制御部
51に接続される。制御部51と各インタフェイス5
3、54、55はシリアルに接続され、それらの間を接
続するシリアルバスライン52には、クロック信号線CL
K、ライトチップセレクト信号線*WR_CS、リードチップ
セレクト信号線*RD_CS、シリアルデータ出力線DO、シリ
アルデータ入力線DI、及びOK信号線OKが含まれている
(*は負論理を表わす)。各インタフェイス53、5
4、55にはそれぞれに固有の、かつ、互いに異なった
ID番号が割り当てられている。なお、本実施例におい
ては、制御部51がホスト、各インタフェイス53、5
4、55が端末として作用する。
【0010】まず、制御部51がデータを受け入れる
(入力する)側となるセンサ用のインタフェイス(入力
インタフェイス)53、54の構成を説明する。図1に
示すように入力インタフェイス53、54には、シリア
ル−パラレル(S/P)変換部11、ID検出部12、
ID設定部13、データ入力部15、パラレル−シリア
ル(P/S)変換部16及びAND回路18が備えられ
ている。ID設定部13は上述の各インタフェイスに固
有のID番号を設定するもので、上記の固有データ保持
手段に相当し、例えば図8に示すように、1ビット毎の
ON/OFFスイッチで構成されたディップスイッチ
(図8の例では8ビットのディップスイッチ)により構
成することができる。データ入力部15には負荷である
センサS1,S2又はS3,S4が接続される。
【0011】制御部51が例えば紙センサS1からのデ
ータ(実体データ)を入力しようとする場合、図5に示
すような手順で行なわれる。ホストである制御部51
は、まず、入力したい負荷(今の場合、紙センサS1)
が接続されている端末(入力インタフェイス53)のI
Dデータx(以下、選択IDデータと呼ぶ。具体的に
は、例えば「#53」とする。)を準備し(ステップS
1)、シリアルデータに変換してシリアルバスライン5
2の出力線DOに出力する(ステップS2)。後述するよ
うに、シリアルデータ出力線DO上のデータフォーマット
では、ホストから出力されるデータには選択IDデータ
xと実体データyが含まれることになっているが、今の
場合、実体データyの部分は使用されない。
【0012】図3に示す通り、ホストはシリアルデータ
出力線DOにデータxを出力すると同時にライトチップセ
レクト信号線*WR_CSをONとする。これにより、図1に
示す通り、各端末のS/P変換部11がホストからのシ
リアルデータxをパラレルデータに変換し、ID検出部
12に送る(図5のステップS3)。ID検出部12
は、ホストから送られてきた選択IDデータxをID設
定部13に設定されている自分自身の固有IDデータ
x’と比較し、両者が一致しない場合には0、一致する
場合には1となる信号*ID_CSをAND回路18に出力す
る。従って、ID検出部12は上記の識別データ比較手
段として作用する。これにより、ホストが選択しなかっ
た端末にはP/S変換部16に0を与え続けるため、シ
リアルデータ入力線DIへはデータが送出されない(ステ
ップS4から終了へ)。一方、ホストが選択した端末
(今の場合、入力インタフェイス53)では、通常(例
外については、後述)、ホストからの選択IDデータx
と固有IDデータx’とが一致するため、AND回路1
8には1が出力される(ステップS4からS5へ)。
【0013】入力インタフェイス53のデータ入力部1
5へは負荷であるセンサS1及びS2からデータ(実体デ
ータ)y’が入力されており、その実体データy’は図
1に示すようにP/S変換部16に送られている。P/
S変換部16へは、ID設定部13からも固有IDデー
タx’が送られている。P/S変換部16はこれら両デ
ータより、図9(b)に示すような(Bx'+By')ビッ
トの入力データ(x’+y’)を作成し、シリアルデー
タに変換するのであるが、AND回路18からの信号が
「0」である間はデータ送出は行なわない。ホストがリ
ードチップセレクト信号*RD_CSをONとすると(図
3)、選択された端末(入力インタフェイス53)では
AND回路18の出力が1となるため、そのP/S変換
部16から、データ(x’+y’)がシリアルデータに
変換されてシリアルデータ入力線DIに送出される(ステ
ップS5)。従って、AND回路18及びP/S変換部
16が上記エコーバック手段に相当する。
【0014】ホストは、リードチップセレクト信号*RD_
CSをONとした時点でシリアルデータ入力線DI上のデー
タを読み込み(ステップS6)、そのうちの上位Bxビ
ットのIDデータ部分x’を、先に自分自身が送出した
選択IDデータxと比較して、一致するか否かをチェッ
クする(ステップS7)。このようなチェックを行なう
理由は次の通りである。先にホストから選択IDデータ
x(「#53」)をシリアルバスライン52に送出した
とき、バスライン52上でノイズが混入してその選択I
Dデータxが例えば「#54」に変化したとすると、選
択されるはずでなかった入力インタフェイス54が選択
されてしまう。この場合、誤ってアクセスされた入力イ
ンタフェイス54が、自己の固有IDデータx’=「5
4」と負荷であるセンサS3及びS4からのデータy’と
をホストに伝送してくる。しかし、ステップS7のよう
にホストで自ら送出した選択IDデータxとアクセスさ
れた端末からエコーバックされてくる固有IDデータ
x’との比較チェックを行なうことにより、誤った端末
アクセスが検出され得る。このようにアクセス端末が誤
りであることが検出された場合は、ホストはステップS
2に戻り、もう一度選択IDデータxを送出する。ステ
ップS7の判定により正しい端末にアクセスしたことが
確認された時点で、ホストは端末からの実体データy’
を読み込む(ステップS8)。ここにおけるホストが上
記「確認手段」に相当し、端末からの実体データy’を
読み込む動作が「所定の処理を行なう」動作に相当す
る。なお、ホストはその後、実体データy’の中から目
的とする紙センサS1からのデータを取り出し、必要な
処理を行なう。
【0015】次に、制御部51がデータを出力する側と
なるアクチュエータ用のインタフェイス(出力インタフ
ェイス)55の構成を説明する。図2に示すように出力
インタフェイス55には、上記入力インタフェイス5
3、54と同じシリアル−パラレル(S/P)変換部1
1、ID検出部12、ID設定部13、パラレル−シリ
アル(P/S)変換部16及びAND回路18の他に、
データ検出部14、もう一つのAND回路17、それに
ディレイ回路19が備えられている。また、データ入力
部15の代わりに、データ出力部25が備えられてい
る。
【0016】制御部51が例えばリレーR1へデータ
(実体データ)を出力しようとする場合、図6に示すよ
うな手順で行なわれる。ホストである制御部51は、ま
ず、出力したい負荷(今の場合リレーR1)が接続され
ている端末(出力インタフェイス55)の選択IDデー
タx(例えば「#55」とする)と、その端末に出力す
べき実体データy(この中に、リレーR1への実体デー
タが含まれる)を準備し(ステップS11)、それらを
合わせたシリアルデータ(x+y)をシリアルバスライ
ン52の出力線DOに出力する(ステップS12)。図9
(a)に示すように、シリアルデータ出力線DO上に送出
されるデータのフォーマットは、MSBからBxビット
が端末のIDデータx、それ以降のByビットが実体デ
ータyとなっている。
【0017】図4に示す通り、ホストはシリアルデータ
出力線DOにデータを出力すると同時にライトチップセレ
クト信号線*WR_CSをONとする。これにより、図2に示
す通り、各端末のS/P変換部11がホストからのデー
タ(x+y)をパラレルデータに変換する(図6のステ
ップS13)。このうち、上位Bxビットの選択IDデ
ータ部分xはID検出部12へ(ステップS14)、下
位Byビットの実体データ部分yはデータ検出部14に
送られる。従って、ここではS/P変換部11が上記の
データ分離手段に相当する。ID検出部12はこの選択
IDデータxを固有IDデータx’と比較し(ステップ
S15)、両者が一致しない場合には0、一致する場合
には1となる信号をAND回路17及び18に出力する
が、AND回路18の方へはディレイ回路19を通して
送る。ここでディレイ回路19を入れたのは、後述する
ように、データ検出部14における実体データyのラッ
チを確実に行なうためである。
【0018】データ検出部14では、ホストから順次シ
リアルに送られてくるデータyがS/P変換部11によ
り確実にパラレルデータに変換されるまで、データyを
ラッチしておく必要がある。そのため、ホストがライト
チップセレクト信号*WR_CSをHとした後に確実にラッチ
を解除するように、*ID_CS信号にディレイが挿入されて
いる。正しくパラレルデータに変換された実体データy
は、データ出力部25とP/S変換部16へ送られる。
上記「ラッチ手段」として作用するデータ出力部25で
は、この実体データyを直ちに負荷へ出力するのではな
く、一旦ラッチして、AND回路17からON信号
「1」が来るのを待つ。今の時点では、OK信号がOF
Fであるため(図4)、AND回路17の出力は「0」
であり、いずれの端末においても実体データyは負荷へ
は送出されない。
【0019】P/S変換部16では、ホストからの実体
データy(端末が受け取った時点での実体データである
ため、以降、y’と表わす)と、ID設定部13からの
固有IDデータx’とで図9(b)に示すような入力デ
ータを構成するが、シリアルデータ入力線DIへの送出
は、前記同様、AND回路18からのON信号「1」が
来るまで行なわれない。従って前記同様、ホストが選択
しなかった端末ではP/S変換部16に0が与えられ続
けるため、シリアルデータ入力線DIへはデータが送出さ
れない(ステップS15から終了へ)。ID検出部12
で選択IDデータxと固有IDデータx’とが一致した
端末では、ID検出部12からの「1」データがAND
回路18に入力されているため、ホストがリードチップ
セレクト信号*RD_CSを「1」とした時点でP/S変換部
16がデータ(x’+y’)をシリアルデータ入力線DI
に送出する(ステップS16)。上記実施例同様、本実
施例においてもAND回路18とP/S変換部16がエ
コーバック手段として作用する。
【0020】ホストは、リードチップセレクト信号*RD_
CSをONとした時点でシリアルデータ入力線DI上のデー
タ(x’+y’)を読み込み(ステップS17)、先に
自分自身が送出したデータ(x+y)と比較して、一致
するか否かをチェックする(ステップS18)。すなわ
ち、本実施例ではIDデータxの他、実体データyにつ
いてもチェックを行なう。このチェックにより、識別デ
ータ又は実体データのいずれかに伝送エラーが検出され
た場合は、ホストはステップS12に戻り、もう一度デ
ータ(x+y)を送出する。ステップS18の判定によ
り、伝送が正しく行なわれたことが確認されたときは、
ホストはOK信号をONとする(ステップS19)。こ
こにおけるホストが上記「確認手段」に相当し、OK信
号が「確認信号」に相当する。
【0021】選択された端末では、AND回路17の一
方の入力*ID_CSが「1」であったため、もう一方の入力
OKが「1」となった時点でAND回路17からデータ出
力部25に信号「1」が与えられ、データ出力部25は
ラッチしていたホストからの実体データyを負荷(リレ
ーR1及びR2)に送出する。すなわち、AND回路17
とデータ出力部25とが上記「ゲート手段」として作用
する。本実施例では、1つのインタフェイスに対して複
数の負荷が対応していたが、これはもちろん1:1でも
構わない。また、ホストにおいて、返送されてきた固有
IDデータと先に送出した選択IDデータとを比較した
り実体データを比較する確認手段は、CPUがソフト的
に行なうのではなく、専用のコンパレータを用いてハー
ド的に構成するようにしてもよい。
【0022】
【発明の効果】本発明に係るシリアルデータ伝送システ
ムでは、端末からホストへ、端末固有の識別データがエ
コーバックされるため、誤った端末にアクセスした場合
にはホストがそれを検出することができる。そのため、
データ伝送の信頼性が非常に高くなる。一方、本発明を
構成する各要素は、ゲートや比較器等の単純な電子素子
のみで構成することができ、インテリジェントなCPU
等を必要としない。そのためシステム全体を安価に構成
することができる。また、シリアル伝送システムである
ため、端末を増設することが容易である。以上のような
特長より、本発明のシリアルデータ伝送システムは、特
に高信頼性が要求される産業機械用のデータ伝送システ
ムに適したものとなる。
【図面の簡単な説明】
【図1】 本発明の第1実施例であるシリアルデータ伝
送システムの端末側の構成及びデータの流れを示すブロ
ック図。
【図2】 本発明の第2実施例であるシリアルデータ伝
送システムの端末側の構成及びデータの流れを示すブロ
ック図。
【図3】 第1実施例のタイミングチャート。
【図4】 第2実施例のタイミングチャート。
【図5】 第1実施例のホスト及び端末の動作を示すフ
ローチャート。
【図6】 第2実施例のホスト及び端末の動作を示すフ
ローチャート。
【図7】 第1及び第2実施例のシリアルデータ伝送シ
ステムが使用される複写機の内部構成を示す概略構成
図。
【図8】 IDデータ設定部の具体的構成の一例を示す
回路図。
【図9】 第1及び第2実施例においてホスト−端末間
を伝送される出力データ及び入力データのフォーマット
を示す説明図。
【符号の説明】
11…シリアル−パラレル変換部(データ分離手段) 12…ID検出部(識別データ比較手段) 13…ID設定部(固有識別データ保持手段) 14…データ検出部 15…データ入力部 16…パラレル−シリアル変換部 17…AND回路(ゲート手段) 18…AND回路(エコーバック手段) 19…ディレイ回路 25…データ出力部(ラッチ手段) 51…制御部(ホスト) 52…シリアルバスライン 53、54、55…インタフェイス(端末)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ホストに複数の端末をシリアルに接続す
    るデータ伝送システムであって、 各端末毎に、 a)各端末に固有の固有識別データを保持する固有識別
    データ保持手段と、 b)ホストから送出されて来る選択識別データを固有識
    別データと比較する識別データ比較手段と、 c)選択識別データと固有識別データとが一致したと
    き、ホストに対して固有識別データを送出するエコーバ
    ック手段とを備え、かつ、ホストに、 d)返送されてきた固有識別データと先に送出した選択
    識別データとを比較し、両者が一致したときに所定の処
    理を行なう確認手段を備えることを特徴とするシリアル
    データ伝送システム。
  2. 【請求項2】 ホストと複数の負荷とをシリアルに接続
    するシリアル伝送システムであって、 各端末毎に、 a)各端末に固有の固有識別データを保持する固有識別
    データ保持手段と、 b)ホストから送出されてくるデータを端末識別データ
    と実体データに分離するデータ分離手段と、 c)ホストから送出されてきた実体データをラッチする
    ラッチ手段と、 d)ホストから送出されてきた端末識別データを固有識
    別データと比較する識別データ比較手段と、 e)端末識別データと固有識別データが一致したとき、
    固有識別データ及び実体データをホストに送出するエコ
    ーバック手段と f)ホストから確認信号が送られてきたとき、ラッチし
    た実体データを負荷に送出するゲート手段とを備え、か
    つ、ホストに、 g)返送されてきた固有識別データと先に送出した選択
    識別データとを比較し、両者が一致したときに確認信号
    を端末に送出する確認手段を備えることを特徴とするシ
    リアルデータ伝送システム。
JP22343092A 1992-07-29 1992-07-29 シリアルデータ伝送システム Pending JPH0654383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22343092A JPH0654383A (ja) 1992-07-29 1992-07-29 シリアルデータ伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22343092A JPH0654383A (ja) 1992-07-29 1992-07-29 シリアルデータ伝送システム

Publications (1)

Publication Number Publication Date
JPH0654383A true JPH0654383A (ja) 1994-02-25

Family

ID=16798025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22343092A Pending JPH0654383A (ja) 1992-07-29 1992-07-29 シリアルデータ伝送システム

Country Status (1)

Country Link
JP (1) JPH0654383A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239697A (ja) * 1988-07-29 1990-02-08 Toshiba Corp 選択制御装置
JPH02288591A (ja) * 1989-04-28 1990-11-28 Alpha Corp 遠隔操作装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239697A (ja) * 1988-07-29 1990-02-08 Toshiba Corp 選択制御装置
JPH02288591A (ja) * 1989-04-28 1990-11-28 Alpha Corp 遠隔操作装置

Similar Documents

Publication Publication Date Title
JPH0654383A (ja) シリアルデータ伝送システム
JPH0713880A (ja) バスに対する情報伝送方法
JPS62293441A (ja) デ−タ出力方式
JP3702605B2 (ja) トリガ機能を持つ伝送システム及びその入出力信号の時間間隔測定方法
JP2731878B2 (ja) 通信装置
JP2645021B2 (ja) バス異常検査システム
KR0179760B1 (ko) 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로
JP2563400B2 (ja) ループ状データ伝送装置
JPH0683984A (ja) 入出力回路
KR970007157Y1 (ko) 시스템버스와 다수 병렬포트 사이의 인터페이스 장치
JP4378799B2 (ja) ディジタルデータの入出力装置
JPH1168802A (ja) 環境異常監視システム
JP2892821B2 (ja) データ転送装置
JPH07104795B2 (ja) エラ−検出方式
JPH04278742A (ja) 受信データの誤り検出方法
JP2827573B2 (ja) エラー検出タイミング制御方式
JPS6258172A (ja) 信号伝送線の短絡検出方法
JPH0527884B2 (ja)
JPH01277951A (ja) データ転送装置
JPS63268053A (ja) バス制御装置
JPH01201735A (ja) マイクロプロセッサ装置
JPH02247754A (ja) メモリシステムの断線検出処理装置
JPH0374732A (ja) コンピュータシステム
JPS6385832A (ja) パリテイチエツク方式
JPS6028026B2 (ja) 集中処理装置相互交信方式