JPH0653953A - フレーム同期保護回路 - Google Patents
フレーム同期保護回路Info
- Publication number
- JPH0653953A JPH0653953A JP4206381A JP20638192A JPH0653953A JP H0653953 A JPH0653953 A JP H0653953A JP 4206381 A JP4206381 A JP 4206381A JP 20638192 A JP20638192 A JP 20638192A JP H0653953 A JPH0653953 A JP H0653953A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter
- coincidence
- pattern
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】入力データの切替え直後に、切替え前のフレー
ム同期パターンと同じ位置に相関パターンが検出された
場合でも、回路機能が停止しないようする。 【構成】一致検出器４は、入力するフレーム同期パター
ンを全ビット一致により検出したパルスＰｄとフレーム
カウンタ６が生成した同期パルスｐｓとを比較し、タイ
ミングが一致したときにパルスＫ１を送出する。不一致
検出器５は、フレーム同期パターンを所定ビットの一致
により検出したパルスＰｅと同期パルスＰｓとを比較
し、タイミングが不一致のときにパルスＫ２を送出す
る。一致カウンタ７および不一致カウンタ８は、パルス
Ｋ１およびＫ２を所定数まで計数する。リセット信号判
定器１３は、定カウンタ１２からの判定期間を示す信号
Ｃ３を受け、判定期間内にリセット信号Ｒ２の有無を検
知し、無のときに異常検知信号Ｃ４を送出し、強制的に
同期外れ状態としてフレームカウンタ６をリセットさせ
る。
ム同期パターンと同じ位置に相関パターンが検出された
場合でも、回路機能が停止しないようする。 【構成】一致検出器４は、入力するフレーム同期パター
ンを全ビット一致により検出したパルスＰｄとフレーム
カウンタ６が生成した同期パルスｐｓとを比較し、タイ
ミングが一致したときにパルスＫ１を送出する。不一致
検出器５は、フレーム同期パターンを所定ビットの一致
により検出したパルスＰｅと同期パルスＰｓとを比較
し、タイミングが不一致のときにパルスＫ２を送出す
る。一致カウンタ７および不一致カウンタ８は、パルス
Ｋ１およびＫ２を所定数まで計数する。リセット信号判
定器１３は、定カウンタ１２からの判定期間を示す信号
Ｃ３を受け、判定期間内にリセット信号Ｒ２の有無を検
知し、無のときに異常検知信号Ｃ４を送出し、強制的に
同期外れ状態としてフレームカウンタ６をリセットさせ
る。
Description
【０００１】
【産業上の利用分野】本発明はフレーム同期保護回路に
関し、特に同期式データ伝送システムの受信装置に適用
するフレーム同期保護回路に関する。
関し、特に同期式データ伝送システムの受信装置に適用
するフレーム同期保護回路に関する。
【０００２】
【従来の技術】図３は従来のフレーム同期保護回路の一
例を示すブロック図である。ここでデータＳｉに１ｍｓ
の周期で含まれる１６ビットのフレーム同期パターンを
検出して全ビットが所定のパターンと一致したときに検
出パルスＰｄを送出する完全パターン検出器１と、受信
フレーム同期パターンに同期した同期パルスＰｓを出力
するフレームカウンタ６と、検出パルスＰｄと同期パル
スＰｓとを比較してタイミングが一致しているときに一
致パルスＫ１を出力する一致検出器４と、一致パルスＫ
１を計数する一致カウンタ７と、データＳｉに含まれる
フレーム同期パターンに対して、例えば１６ビット中の
１２ビット以上が一致すればフレーム同期とみなして検
出パルスＰｅ送出する相関パターン検出器２と、検出パ
ルスＰｅを反転して検出パルスＰｆを生成する反転器３
と、検出パルスＰｆと同期パルスＰｓとを比較してタイ
ミングが不一致のときに不一致パルスＫ２を出力する不
一致検出器５と、不一致パルスＫ２を計数する不一致カ
ウンタ８と、フレームカウンタ６をリセットするために
設けられたフリップフロップ９およびアンドゲート１１
と、一致カウンタ７および不一致カウンタ８並びにフリ
ップフロップ９をリセットするために設けられたオアゲ
ート１０とを備えている。
例を示すブロック図である。ここでデータＳｉに１ｍｓ
の周期で含まれる１６ビットのフレーム同期パターンを
検出して全ビットが所定のパターンと一致したときに検
出パルスＰｄを送出する完全パターン検出器１と、受信
フレーム同期パターンに同期した同期パルスＰｓを出力
するフレームカウンタ６と、検出パルスＰｄと同期パル
スＰｓとを比較してタイミングが一致しているときに一
致パルスＫ１を出力する一致検出器４と、一致パルスＫ
１を計数する一致カウンタ７と、データＳｉに含まれる
フレーム同期パターンに対して、例えば１６ビット中の
１２ビット以上が一致すればフレーム同期とみなして検
出パルスＰｅ送出する相関パターン検出器２と、検出パ
ルスＰｅを反転して検出パルスＰｆを生成する反転器３
と、検出パルスＰｆと同期パルスＰｓとを比較してタイ
ミングが不一致のときに不一致パルスＫ２を出力する不
一致検出器５と、不一致パルスＫ２を計数する不一致カ
ウンタ８と、フレームカウンタ６をリセットするために
設けられたフリップフロップ９およびアンドゲート１１
と、一致カウンタ７および不一致カウンタ８並びにフリ
ップフロップ９をリセットするために設けられたオアゲ
ート１０とを備えている。
【０００３】次に動作を説明する。
【０００４】一致カウンタ７は、一致パルスＫ１を例え
ば３回まで計数したときに、一致判定信号Ｃ１をオアゲ
ート１０へ送出する。オアゲート１０は、一致カウンタ
７，不一致カウンタ８およびフリップフロップ９をそれ
ぞれリセット信号Ｒ２によってリセットする。また、不
一致カウンタ８は、不一致パルスＫ２を例えば８回まで
計数したときに、不一致判定信号Ｃ２を送出してフリッ
プフロップ９をセットする。
ば３回まで計数したときに、一致判定信号Ｃ１をオアゲ
ート１０へ送出する。オアゲート１０は、一致カウンタ
７，不一致カウンタ８およびフリップフロップ９をそれ
ぞれリセット信号Ｒ２によってリセットする。また、不
一致カウンタ８は、不一致パルスＫ２を例えば８回まで
計数したときに、不一致判定信号Ｃ２を送出してフリッ
プフロップ９をセットする。
【０００５】ここで、一致カウンタ７と不一致カウンタ
８とは互いに競合しており、不一致カウンタ８が８回計
数するまでに一致カウンタ７が先に３回計数した場合に
は、不一致カウンタ８はリセットされて同期が保護され
る。一方、不一致カウンタ８が先に８回計数した場合に
は、同期保護外れとなってフリップフロップ９がセット
される。次にアンドゲート１１が検出パルスＰｄに応じ
てリセット信号Ｒ１を送出し、フレームカウンタ６をリ
セットして同期の引き込みが行われる。
８とは互いに競合しており、不一致カウンタ８が８回計
数するまでに一致カウンタ７が先に３回計数した場合に
は、不一致カウンタ８はリセットされて同期が保護され
る。一方、不一致カウンタ８が先に８回計数した場合に
は、同期保護外れとなってフリップフロップ９がセット
される。次にアンドゲート１１が検出パルスＰｄに応じ
てリセット信号Ｒ１を送出し、フレームカウンタ６をリ
セットして同期の引き込みが行われる。
【０００６】以上の動作により、単なる伝送路のデータ
誤りによって同期外れが生じないように同期を保護して
いる。
誤りによって同期外れが生じないように同期を保護して
いる。
【０００７】
【発明が解決しようとする課題】この従来のフレーム同
期保護回路では、入力データが切り替わった直後に切り
替え前のフレーム同期パターンと同じタイミング位置に
も相関パターンが検出された場合、不一致検出器に入力
する検出パルスＰｆと同期パルスＰｓとが同じタイミン
グとなるので、不一致パルスは送出されず、また、切り
替え後のフレーム同期パターンと同期パルスのタイミン
グとは一致しないので一致パスルは送出されない。従っ
て、不一致カウンタおよび一致カウンタはパルスを計数
しないので、回路が機能しないという問題点がある。
期保護回路では、入力データが切り替わった直後に切り
替え前のフレーム同期パターンと同じタイミング位置に
も相関パターンが検出された場合、不一致検出器に入力
する検出パルスＰｆと同期パルスＰｓとが同じタイミン
グとなるので、不一致パルスは送出されず、また、切り
替え後のフレーム同期パターンと同期パルスのタイミン
グとは一致しないので一致パスルは送出されない。従っ
て、不一致カウンタおよび一致カウンタはパルスを計数
しないので、回路が機能しないという問題点がある。
【０００８】
【課題を解決するための手段】本発明のフレーム同期保
護回路は、入力データに含まれるｐ（ｐは２以上の整
数）ビットのフレーム同期パターンを検出し全ビットが
所定のパターンと一致したときに第１のパターン検出パ
ルスを送出する手段と、前記ｐビットのフレーム同期パ
ターンの内、少なくともｑ（ｑはｑ＜ｐの整数）ビット
が所定のパターンと一致したときに第２のパターン検出
パルスを送出する手段と、前記フレーム同期パターンに
同期してフライホイールすると共に第１のリセット信号
に応じて同期引き込みを行って同期パルスを生成するフ
レームカウンタと、前記第１のパターン検出パルスと前
記同期パルスとを比較してタイミングが一致していると
きに一致パルスを送出する手段と、前記第２のパターン
検出パルスと前記同期パルスとを比較してタイミングが
一致していないときに不一致パルスを送出する手段と、
前記一致パルスを計数して所定数ｍ（ｍは２以上の整
数）となったときに一致計数パルスを送出する一致カウ
ンタと、前記不一致パルスを計数して所定数ｎ（ｎはｎ
＞ｍの整数）となったときに不一致計数パルスを送出す
る不一致カウンタと、前記一致計数パルスまたは前記フ
レームカウンタの第１のリセット信号を受けたときに前
記一致カウンタおよび前記不一致カウンタをリセットす
るための第２のリセット信号を送出する手段と、前記同
期パルスを少なくとも所定数ｎまで計数して所定期間を
示す信号を送出する手段と、前記所定期間を示す信号を
受けて所定期間内に前記第２のリセット信号の有無を検
知し、無のとき異常検知信号を送出する手段と、前記異
常検知信号を受けたときに前記第１のパターン検出パル
スに応じて前記第１のリセット信号を送出する手段とを
備えている。
護回路は、入力データに含まれるｐ（ｐは２以上の整
数）ビットのフレーム同期パターンを検出し全ビットが
所定のパターンと一致したときに第１のパターン検出パ
ルスを送出する手段と、前記ｐビットのフレーム同期パ
ターンの内、少なくともｑ（ｑはｑ＜ｐの整数）ビット
が所定のパターンと一致したときに第２のパターン検出
パルスを送出する手段と、前記フレーム同期パターンに
同期してフライホイールすると共に第１のリセット信号
に応じて同期引き込みを行って同期パルスを生成するフ
レームカウンタと、前記第１のパターン検出パルスと前
記同期パルスとを比較してタイミングが一致していると
きに一致パルスを送出する手段と、前記第２のパターン
検出パルスと前記同期パルスとを比較してタイミングが
一致していないときに不一致パルスを送出する手段と、
前記一致パルスを計数して所定数ｍ（ｍは２以上の整
数）となったときに一致計数パルスを送出する一致カウ
ンタと、前記不一致パルスを計数して所定数ｎ（ｎはｎ
＞ｍの整数）となったときに不一致計数パルスを送出す
る不一致カウンタと、前記一致計数パルスまたは前記フ
レームカウンタの第１のリセット信号を受けたときに前
記一致カウンタおよび前記不一致カウンタをリセットす
るための第２のリセット信号を送出する手段と、前記同
期パルスを少なくとも所定数ｎまで計数して所定期間を
示す信号を送出する手段と、前記所定期間を示す信号を
受けて所定期間内に前記第２のリセット信号の有無を検
知し、無のとき異常検知信号を送出する手段と、前記異
常検知信号を受けたときに前記第１のパターン検出パル
スに応じて前記第１のリセット信号を送出する手段とを
備えている。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すブロック図
であり、図３に示した従来のフレーム同期保護回路と同
一部分には同一番号を付してある。
であり、図３に示した従来のフレーム同期保護回路と同
一部分には同一番号を付してある。
【００１１】また、従来例と相異するところは、フレー
ムカウンタ６が出力する同期パルスＰｓを所定数までカ
ウントする定カウンタ１２と、定カウンタ１２のカウン
ト期間にリセット信号Ｒ２の有無を判定するリセット信
号判定器１３と、オアゲート１４とが新に設けられたこ
とである。
ムカウンタ６が出力する同期パルスＰｓを所定数までカ
ウントする定カウンタ１２と、定カウンタ１２のカウン
ト期間にリセット信号Ｒ２の有無を判定するリセット信
号判定器１３と、オアゲート１４とが新に設けられたこ
とである。
【００１２】すなわち、図１に示すように、入力データ
Ｓｉに所定周期（１ｍｓ）で含まれるフレーム同期パタ
ーンが完全に所定パターンと一致したときに検出パルス
Ｐｄを送出する完全パターン検出器１と、入力データの
フレーム同期パターンと同一周期でフライホイールして
同期パルスＰｓを生成するフレームカウンタ６と、検出
パルスＰｄと同期パルスＰｓとを比較してタイミングが
一致したときに一致パルスＫ１を生成する一致検出器４
と、一致パルスＫ１を計数する一致カウンタ７と、フレ
ーム同期パターンが相関的に一致したときに検出パルス
Ｐｅを生成する相関パターン検出器２と、検出パルスＰ
ｅの反転パルスＰｆと同期パルスＰｓとを比較してタイ
ミングが不一致のときに不一致パルスＫ２を生成する不
一致検出器５と、不一致パルスＫ２を計数する不一致カ
ウンタ８と、不一致パルスＫ２の計数値が所定値ｎにな
ったときにセットされ、一致パルスＫ１の計数値が所定
値ｍになったときにリセットされるフリップフロップ９
と、フリップフロップ９の出力する信号で検出パルスＰ
ｄの通過を許可してフレームカウンタ６をリセット信号
Ｒ１によりリセットするアンドゲート１１と、一致カウ
ンタ７，不一致カウンタ８およびフリップフロップ９を
それぞれリセットするオアゲート１０と、フレームカウ
ンタ６の出力信号をカウントする定カウンタ１２と、こ
の定カウンタ１２がカウントした所定期間にオアゲート
１０の出力の有無を判定し、無と判定したときに異常検
知信号Ｃ４を送出し、オアゲート１４を介してフリップ
フロップ９をセットするリセット信号判定器１３とを備
えている。
Ｓｉに所定周期（１ｍｓ）で含まれるフレーム同期パタ
ーンが完全に所定パターンと一致したときに検出パルス
Ｐｄを送出する完全パターン検出器１と、入力データの
フレーム同期パターンと同一周期でフライホイールして
同期パルスＰｓを生成するフレームカウンタ６と、検出
パルスＰｄと同期パルスＰｓとを比較してタイミングが
一致したときに一致パルスＫ１を生成する一致検出器４
と、一致パルスＫ１を計数する一致カウンタ７と、フレ
ーム同期パターンが相関的に一致したときに検出パルス
Ｐｅを生成する相関パターン検出器２と、検出パルスＰ
ｅの反転パルスＰｆと同期パルスＰｓとを比較してタイ
ミングが不一致のときに不一致パルスＫ２を生成する不
一致検出器５と、不一致パルスＫ２を計数する不一致カ
ウンタ８と、不一致パルスＫ２の計数値が所定値ｎにな
ったときにセットされ、一致パルスＫ１の計数値が所定
値ｍになったときにリセットされるフリップフロップ９
と、フリップフロップ９の出力する信号で検出パルスＰ
ｄの通過を許可してフレームカウンタ６をリセット信号
Ｒ１によりリセットするアンドゲート１１と、一致カウ
ンタ７，不一致カウンタ８およびフリップフロップ９を
それぞれリセットするオアゲート１０と、フレームカウ
ンタ６の出力信号をカウントする定カウンタ１２と、こ
の定カウンタ１２がカウントした所定期間にオアゲート
１０の出力の有無を判定し、無と判定したときに異常検
知信号Ｃ４を送出し、オアゲート１４を介してフリップ
フロップ９をセットするリセット信号判定器１３とを備
えている。
【００１３】次に動作を説明する。
【００１４】定カウンタ１２は同期パルスＰｓをカウン
トして、リセット信号Ｒ２の有無を判定するための判定
期間を示す信号Ｃ３を出力する。この場合、判定期間が
短いと同期外れが発生し、長いと同期異常に対する応答
が遅くなる。ここでは一致カウンタ７の計数値ｍは３と
し、不一致カウンタ８の計数値は８とし、判定期間はｍ
とｎとを加算した１１ｍｓとする。
トして、リセット信号Ｒ２の有無を判定するための判定
期間を示す信号Ｃ３を出力する。この場合、判定期間が
短いと同期外れが発生し、長いと同期異常に対する応答
が遅くなる。ここでは一致カウンタ７の計数値ｍは３と
し、不一致カウンタ８の計数値は８とし、判定期間はｍ
とｎとを加算した１１ｍｓとする。
【００１５】リセット信号判定器１３は、信号Ｃ３が示
す判定期間毎にリセット信号Ｒ２の有無を判定する。も
し、判定期間（１１ｍｓ）にリセット信号Ｒ２が全くな
い場合には同期異常とみなし、異常検知信号Ｃ４により
オアゲート１４を介してフリップフロップ９をセットす
る。次に完全パターン同期検出器１からの検出パルスＰ
ｄによりアンドゲート１１を介してフレームカウンタ６
をリセットして、同期引き込みを行う。
す判定期間毎にリセット信号Ｒ２の有無を判定する。も
し、判定期間（１１ｍｓ）にリセット信号Ｒ２が全くな
い場合には同期異常とみなし、異常検知信号Ｃ４により
オアゲート１４を介してフリップフロップ９をセットす
る。次に完全パターン同期検出器１からの検出パルスＰ
ｄによりアンドゲート１１を介してフレームカウンタ６
をリセットして、同期引き込みを行う。
【００１６】図２は入力データＳｉをデータＡからＢに
切り替えた直後の動作を示すタイミングチャートであ
り、切り替え前のフレーム同期パターンと同じタイミン
グ位置でも相関パターンが検出される場合を示してい
る。
切り替えた直後の動作を示すタイミングチャートであ
り、切り替え前のフレーム同期パターンと同じタイミン
グ位置でも相関パターンが検出される場合を示してい
る。
【００１７】いま、入力データがＡのとき、同期が保護
されており、周期１ｍｓの同期パルスＰｓのタイミング
位置で一致パルスＫ１が出力され、一致カウンタ７が３
回カウントする毎にパルスＣ１が送出される。パルスＣ
１に応じてオアゲート１０から送出されるリセットパル
スＲ２により、一致カウンタ７，不一致カウンタ８およ
びフリップフロップ９はリセットされる。
されており、周期１ｍｓの同期パルスＰｓのタイミング
位置で一致パルスＫ１が出力され、一致カウンタ７が３
回カウントする毎にパルスＣ１が送出される。パルスＣ
１に応じてオアゲート１０から送出されるリセットパル
スＲ２により、一致カウンタ７，不一致カウンタ８およ
びフリップフロップ９はリセットされる。
【００１８】切り替え直後、同期パルスＰｓに対応して
相関パターンが検出されるので、一致パルスＫ１および
不一致パルスＫ２は出力されない。従って、一致カウン
タ７および不一致カウンタ８はカウントアップされず、
データＡの同期状態で継続して同期パルスＰｓが生成さ
れる。
相関パターンが検出されるので、一致パルスＫ１および
不一致パルスＫ２は出力されない。従って、一致カウン
タ７および不一致カウンタ８はカウントアップされず、
データＡの同期状態で継続して同期パルスＰｓが生成さ
れる。
【００１９】一方リセットパルス判定器１３は、定カウ
ンタ１２から１１ｍｓ毎に送出されるパルスＣ３の期間
内にリセットパルスＲ２を検知できないので、異常検知
信号Ｃ４を送出してフリップフロップ９を強制的にセッ
トする。すなわち、強制的に同期外れが発生したのと同
じ状態である。
ンタ１２から１１ｍｓ毎に送出されるパルスＣ３の期間
内にリセットパルスＲ２を検知できないので、異常検知
信号Ｃ４を送出してフリップフロップ９を強制的にセッ
トする。すなわち、強制的に同期外れが発生したのと同
じ状態である。
【００２０】その後、検出パルスＰｄに応じてアンドゲ
ート１１が送出するリセット信号Ｒ１によってフレーム
カウンタ６をリセットすることにより、データＢのフレ
ーム同期パターンに同期引き込みできる。
ート１１が送出するリセット信号Ｒ１によってフレーム
カウンタ６をリセットすることにより、データＢのフレ
ーム同期パターンに同期引き込みできる。
【００２１】
【発明の効果】以上説明したように本発明によれば、入
力データが切り替わった直後に、切り替え前のフレーム
同期パターンと同じタイミング位置に相関パターンが検
出されて一致および不一致パルスが共に生成されない状
態となった場合でも、これを検知して強制的に同期外れ
と同じ状態にして同期引き込みを実行させることによ
り、回路機能が停止するのを防止できる。
力データが切り替わった直後に、切り替え前のフレーム
同期パターンと同じタイミング位置に相関パターンが検
出されて一致および不一致パルスが共に生成されない状
態となった場合でも、これを検知して強制的に同期外れ
と同じ状態にして同期引き込みを実行させることによ
り、回路機能が停止するのを防止できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作を示すタイミングチャートであ
る。
る。
【図３】従来のフレーム同期保護回路の一例を示すブロ
ック図である。
ック図である。
１ 完全パターン検出器 ２ 相関パターン検出器 ４ 一致検出器 ５ 不一致検出器 ６ フレームカンウンタ ７ 一致カウンタ ８ 不一致カウンタ ９ フリップフロップ １０，１４ オアゲート １１ アンドゲート １２ 定カウンタ １３ リセット信号判定器 Ｃ３ 判定期間を示す信号 Ｃ４ 異常検知信号 Ｐｓ 同期パルス Ｒ１，Ｒ２ リセット信号
Claims (1)
- 【請求項１】 入力データに含まれるｐ（ｐは２以上の
整数）ビットのフレーム同期パターンを検出し全ビット
が所定のパターンと一致したときに第１のパターン検出
パルスを送出する手段と、 前記ｐビットのフレーム同期パターンの内、少なくとも
ｑ（ｑはｑ＜ｐの整数）ビットが所定のパターンと一致
したときに第２のパターン検出パルスを送出する手段
と、 前記フレーム同期パターンに同期してフライホイールす
ると共に第１のリセット信号に応じて同期引き込みを行
って同期パルスを生成するフレームカウンタと、 前記第１のパターン検出パルスと前記同期パルスとを比
較してタイミングが一致しているときに一致パルスを送
出する手段と、 前記第２のパターン検出パルスと前記同期パルスとを比
較してタイミングが一致していないときに不一致パルス
を送出する手段と、 前記一致パルスを計数して所定数ｍ（ｍは２以上の整
数）となったときに一致計数パルスを送出する一致カウ
ンタと、 前記不一致パルスを計数して所定数ｎ（ｎはｎ＞ｍの整
数）となったときに不一致計数パルスを送出する不一致
カウンタと、 前記一致計数パルスまたは前記フレームカウンタの第１
のリセット信号を受けたときに前記一致カウンタおよび
前記不一致カウンタをリセットするための第２のリセッ
ト信号を送出する手段と、 前記同期パルスを少なくとも所定数ｎまで計数して所定
期間を示す信号を送出する手段と、 前記所定期間を示す信号を受けて所定期間内に前記第２
のリセット信号の有無を検知し、無のとき異常検知信号
を送出する手段と、 前記異常検知信号を受けたときに前記第１のパターン検
出パルスに応じて前記第１のリセット信号を送出する手
段とを備えることを特徴とするフレーム同期保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4206381A JP2762855B2 (ja) | 1992-08-03 | 1992-08-03 | フレーム同期保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4206381A JP2762855B2 (ja) | 1992-08-03 | 1992-08-03 | フレーム同期保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653953A true JPH0653953A (ja) | 1994-02-25 |
| JP2762855B2 JP2762855B2 (ja) | 1998-06-04 |
Family
ID=16522402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4206381A Expired - Fee Related JP2762855B2 (ja) | 1992-08-03 | 1992-08-03 | フレーム同期保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762855B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033587A (ja) * | 2007-07-30 | 2009-02-12 | Nec Access Technica Ltd | ネットワークにおける同期方法および装置 |
-
1992
- 1992-08-03 JP JP4206381A patent/JP2762855B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033587A (ja) * | 2007-07-30 | 2009-02-12 | Nec Access Technica Ltd | ネットワークにおける同期方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2762855B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596025A (en) | Timing synchronization circuit | |
| JPH05211497A (ja) | ビットエラー率の測定の間のスリップ検出 | |
| JPH09312638A (ja) | バーストフレーム位相同期回路 | |
| JPH0653953A (ja) | フレーム同期保護回路 | |
| JP2655457B2 (ja) | フレーム同期保護回路 | |
| US5058106A (en) | Flywheel circuit | |
| JPH05252128A (ja) | 時分割多重通信方式のフレーム同期方法 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JP2959520B2 (ja) | 同期保護装置 | |
| JPH05244147A (ja) | ディジタルデータ瞬断検出回路 | |
| JPH07250056A (ja) | フレーム同期回路 | |
| JPS63202149A (ja) | 同期伝送方式 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JP2526705B2 (ja) | フレ―ム同期保護装置 | |
| JPH0282828A (ja) | フレーム同期検出回路 | |
| JPH0823329A (ja) | フレーム同期回路 | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JPH04246943A (ja) | フレーム同期回路 | |
| JPH0568030A (ja) | 同期回路 | |
| JPH0548597A (ja) | フレーム同期装置 | |
| JPH0832573A (ja) | フレーム同期保護回路 | |
| JPH01241934A (ja) | 同期判定方式 | |
| JPH05102951A (ja) | ２つのワードシーケンスの同期外れ識別方法および装置 | |
| JPH08125649A (ja) | フレーム同期検出方式 | |
| JPH04239832A (ja) | フレーム同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |
|
| LAPS | Cancellation because of no payment of annual fees |