JPH064494A - 複数ファイル併合処理方式 - Google Patents

複数ファイル併合処理方式

Info

Publication number
JPH064494A
JPH064494A JP4187616A JP18761692A JPH064494A JP H064494 A JPH064494 A JP H064494A JP 4187616 A JP4187616 A JP 4187616A JP 18761692 A JP18761692 A JP 18761692A JP H064494 A JPH064494 A JP H064494A
Authority
JP
Japan
Prior art keywords
merging
processors
merged
data files
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4187616A
Other languages
English (en)
Inventor
Takaaki Andou
隆朗 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4187616A priority Critical patent/JPH064494A/ja
Publication of JPH064494A publication Critical patent/JPH064494A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【目的】 データファイル併合処理における各プロセッ
サの処理の無駄時間を減少させ、システム全体の処理効
率の向上を図る。 【構成】 プロセッサ6は記憶装置2a〜2nから読み
出された併合対象のデータファイルをバッファメモリ9
に転送し、プロセッサ7,8はバッファメモリ9に記憶
された併合対象のデータファイルを読み出して予め指定
された条件で併合し、プロセッサ11は併合して得られ
た結果を記憶装置4に転送する。このように併合対象の
データファイルの転送処理、併合処理、及び併合結果の
転送処理は少なくとも4つのプロセッサで並列に行なわ
れ、各プロセッサの処理の無駄時間が減少する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は複数のプロセッサを備
えた計算機システムにおいて複数の分類済みデータファ
イルを1つのデータファイルに併合する複数ファイル併
合処理方式に関するものである。
【0002】
【従来の技術】図4は従来の複数ファイル併合処理方式
を適用した計算機システムの全体構成を示すブロック図
である。この計算機システムは、プロセッサ1、併合対
象の複数のデータファイルを1ファイル単位で記憶する
記憶装置(第1の記憶手段)2a〜2n、併合対象のデ
ータファイルのデータの一部や併合条件を一時的に記憶
する主記憶装置3、併合されたデータファイルを記憶す
る記憶装置(第3の記憶手段)4とによって構成されて
おり、これらはバスライン5によって結合されている。
さらに複数のデータファイルの併合処理を行なう機構と
して、3つのプロセッサ6,7,8と、これらのプロセ
ッサ6,7,8が共有し併合対象のデータファイルを記
憶するバッファメモリ9(第2の記憶手段)と、併合条
件を記憶するメモリ10がある。なおバッファメモリ9
は、それぞれ等しい記憶容量を持つ複数の記憶領域9a
〜9nに分割されており、記憶装置2a〜2nから読み
出されたデータファイルはそれぞれ対応する上記記憶領
域9a〜9nに格納される。
【0003】次に動作について説明する。以上の構成に
おいて、併合対象となる複数のデータファイルが記憶装
置2a〜2nに格納されているとき、プロセッサ1はそ
れらの各データファイルを読み出しプロセッサ6に転送
する。プロセッサ6は転送されてきたデータファイルを
バッファメモリ9の記憶領域9a〜9nに格納する。プ
ロセッサ6はこの書き込みが終了するごとにバッファメ
モリ9の中の利用可能領域の情報をメモリ10に書き込
む。プロセッサ7,8はメモリ10上の情報によってす
べての利用可能領域を知り併合処理を開始する。この
時、バッファメモリ9を制御する情報(メモリ10にあ
る制御情報)を2つのプロセッサ7,8が同時にアクセ
スすると情報の整合性が保証できなくなるため、プロセ
ッサ7,8は一方がメモリ10上の情報を占有して用い
てバッファメモリ9内のデータファイルに対し併合処理
を行っている間、他方のプロセッサは前回併合処理を行
ったデータファイルをバッファメモリ9から記憶装置4
へ転送する。
【0004】図5はプロセッサ7,8の動作を示すフロ
ーチャートである。このフローチャートに従って動作を
説明する。プロセッサ7,8は併合対象の全てのデータ
ファイルを併合して記憶装置4に転送し終えたならば併
合処理の終了となる(ステップ50)。しかし、全ての
データファイルの併合処理が終了していない時には、他
方のプロセッサ(プロセッサ7から見た場合はプロセッ
サ8、プロセッサ8から見た場合はプロセッサ7)がバ
ッファメモリ9を制御する情報(メモリ10にある制御
情報)をアクセスしていないかどうかを調べ、アクセス
している最中であれば、そのアクセス終了まで待機する
(ステップ51)。しかし、アクセスしていない場合あ
るいはアクセスが終了したならば、メモリ10上の制御
情報を基にバッファメモリ9にあるデータファイルを読
み出し、同じメモリ10上にある併合条件に従って併合
し、記憶装置4へ転送する(ステップ52,53)。
【0005】このように、プロセッサ7,8が交互にバ
ッファメモリ9からのデータファイルの読み出しと、そ
の併合および記憶装置4への転送を行なう。従ってプロ
セッサ7,8の処理内容を図示すると図6(a),
(b)に示すように表すことができる。なお、図6にお
いて、RDはメモリ10上の制御情報を基にバッファメ
モリ9からデータファイルを読みだして併合処理を行な
っている期間、MGは併合処理の結果を記憶装置4に転
送する期間、WTは他方のプロセッサがメモリ10の上
の制御情報のアクセス終了を待つ待機期間である。
【0006】
【発明が解決しようとする課題】従来の複数ファイル併
合処理方式は以上のようになされているが、通常の処理
対象のデータファイルの併合処理の場合、記憶装置4に
データファイルを転送する時間に比べて、メモリ10上
の制御情報を基にバッファメモリ9にあるデータファイ
ルを読み出し、同じメモリ10上にある併合条件に従っ
て併合する処理を行なう時間が長くなる。又、メモリ1
0上の制御情報をプロセッサ7,8が同時にアクセスす
ることができないため、一方のプロセッサがアクセスし
ている間、他方のプロセッサはなにもせずに待たなけれ
ばならず、併合する処理を行なう時間が長くなると、こ
の待ち時間も長くなる。この待ち時間は処理全体からみ
れば無駄な時間であり、これが長くなると、システム全
体の処理効率が低下する。
【0007】この発明は上記のような問題点を解決する
ためになされたもので、データファイル併合処理におけ
る各プロセッサの処理の無駄時間を減少させ、システム
全体の処理効率の向上を図れる複数ファイル併合処理方
式を提供することを目的とする。
【0008】
【課題を解決するための手段】この発明に係る複数ファ
イル併合処理方式においては、分類済みの複数データフ
ァイルを記憶する複数の第1の記憶手段(記憶装置2a
〜2n)と、データファイルの分類や併合などを行なう
少なくとも4つのプロセッサ6,7,8,11と、これ
らのプロセッサが共有し併合対象のデータファイルを記
憶する第2の記憶手段(バッファメモリ9)と、併合さ
れたデータファイルを記憶する第3の記憶手段(記憶装
置4)とを備え、上記4つのプロセッサのうちの1つの
プロセッサ6は上記第1の記憶手段から読み出された併
合対象のデータファイルを上記第2の記憶手段に転送す
る制御を行ない、残りの3つのプロセッサのうちの2つ
のプロセッサ7,8は上記第2の記憶手段に記憶された
併合対象のデータファイルを読み出して予め指定された
条件で併合し、残りの1つのプロセッサ11が併合して
得られた結果を上記第3の記憶手段に転送する制御を行
なうようにすることにより、併合対象のデータファイル
の転送処理、併合処理、及び併合結果の転送処理を少な
くとも4つのプロセッサで並列に行なうことを特徴とす
るものである。
【0009】
【作用】プロセッサ6は第1の記憶手段(記憶装置2a
〜2n)から読み出された併合対象のデータファイルを
第2の記憶手段(バッファメモリ9)に転送する。プロ
セッサ7,8は第2の記憶手段に記憶された併合対象の
データファイルを読み出して予め指定された条件で併合
する。プロセッサ11は併合して得られた結果を第3の
記憶手段(記憶装置4)に転送する。
【0010】
【実施例】
実施例1.(請求項1対応)図1はこの発明の一実施例
に係る複数ファイル併合処理方式を適用した計算機シス
テムの全体構成を示すブロック図である。図1におい
て、図4に示す構成要素に対応するものには同一の符号
を付し、その説明を省略する。この実施例の複数ファイ
ル併合処理方式は、併合対象となる複数のデータファイ
ルをファイル単位に分割し、プロセッサを各分割単位毎
に割当て、それぞれの分割単位毎に制御情報を持って管
理しながら併合処理を行ない、各併合結果を別のプロセ
ッサがさらに併合して最終の併合結果を転送するような
機能を持ったものである。
【0011】即ち、上記機能を実現するために、この実
施例の複数ファイル併合処理方式を適用した計算機シス
テムにおいては、分類済みの複数データファイルを記憶
する複数の第1の記憶手段としての記憶装置2a〜2n
と、データファイルの分類や併合などを行なうプロセッ
サ6,7,8,11と、これらのプロセッサ6,7,
8,11が共有し併合対象のデータファイルを記憶する
第2の記憶手段としてのバッファメモリ9と、併合され
たデータファイルを記憶する第3の記憶手段としての記
憶装置4とを備え、プロセッサ6は記憶装置2a〜2n
から読み出された併合対象のデータファイルをバッファ
メモリ9に転送する制御を行ない、プロセッサ7,8は
バッファメモリ9に記憶された併合対象のデータファイ
ルを読み出して予め指定された条件で併合し、プロセッ
サ11が併合して得られた結果を記憶装置4に転送する
制御を行なうようにすることにより、併合対象のデータ
ファイルの転送処理、併合処理、及び併合結果の転送処
理を少なくとも4つのプロセッサで並列に行なう。
【0012】次にこの実施例の動作について説明する。
この実施例ではプロセッサは全体で5個となるが、その
役割分担は次の通りである。すなわち、記憶装置2a〜
2nからのデータファイルの読みだしはプロセッサ1が
行ない、その読み出したデータファイルをバッファメモ
リ9へ転送して格納する処理はプロセッサ6が行なう。
バッファメモリ9の領域を前半と後半の2つに分け、前
半の併合処理をプロセッサ7が、後半をプロセッサ8が
それぞれメモリ10a,10b上の制御情報を用いてデ
ータファイルを併合し、それぞれの併合結果をメモリ1
0cに書き込む。プロセッサ11はメモリ10c上の各
併合結果を比べ、この比較結果に従って先に転送すべき
データファイルを決定して記憶装置4にそのデータファ
イルを転送する。
【0013】なおバッファメモリ9はそれぞれ等しい記
憶容量をもつ複数の記憶領域9a〜9nに分割されてお
り、記憶装置2a〜2nから読み出されたデータはそれ
ぞれ対応する記憶領域9a〜9nに格納される。さらに
この記憶領域9a〜9nは領域単位に前半と後半に分け
られ、それぞれの管理情報はメモリ10a,10b上で
管理される。
【0014】以上の構成において、プロセッサ1は記憶
装置2a〜2nに処理対象データファイルが格納された
ならば、この後、各データファイルのデータを読み出
し、プロセッサ6に転送する。プロセッサ6は転送され
てきたデータをバッファメモリ9の各記憶領域9a〜9
nに格納する。すなわち、例えば記憶装置2aから読み
出されたデータは記憶領域9aに、同じく記憶装置2b
から読み出されたデータは記憶領域9bに格納する。プ
ロセッサ6はこの格納が完了したらメモリ10の管理情
報にそれぞれの格納領域の管理情報を書き込む。この
時、データを格納した格納領域が前半のものならばメモ
リ10aに、後半のものならばメモリ10bに書き込
む。プロセッサ7,8はそれぞれメモリ10a,10b
の管理情報を用いて、バッファメモリ9の前半,後半の
データの併合処理を行ない、併合した結果をメモリ10
cに書き込む。プロセッサ11はメモリ10cの各併合
結果を比べて先に転送すべきデータを決定しそのデータ
(データファイル)を記憶装置4に転送する。
【0015】図2はプロセッサ7,8の動作を示すフロ
ーチャートである。このフローチャートに従って動作を
説明する。プロセッサ7,8はそれぞれの担当する併合
対象のデータファイル(プロセッサ7は前半のデータフ
ァイル、プロセッサ8は後半のデータファイル)の全て
のデータを併合してメモリ10cに書き込んだならば併
合処理の終了となる(ステップ20)。しかし、全ての
データファイルの併合処理が終了していない時には、メ
モリ10(プロセッサ7はメモリ10a、プロセッサ8
はメモリ10b)上の制御情報を基にバッファメモリ9
(プロセッサ7は前半、プロセッサ8は後半)にあるデ
ータファイルを読み出し、同じメモリ10上にある併合
条件に従って併合し、併合結果をメモリ10cへ書き込
む(ステップ21,22)。
【0016】プロセッサ7,8およびプロセッサ11の
動作を図解すると図3に示す様に表すことができる。な
お、図3において、RDはバッファメモリのデータファ
イルを併合している処理の期間、MGは転送すべきデー
タファイルの決定と転送を行なっている期間を示す。
【0017】このように、併合処理をプロセッサ7,8
が独立して行なうようにすることで、管理情報を占有し
て処理を行なうための待ち時間をなくすことができ、複
数の併合処理と併合結果の転送処理を並行して実行する
ことでシステム全体の処理速度を上げることが可能とな
る。
【0018】ところで、上記実施例において、バッファ
メモリを前半、後半の2つに分割して処理を行なってい
るものを、併合対象のデータファイルの数に応じて3つ
以上に分割して、それぞれに1つのプロセッサを割り当
てて併合処理を行なうようにすることも可能である。ま
た、同様に、各併合結果の比較による転送順序の決定と
転送をプロセッサ11だけで行なうのではなく、比較と
転送を複数のプロセッサで行なうようにしてもよい。
【0019】以上説明したように上記のような実施例に
よれば、複数のプロセッサの処理対象データファイルを
分配してそれぞれの管理情報を各プロセッサに単独でア
クセスさせることにより、無駄時間の原因となっていた
管理情報を占有してアクセスするための待ち時間をなく
し、システム全体の処理速度の低下を防ぐことができ
る。
【0020】また、上記のような実施例によれば、少な
くとも2つのプロセッサによってそれぞれ単独に併合処
理を行ない、各併合結果の比較による転送順序の決定と
転送を別の少なくとも1つのプロセッサによって処理す
ることで、それぞれのプロセッサの処理における無駄時
間をなくし、複数ファイルの併合処理を高速に実行でき
る。
【0021】
【発明の効果】以上のように本発明によれば、分類済み
の複数データファイルを記憶する複数の第1の記憶手段
と、データファイルの分類や併合などを行なう少なくと
も4つのプロセッサと、これらのプロセッサが共有し併
合対象のデータファイルを記憶する第2の記憶手段と、
併合されたデータファイルを記憶する第3の記憶手段と
を備え、上記4つのプロセッサのうちの1つのプロセッ
サは上記第1の記憶手段に転送する制御を行ない、残り
の3つのプロセッサのうちの2つのプロセッサは上記第
2の記憶手段に記憶された併合対象のデータファイルを
読み出して予め指定された条件で併合し、残りの1つの
プロセッサが併合して得られた結果を上記第3の記憶手
段に転送する制御を行なうようにすることにより、併合
対象のデータファイルの転送処理、併合処理、及び併合
結果の転送処理を少なくとも4つのプロセッサで並列に
行なうことが可能となり、したがってファイル併合処理
における各プロセッサの処理の無駄時間が減少し、シス
テム全体の処理効率が向上するという効果が得られる。
【図面の簡単な説明】
【図1】この発明の一実施例に係る複数ファイル併合処
理方式を適用した計算機システムの全体構成を示すブロ
ック図である。
【図2】この実施例においてデータファイルの併合処理
を行なう複数のプロセッサの動作を示すフローチャート
である。
【図3】この実施例においてデータファイルの併合処理
と転送処理が3つのプロセッサで並列に行なわれる様子
を示す説明図である。
【図4】従来の複数ファイル併合処理方式を適用した計
算機システムの全体構成を示すブロック図である。
【図5】この従来例においてデータファイルの併合処理
を行なう複数のプロセッサの動作を示すフローチャート
である。
【図6】この従来例においてデータファイルの併合処理
と転送処理が2つのプロセッサで並列に行なわれる様子
を示す説明図である。
【符号の説明】
1,6,7,8,11 プロセッサ 2a〜2n 記憶装置(第1の記憶手段) 4 記憶装置(第3の記憶手段) 9 バッファメモリ(第2の記憶手段)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の分類済みデータファイルを1つの
    データファイルに併合する複数ファイル併合処理方式に
    おいて、分類済みの複数データファイルを記憶する複数
    の第1の記憶手段と、データファイルの分類や併合など
    を行なう少なくとも4つのプロセッサと、これらのプロ
    セッサが共有し併合対象のデータファイルを記憶する第
    2の記憶手段と、併合されたデータファイルを記憶する
    第3の記憶手段とを備え、上記4つのプロセッサのうち
    の1つのプロセッサは上記第1の記憶手段から読み出さ
    れた併合対象のデータファイルを上記第2の記憶手段に
    転送する制御を行ない、残りの3つのプロセッサのうち
    の2つのプロセッサは上記第2の記憶手段に記憶された
    併合対象のデータファイルを読み出して予め指定された
    条件で併合し、残りの1つのプロセッサが併合して得ら
    れた結果を上記第3の記憶手段に転送する制御を行なう
    ようにすることにより、併合対象のデータファイルの転
    送処理、併合処理、及び併合結果の転送処理を少なくと
    も4つのプロセッサで並列に行なうことを特徴とする複
    数ファイル併合処理方式。
JP4187616A 1992-06-22 1992-06-22 複数ファイル併合処理方式 Pending JPH064494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4187616A JPH064494A (ja) 1992-06-22 1992-06-22 複数ファイル併合処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4187616A JPH064494A (ja) 1992-06-22 1992-06-22 複数ファイル併合処理方式

Publications (1)

Publication Number Publication Date
JPH064494A true JPH064494A (ja) 1994-01-14

Family

ID=16209229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4187616A Pending JPH064494A (ja) 1992-06-22 1992-06-22 複数ファイル併合処理方式

Country Status (1)

Country Link
JP (1) JPH064494A (ja)

Similar Documents

Publication Publication Date Title
EP0437160A2 (en) Main storage memory cards having single bit set and reset functions
JPH08235092A (ja) データ転送制御装置
JPH08106443A (ja) データ処理システム及び並列コンピュータ
JPH064494A (ja) 複数ファイル併合処理方式
JPH11184761A (ja) リードモディファイライト制御システム
JPH0341856B2 (ja)
JPH0225958A (ja) 高速データ転送システム
JPS6331806B2 (ja)
JP2000227895A (ja) 画像データ転送装置および画像データ転送方法
JPH04167039A (ja) データ書き込み方式
JPS592058B2 (ja) 記憶装置
JP2994917B2 (ja) 記憶システム
JP2755103B2 (ja) 記憶装置のアクセス方法
EP0411836A2 (en) Image processing apparatus
JPH0246967B2 (ja)
JP2845746B2 (ja) マイクロプログラム制御装置
JPS63213018A (ja) 外部記憶制御装置
JP2569524B2 (ja) 拡張記憶装置の仮想デイスク制御方式
JPH0744444A (ja) 並列ファイル生成方法およびアクセス方法
JPH0556068A (ja) 電子メール装置
JPH07319720A (ja) プロセッサの系切替え方式
JPS6368960A (ja) 共用記憶媒体の順次アクセス制御装置
JPH08223208A (ja) ファクシミリ蓄積交換装置
JPH05334012A (ja) 大容量化ディスク制御装置
JPS63259746A (ja) バンクメモリ間のデ−タ転送方式