JPH0642588B2 - 混成集積回路用基板の製造方法 - Google Patents
混成集積回路用基板の製造方法Info
- Publication number
- JPH0642588B2 JPH0642588B2 JP20342390A JP20342390A JPH0642588B2 JP H0642588 B2 JPH0642588 B2 JP H0642588B2 JP 20342390 A JP20342390 A JP 20342390A JP 20342390 A JP20342390 A JP 20342390A JP H0642588 B2 JPH0642588 B2 JP H0642588B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- manufacturing
- substrate
- conductor wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、混成集積回路用基板の製造方法に関する。さ
らに詳しくは、厚膜印刷により製造される混成集積回路
の基板表面に形成される極性表示マーク等の識別マーク
を有する混成集積回路用基板の製造方法に関する。
らに詳しくは、厚膜印刷により製造される混成集積回路
の基板表面に形成される極性表示マーク等の識別マーク
を有する混成集積回路用基板の製造方法に関する。
混成集積回路基板上に搭載される電子部品の中には、Ｉ
Ｃやタンタルコンデンサ等、所定の方向性や極性を有す
る物がある。従来、この方向性や極性が間違って搭載さ
れることを防止するために、印刷抵抗に使われる材料を
利用して、識別マークを設けることが行なわれている。 この様な識別マークを有する混成集積回路を製造する従
来の製造方法を、第５図により説明する。まず、同図
（ａ）で示すように、絶縁基板１の上に、銀ペースト、
銀−パラジウムペースト等の導体層材料をスクリーン印
刷法により印刷し、焼成し、有極性の電子部品８を搭載
するための一対の電極ランド２、３やその他の導体配線
４を形成する。次に、同図（ｂ）で示すように、酸化ル
テニウム等の抵抗ペーストをスクリーン印刷法による印
刷し、焼成し、抵抗体膜６と搭載する電子部品８の極性
を示すマーク７とを同時に形成する。この場合、識別マ
ーク７は、一方の電極ランド２の近傍に形成する。次
に、同図（ｃ）で示すように、混成集積回路用基板に電
子部品８を搭載する。このとき、極性を有する電子部品
８は、前述の識別マーク７に合わせてその搭載姿勢を決
めて、両端が各々電極ランド２、３の上に載るように搭
載する。その後、極性を有する電子部品８が正しい向き
で搭載されているかどうかを目視、あるいは画像処理に
より検査する。 近年、電子機器の小型化に伴い、混成集積回路も小形化
が要求されている。そのために、前記の識別マーク７を
電極２、３の側を通過する導体配線４の上に形成するこ
とが行われている。 他方、導体配線を形成するための銀や銀−バラジウムと
いった貴金属材料に変わり、導電層の幅が狭くなっても
電気抵抗が小さい銅が用いられるようになっている。し
かし、銅は酸化しやすいため、導体配線を銅で形成する
場合は、従来とは逆のパターン形成順序、すなわち、抵
抗ペーストを印刷し、焼成してから、銅ペーストを印刷
し、これを窒素雰囲気中で焼成する。
Ｃやタンタルコンデンサ等、所定の方向性や極性を有す
る物がある。従来、この方向性や極性が間違って搭載さ
れることを防止するために、印刷抵抗に使われる材料を
利用して、識別マークを設けることが行なわれている。 この様な識別マークを有する混成集積回路を製造する従
来の製造方法を、第５図により説明する。まず、同図
（ａ）で示すように、絶縁基板１の上に、銀ペースト、
銀−パラジウムペースト等の導体層材料をスクリーン印
刷法により印刷し、焼成し、有極性の電子部品８を搭載
するための一対の電極ランド２、３やその他の導体配線
４を形成する。次に、同図（ｂ）で示すように、酸化ル
テニウム等の抵抗ペーストをスクリーン印刷法による印
刷し、焼成し、抵抗体膜６と搭載する電子部品８の極性
を示すマーク７とを同時に形成する。この場合、識別マ
ーク７は、一方の電極ランド２の近傍に形成する。次
に、同図（ｃ）で示すように、混成集積回路用基板に電
子部品８を搭載する。このとき、極性を有する電子部品
８は、前述の識別マーク７に合わせてその搭載姿勢を決
めて、両端が各々電極ランド２、３の上に載るように搭
載する。その後、極性を有する電子部品８が正しい向き
で搭載されているかどうかを目視、あるいは画像処理に
より検査する。 近年、電子機器の小型化に伴い、混成集積回路も小形化
が要求されている。そのために、前記の識別マーク７を
電極２、３の側を通過する導体配線４の上に形成するこ
とが行われている。 他方、導体配線を形成するための銀や銀−バラジウムと
いった貴金属材料に変わり、導電層の幅が狭くなっても
電気抵抗が小さい銅が用いられるようになっている。し
かし、銅は酸化しやすいため、導体配線を銅で形成する
場合は、従来とは逆のパターン形成順序、すなわち、抵
抗ペーストを印刷し、焼成してから、銅ペーストを印刷
し、これを窒素雰囲気中で焼成する。
ところが、このような銅を用いて導体配線を形成する場
合に、前述のようにして抵抗体により識別マーク７を形
成しようとすると、識別マーク７を形成した上に導体配
線子が形成されてしまい、識別マーク７が隠れてしま
う。 そこで、本発明は、識別マークが隠れてしまうことのな
い混成集積回路用基板の製造方法を提供することを目的
とする。
合に、前述のようにして抵抗体により識別マーク７を形
成しようとすると、識別マーク７を形成した上に導体配
線子が形成されてしまい、識別マーク７が隠れてしま
う。 そこで、本発明は、識別マークが隠れてしまうことのな
い混成集積回路用基板の製造方法を提供することを目的
とする。
すなわち、前記課題を解消するため、本発明では、第一
に、絶縁基板１上に、抵抗体パターン６を形成し、さら
に有極性の電子部品８を搭載するための一対の電極ラン
ド２、３および導体配線４を形成して混成集積回路用基
板を製造する方法において、前記電極ランド２、３のち
うの一方の近傍に、回路パターンの導体配線４を水平方
向に、一部形成された切り欠き１０による識別マークを
形成することを特徴とする混成集積回路用基板の製造方
法を提供する。 第二に、絶縁基板１上に、抵抗体パターン６を形成し、
さらに有極性の電子部品８を搭載するための一対の電極
ランド２、３および導体配線４を形成して混成集積回路
用基板を製造する方法において、前記電極ランド２、３
のうちの一方の近傍に、回路パターンの導体配線４の中
央部に穴１１を設けることにより識別マークを形成する
ことを特徴とする混成集積回路用基板の製造方法を提供
する。
に、絶縁基板１上に、抵抗体パターン６を形成し、さら
に有極性の電子部品８を搭載するための一対の電極ラン
ド２、３および導体配線４を形成して混成集積回路用基
板を製造する方法において、前記電極ランド２、３のち
うの一方の近傍に、回路パターンの導体配線４を水平方
向に、一部形成された切り欠き１０による識別マークを
形成することを特徴とする混成集積回路用基板の製造方
法を提供する。 第二に、絶縁基板１上に、抵抗体パターン６を形成し、
さらに有極性の電子部品８を搭載するための一対の電極
ランド２、３および導体配線４を形成して混成集積回路
用基板を製造する方法において、前記電極ランド２、３
のうちの一方の近傍に、回路パターンの導体配線４の中
央部に穴１１を設けることにより識別マークを形成する
ことを特徴とする混成集積回路用基板の製造方法を提供
する。
本発明の前記第一の手段による混成集積回路用基板の製
造方法では、有極性の電子部品８を搭載するための一対
の電極ランド２、３の一方の近傍に、一部を切り欠いた
導体配線４が形成されている。この切り欠きが識別マー
ク７′の役割をし、これを目視あるいは画像処理のパタ
ーン認識することにより、有極性の電子部品８を搭載す
べき方向が明確にわかる。そして、この識別マーク７′
は、導体配線４の一部で形成されているため、導体配線
４のパターン形状を若干変えるだけで、既成の工程にさ
らに別の工程を付加することなく、混成集積回路用基板
を製造することができる。 この点の作用は、第二の手段においても同様である。但
し、導体配線４の形状が、切り欠きでなく穴である点が
異なる。
造方法では、有極性の電子部品８を搭載するための一対
の電極ランド２、３の一方の近傍に、一部を切り欠いた
導体配線４が形成されている。この切り欠きが識別マー
ク７′の役割をし、これを目視あるいは画像処理のパタ
ーン認識することにより、有極性の電子部品８を搭載す
べき方向が明確にわかる。そして、この識別マーク７′
は、導体配線４の一部で形成されているため、導体配線
４のパターン形状を若干変えるだけで、既成の工程にさ
らに別の工程を付加することなく、混成集積回路用基板
を製造することができる。 この点の作用は、第二の手段においても同様である。但
し、導体配線４の形状が、切り欠きでなく穴である点が
異なる。
次に、図面を参照しながら、本発明の実施例について具
体的に説明する。 第１図は、本発明の第一の実施例を示す図であり、同図
（ａ）は、電子部品８を搭載する前の状態、同図（ｂ）
は、その後の状態を示す。このような混成集積回路用基
板を製造する場合、まず、絶縁基板１の上に酸化ルテニ
ウム等の抵抗ペーストをスクリーン印刷法により印刷
し、焼成し、抵抗体膜６を形成する。次に、銅ペースト
等の導体層材料をスクリーン印刷法により印刷し、焼成
し、有極性の電子部品８を搭載するための一対の電極ラ
ンド２、３やその他の導体配線４を形成する。この場
合、一対の電極ランド２、３のうち、ランド２に有極性
部品８のプラス（＋）極の電極が接続されるとし、その
プラス極を示す切り欠き１０を識別マークとして、ラン
ド２近傍の導体配線４に形成する。 第２図は、本発明の第二の実施例を示す図であり、第一
図（ｂ）とは導体配線４に形成された識別マークが穴１
１である点が異なる。 第１図（ｂ）、第２図で示すように、この混成集積回路
基板の上には、有極性の電子部品８が載せられるが、こ
のとき、この導体配線４の形状変化による識別マークを
目視或いは該画像認識して有極性部品の方向性を決め、
電子部品の定められた極性９側を前記極性マークに合わ
せて搭載する。 前記識別マークの形状としては、切り欠きの場合、図示
のように×字形や半円形の他、十字形、円形、楕円形、
三角形、四角形、算用数字形等を例として挙げることが
できる。 このように、特別の識別マークを設けず、導体配線４の
形状を変化させて識別マークを形成するので、導体配線
４と抵抗材料の形成の順番を考えなくても識別マーカー
を形成することができる。 なお、前記第一および第二の手段において、前記切り欠
きまたは穴を形成した後、当該切り欠き１０または穴１
１の中に、さらに別のマーク７を形成しても良い。 第３図は、本発明の第三及び第四の実施例を示す図であ
り、同図（ａ）は、導体配線４の切り欠き１０の中に三
角形のマーク７を形成した状態のもの、同図（ｂ）は、
導体配線の穴１１の中に円形のマーク７を形成した状態
のものを示す。前記マーク７の形状としては、図示のよ
うな円形、三角形の他、四角形、楕円形、十字形、算用
数字形等を例として挙げることができる。 この場合、切り欠きまたは穴の形状とマーク７の形状と
を工夫することにより、極性、方向性以外の、例えば静
電容量、抵抗値といった情報を表わすこともできる。
体的に説明する。 第１図は、本発明の第一の実施例を示す図であり、同図
（ａ）は、電子部品８を搭載する前の状態、同図（ｂ）
は、その後の状態を示す。このような混成集積回路用基
板を製造する場合、まず、絶縁基板１の上に酸化ルテニ
ウム等の抵抗ペーストをスクリーン印刷法により印刷
し、焼成し、抵抗体膜６を形成する。次に、銅ペースト
等の導体層材料をスクリーン印刷法により印刷し、焼成
し、有極性の電子部品８を搭載するための一対の電極ラ
ンド２、３やその他の導体配線４を形成する。この場
合、一対の電極ランド２、３のうち、ランド２に有極性
部品８のプラス（＋）極の電極が接続されるとし、その
プラス極を示す切り欠き１０を識別マークとして、ラン
ド２近傍の導体配線４に形成する。 第２図は、本発明の第二の実施例を示す図であり、第一
図（ｂ）とは導体配線４に形成された識別マークが穴１
１である点が異なる。 第１図（ｂ）、第２図で示すように、この混成集積回路
基板の上には、有極性の電子部品８が載せられるが、こ
のとき、この導体配線４の形状変化による識別マークを
目視或いは該画像認識して有極性部品の方向性を決め、
電子部品の定められた極性９側を前記極性マークに合わ
せて搭載する。 前記識別マークの形状としては、切り欠きの場合、図示
のように×字形や半円形の他、十字形、円形、楕円形、
三角形、四角形、算用数字形等を例として挙げることが
できる。 このように、特別の識別マークを設けず、導体配線４の
形状を変化させて識別マークを形成するので、導体配線
４と抵抗材料の形成の順番を考えなくても識別マーカー
を形成することができる。 なお、前記第一および第二の手段において、前記切り欠
きまたは穴を形成した後、当該切り欠き１０または穴１
１の中に、さらに別のマーク７を形成しても良い。 第３図は、本発明の第三及び第四の実施例を示す図であ
り、同図（ａ）は、導体配線４の切り欠き１０の中に三
角形のマーク７を形成した状態のもの、同図（ｂ）は、
導体配線の穴１１の中に円形のマーク７を形成した状態
のものを示す。前記マーク７の形状としては、図示のよ
うな円形、三角形の他、四角形、楕円形、十字形、算用
数字形等を例として挙げることができる。 この場合、切り欠きまたは穴の形状とマーク７の形状と
を工夫することにより、極性、方向性以外の、例えば静
電容量、抵抗値といった情報を表わすこともできる。
【発明の効果】 以上説明した通り、本発明によれば、導体配線の形成時
に同時に識別マーカーを形成することができるので、抵
抗体膜と導体配線の形成の順番の如何にかかわらず、ま
た抵抗体材料を使うことなく、目視或いは画像認識可能
な識別マーカーを有する混成集積回路用基鈑を製造する
方法を提供することができる効果がある。
に同時に識別マーカーを形成することができるので、抵
抗体膜と導体配線の形成の順番の如何にかかわらず、ま
た抵抗体材料を使うことなく、目視或いは画像認識可能
な識別マーカーを有する混成集積回路用基鈑を製造する
方法を提供することができる効果がある。
第１図（ａ）は、本発明の実施例を示す混成集積回路用
基鈑の一部斜視図、同図（ｂ）は、同混成集積回路用基
板に有極性の電子部品を搭載した一部斜視図、第２図〜
第４図は、他の実施例を示す混成集積回路用基板に有極
性の電子部品を搭載した一部斜視図、第５図（ａ）〜
（ｃ）は、従来例を示すの混成集積回路用基板の半完成
から完成に至る斜視図である。 １…絶縁基板、２、３…電極ランド、４…導体配線、７
…識別マーク、８…電子部品、１０…切り欠き、１１…
穴
基鈑の一部斜視図、同図（ｂ）は、同混成集積回路用基
板に有極性の電子部品を搭載した一部斜視図、第２図〜
第４図は、他の実施例を示す混成集積回路用基板に有極
性の電子部品を搭載した一部斜視図、第５図（ａ）〜
（ｃ）は、従来例を示すの混成集積回路用基板の半完成
から完成に至る斜視図である。 １…絶縁基板、２、３…電極ランド、４…導体配線、７
…識別マーク、８…電子部品、１０…切り欠き、１１…
穴
Claims (2)
- 【請求項１】絶縁基板１上に、抵抗体パターン６を形成
し、さらに有極性の電子部品８を搭載するための一対の
電極ランド２、３および導体配線４を形成して混成集積
回路用基板を製造する方法において、 前記電極ランド２、３のうちの一方の近傍に、回路パタ
ーンの導体配線４を水平方向に、一部形成された切り欠
き１０による識別マークを形成することを特徴とする混
成集積回路用基板の製造方法。 - 【請求項２】絶縁基板１上に、抵抗体パターン６を形成
し、さらに有極性の電子部品８を搭載するための一対の
電極ランド２、３および導体配線４を形成して混成集積
回路用基板を製造する方法において、 前記電極ランド２、３のうちの一方の近傍に、回路パタ
ーンの導体配線４の中央部に穴１１を設けることにより
識別マークを形成することを特徴とする混成集積回路用
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20342390A JPH0642588B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20342390A JPH0642588B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0488693A JPH0488693A (ja) | 1992-03-23 |
| JPH0642588B2 true JPH0642588B2 (ja) | 1994-06-01 |
Family
ID=16473836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20342390A Expired - Lifetime JPH0642588B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642588B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2906437B1 (fr) * | 2006-09-27 | 2009-05-01 | Valeo Systemes Dessuyage | Circuit electrique comportant des moyens d'identification |
| JP5099885B2 (ja) * | 2007-04-06 | 2012-12-19 | シチズン電子株式会社 | 発光ダイオード |
| DE102013224581A1 (de) | 2013-11-29 | 2015-06-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
-
1990
- 1990-07-31 JP JP20342390A patent/JPH0642588B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0488693A (ja) | 1992-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8081059B2 (en) | Chip resistor and manufacturing method thereof | |
| JP3330387B2 (ja) | 可撓性多層回路配線基板 | |
| JP2007129239A (ja) | チップ型電気素子及びそれを含む表示装置 | |
| US3272909A (en) | Printed circuit package with indicia | |
| JPH0642588B2 (ja) | 混成集積回路用基板の製造方法 | |
| JP2002280254A (ja) | 表面実装型積層セラミック電子部品 | |
| JPH0644177U (ja) | プリント配線板 | |
| JP2707717B2 (ja) | 混成集積回路 | |
| JPS62276801A (ja) | 混成集積回路装置 | |
| JPH0737337Y2 (ja) | 回路部品 | |
| JP2002075714A (ja) | 低抵抗器及びその製造方法 | |
| JPH0427184Y2 (ja) | ||
| JPH0520359U (ja) | プリント回路基板 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JP2002204041A (ja) | 電気部品の取付位置検出構造 | |
| JP2000299342A (ja) | バンプ電極及びその製造方法 | |
| JPH08255969A (ja) | プリント基板装置 | |
| JP2013105860A (ja) | プリント配線板 | |
| JPS6329440B2 (ja) | ||
| JPS589350A (ja) | 厚膜混成集積回路の製造方法 | |
| JPH0567050U (ja) | 配線基板装置 | |
| JPH02153590A (ja) | 混成集積回路装置 | |
| JP2004128403A (ja) | 厚膜コンデンサ | |
| JPH04121708U (ja) | チツプｒネツトワーク | |
| JPH0714668U (ja) | 回路基板装置 |