JPH0641391Y2 - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH0641391Y2 JPH0641391Y2 JP4586191U JP4586191U JPH0641391Y2 JP H0641391 Y2 JPH0641391 Y2 JP H0641391Y2 JP 4586191 U JP4586191 U JP 4586191U JP 4586191 U JP4586191 U JP 4586191U JP H0641391 Y2 JPH0641391 Y2 JP H0641391Y2
- Authority
- JP
- Japan
- Prior art keywords
- master
- output
- slave
- transmission path
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【産業上の利用分野】本考案は、フリップフロップ（以
下ＦＦと称す）を含む論理回路に関するものである。
下ＦＦと称す）を含む論理回路に関するものである。
【従来の技術】図１は、ＦＦを含む論理回路を示し、１
〜４はＦＦ、５〜１１はゲートをそれぞれ示す。図１の
ような論理回路においては、３−４間のゲート数の方が
１−２間のゲート数よりも多いため、同一位相のクロッ
クで論理回路全体を動作させた場合１−２間にレーシン
グが生じる恐れがある。そこで、１乃至４のＦＦにマス
タースレーブＦＦを使用し、その遅延を含んだスレーブ
出力を使用することによりこのようなレーシングを防止
している。
〜４はＦＦ、５〜１１はゲートをそれぞれ示す。図１の
ような論理回路においては、３−４間のゲート数の方が
１−２間のゲート数よりも多いため、同一位相のクロッ
クで論理回路全体を動作させた場合１−２間にレーシン
グが生じる恐れがある。そこで、１乃至４のＦＦにマス
タースレーブＦＦを使用し、その遅延を含んだスレーブ
出力を使用することによりこのようなレーシングを防止
している。
【考案が解決しようとする課題】ところで、このような
論理回路においては演算処理の時間を短くしなければ成
らず、クロックの１周期も小さくする必要がある。とこ
ろがスレーブ出力は既に遅延を含んでいる為に、クロッ
クの１周期が少なくともその分大きくなってしまう。そ
こで、本考案は、マスタースレーブＦＦを含む論理回路
において、クロックの周期を短くできるような論理回路
を提案するものである。
論理回路においては演算処理の時間を短くしなければ成
らず、クロックの１周期も小さくする必要がある。とこ
ろがスレーブ出力は既に遅延を含んでいる為に、クロッ
クの１周期が少なくともその分大きくなってしまう。そ
こで、本考案は、マスタースレーブＦＦを含む論理回路
において、クロックの周期を短くできるような論理回路
を提案するものである。
【課題を解決するための手段】その為、本考案では、複
数のマスタスレーブフリップフロップを含み、前段のマ
スタースレーブフリップフロップと後段のマスタースレ
ーブフリップフロップに同一のクロックが供給される論
理回路において、該複数のマスタースレーブフリップフ
ロップの各々に、該マスタースレーブフリップフロップ
の出力をマスター出力とするか前記マスター出力より遅
延を含むスレーブ出力とするかを選択する選択手段を設
け、前記選択手段は、該前段のマスタースレーブフリッ
プフロップの出力側と後段のマスタースレーブフリップ
フロップの入力側を接続する信号伝送経路に応じて外部
から与えられる選択信号により、前記信号伝送経路でデ
イレイ時間が大きい場合はマスター出力を選択して伝送
経路に接続し、前記信号伝送経路でデイレイ時間が小さ
い場合はスレーブ出力を選択して上記信号伝送経路に接
続することを特徴とする。
数のマスタスレーブフリップフロップを含み、前段のマ
スタースレーブフリップフロップと後段のマスタースレ
ーブフリップフロップに同一のクロックが供給される論
理回路において、該複数のマスタースレーブフリップフ
ロップの各々に、該マスタースレーブフリップフロップ
の出力をマスター出力とするか前記マスター出力より遅
延を含むスレーブ出力とするかを選択する選択手段を設
け、前記選択手段は、該前段のマスタースレーブフリッ
プフロップの出力側と後段のマスタースレーブフリップ
フロップの入力側を接続する信号伝送経路に応じて外部
から与えられる選択信号により、前記信号伝送経路でデ
イレイ時間が大きい場合はマスター出力を選択して伝送
経路に接続し、前記信号伝送経路でデイレイ時間が小さ
い場合はスレーブ出力を選択して上記信号伝送経路に接
続することを特徴とする。
【作用】本考案の詳細は、図２で示されるが、前記信号
伝送経路でデイレイ時間が大きい場合はマスター出力を
選択して伝送経路に接続し、前記信号伝送経路でデイレ
イ時間が小さい場合はスレーブ出力を選択して上記信号
伝送経路に接続する。
伝送経路でデイレイ時間が大きい場合はマスター出力を
選択して伝送経路に接続し、前記信号伝送経路でデイレ
イ時間が小さい場合はスレーブ出力を選択して上記信号
伝送経路に接続する。
【実施例】図２は、本考案の１実施例である論理回路を
実施するためのマスタースレーブＦＦ、及びマスター出
力スレーブ出力の選択手段により構成される論理素子を
示し、２１はマスタースレーブＦＦ、２２〜２４はＡＮ
Ｄゲート、２５はＯＲゲードをそれぞれ示す。マスター
スレーブＦＦのマスター出力、スレーブ出力のうちいず
れを選択するかは、ゲート２２に入力される信号により
決定される。本実施例では、”１”がゲート２２に入力
されるとマスター出力を”０”がゲート２２に入力され
るとスレーブ出力を選択する。このような論理素子を図
１に示した論理回路のＦＦ１乃至４に適用する。そして
１−２間のようにゲート数が少ない場合にはスレーブ出
力を選択し、３−４間のようにゲート数が多い場合には
マスター出力を選択する。このように、ゲート数が多い
場合には遅延を含まないマスター出力を選択することに
より信号の伝送を開始する時点か早くなり、クロックの
周期を短くできる。又、ゲート数が少ない場合には遅延
を含むスレーブ出力を選択することによりレーシングが
生じることもない。
実施するためのマスタースレーブＦＦ、及びマスター出
力スレーブ出力の選択手段により構成される論理素子を
示し、２１はマスタースレーブＦＦ、２２〜２４はＡＮ
Ｄゲート、２５はＯＲゲードをそれぞれ示す。マスター
スレーブＦＦのマスター出力、スレーブ出力のうちいず
れを選択するかは、ゲート２２に入力される信号により
決定される。本実施例では、”１”がゲート２２に入力
されるとマスター出力を”０”がゲート２２に入力され
るとスレーブ出力を選択する。このような論理素子を図
１に示した論理回路のＦＦ１乃至４に適用する。そして
１−２間のようにゲート数が少ない場合にはスレーブ出
力を選択し、３−４間のようにゲート数が多い場合には
マスター出力を選択する。このように、ゲート数が多い
場合には遅延を含まないマスター出力を選択することに
より信号の伝送を開始する時点か早くなり、クロックの
周期を短くできる。又、ゲート数が少ない場合には遅延
を含むスレーブ出力を選択することによりレーシングが
生じることもない。
【考案の効果】以上説明したように、本考案によれば、
クロックの周期を短くして論理演算の処理時間を短縮で
き、又、ゲート数の変更により出力を変更しなければ，
成らない場合でも容易に出力を変更できる。
クロックの周期を短くして論理演算の処理時間を短縮で
き、又、ゲート数の変更により出力を変更しなければ，
成らない場合でも容易に出力を変更できる。
【図１】ＦＦを含む論理回路を示す図である。
【図２】本考案の１実施例である論理回路を示す図であ
る。
る。
２１はマスタースレーブＦＦ、 ２２乃至２４はＡＮＤゲート ２５はＯＲゲート。
Claims (1)
- 【請求項１】複数のマスタスレーブフリップフロップを
含み、前段のマスタースレーブフリップフロップと後段
のマスタースレーブフリップフロップに同一のクロック
が供給される論理回路において、該複数のマスタースレ
ーブフリップフロップの各々に、該マスタースレーブフ
リップフロップの出力をマスター出力とするか前記マス
ター出力より遅延を含むスレーブ出力とするかを選択す
る選択手段を設け、前記選択手段は、該前段のマスター
スレーブフリップフロップの出力側と後段のマスタース
レーブフリップフロップの入力側を接続する信号伝送経
路に応じて外部から与えられる選択信号により、前記信
号伝送経路でデイレイ時間が大きい場合はマスター出力
を選択して伝送経路に接続し、前記信号伝送経路でデイ
レイ時間が小さい場合はスレーブ出力を選択して上記信
号伝送経路に接続することを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4586191U JPH0641391Y2 (ja) | 1991-06-19 | 1991-06-19 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4586191U JPH0641391Y2 (ja) | 1991-06-19 | 1991-06-19 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496128U JPH0496128U (ja) | 1992-08-20 |
| JPH0641391Y2 true JPH0641391Y2 (ja) | 1994-10-26 |
Family
ID=31780484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4586191U Expired - Lifetime JPH0641391Y2 (ja) | 1991-06-19 | 1991-06-19 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0641391Y2 (ja) |
-
1991
- 1991-06-19 JP JP4586191U patent/JPH0641391Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0496128U (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183260B2 (ja) | スキャンフリップフロップ回路 | |
| KR960003102A (ko) | 고속 동기 논리 데이타 래치 장치 | |
| JPH0641391Y2 (ja) | 論理回路 | |
| JPH07231246A (ja) | ラッチ回路 | |
| JP2619448B2 (ja) | ディジタル式位相比較回路 | |
| JP3651659B2 (ja) | イネーブル付きラッチ回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPS6243409Y2 (ja) | ||
| JPS60149222A (ja) | 論理回路 | |
| JP2545986B2 (ja) | 論理パス多重化方式 | |
| JPH04105412A (ja) | フリップフロップ | |
| JPH0654860B2 (ja) | フリップフロップ回路 | |
| US6067630A (en) | Signal processor | |
| JPH07273642A (ja) | 非同期式カウンタのテスト回路 | |
| JPS62187874U (ja) | ||
| JPS6313558Y2 (ja) | ||
| JP2810584B2 (ja) | シリアルデータ転送回路 | |
| JP2668215B2 (ja) | マイクロコンピユータ | |
| JPS59190711A (ja) | マスタ−スレ−ブフリツプフロツプ回路 | |
| JPH03216898A (ja) | 集積回路 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPS63250149A (ja) | 半導体装置 | |
| JPH05325564A (ja) | 半導体記憶装置のシステムクロックの入力バッファ | |
| JPH02130020A (ja) | 遅延回路 | |
| JPH08279298A (ja) | 正逆シフトレジスタおよびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19950509 |