JPH0636385U - 昇圧コンバータの電流検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 入力電流を検出する際における電力損失を抑
制する。 【構成】 インダクタンス３に補助巻線３Ｂを巻き回
す。また、ＦＥＴ４と直列にカレントトランス21を接続
する。ＦＥＴ４のオン時において、カレントトランス21
の二次電流に基づき、コンデンサ33を充電する。一方、
ＦＥＴ４のオフ時において、検出電流Ｉｓｉｎｋにより
コンデンサ33は放電する。このコンデンサ33両端電圧Ｖ
ｃを電流検出信号として取出す。 【効果】 直流入力電圧Ｖｉｎラインに、電流検出用の
抵抗が接続されておらず、動作時における電力損失がな
い。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、スイッチング電源装置の力率改善回路などに応用される昇圧コンバ ータの電流検出回路に関する。

【０００２】

【従来の技術】

図２は、従来の定電圧制御帰還ループと定電流制御帰還ループとを備えた昇圧 チョッパ型（Ｂｏｏｓｔ型）コンバータを、スイッチング電源装置の力率改善回 路として用いた場合の回路図を示し、１は商用電源、２は商用電源１からの交流 電源電圧を整流するダイオードブリッジからなる整流回路であり、直流入力電圧 Ｖｉｎが出力される整流回路２の両端には、インダクタンス３とスイッチング素 子たるＭＯＳ型ＦＥＴ４との直列回路が接続される。また、前記ＦＥＴ４の両端 にはダイオード５と平滑コンデンサ６との直列回路が接続されており、平滑コン デンサ６の両端に接続された出力端子＋Ｖ，−Ｖより直流出力電圧Ｖｏｕｔが得 られるようになっている。

【０００３】 一方、定電圧制御帰還ループとして、前記直流出力電圧ＶOUT を検出する電圧 検出回路７が出力端子＋Ｖ，−Ｖの両端に接続されており、この電圧検出回路７ からの出力信号が、誤差増幅器８により基準電圧と比較増幅される。これに対し 、定電流制御帰還ループとして、前記整流回路２の一端とＦＥＴ４のソース間に は、直流入力電圧Ｖｉｎラインを流れる整流回路２からの入力電流Ｉｉｎを検出 する電流検知器たる抵抗９が挿入接続される。前記誤差増幅器８の出力端子は誤 差増幅器10の非反転入力端子に接続されるとともに、この誤差増幅器10の非反転 入力端子と前記抵抗９の一端が電流制限用抵抗11を介して接続され、かつ、抵抗 ９の他端は電流制限用抵抗12を介して誤差増幅器10の反転入力端子に接続されて いる。そして、誤差増幅器10は前記誤差増幅器８の電圧検出信号と抵抗９からの 電流検出信号とを比較増幅し、この比較結果に基づいて、パルス幅制御回路13に よりＦＥＴ４のパルス導通幅を制御するように構成している。

【０００４】 上記構成の昇圧コンバータにおいて、ＦＥＴ４がオンの時には、インダクタン ス３に直流入力電圧Ｖｉｎが印加されるため、このインダクタンス３にエネルギ ーが蓄えられる。これに対して、スイッチング素子４がオフの時には、直流電圧 源１からの直流入力電圧Ｖｉｎとともに、前記インダクタンス３に蓄えられたエ ネルギーがダイオード５より出力側の平滑コンデンサ６に送り出され、これによ って、直流入力電圧Ｖｉｎよりも直流出力電圧Ｖｏｕｔを高く取出すことが可能 となる。また、前記誤差増幅器10は、誤差増幅器８からの誤差増幅信号と抵抗９ からの電流検出信号とを比較増幅し、その結果に基づいてパルス幅制御回路13よ りＦＥＴ４のパルス導通幅を制御する。この時、図３に示すように、インダクタ ンス３を流れるインダクタ電流ＩＬは、ＦＥＴ４のオン時間ｔｏｎおよびオフ時 間ｔｏｆｆに応じて傾斜上昇／傾斜下降を繰り返すため、このインダクタ電流Ｉ Ｌの平均値として表わされる入力電流Ｉｉｎが、直流入力電圧Ｖｉｎに比例した 全波整流波形となるようにＦＥＴ４のオン，オフ制御を行えば、入力電流Ｉｉｎ の高周波成分を低減して、高力率を達成することが可能となる。

【０００５】

【考案が解決しようとする課題】

上記従来技術のコンバータにおいては、直流入力電圧Ｖｉｎラインに電流検出 器としての抵抗９が挿入接続されているため、この抵抗９を流れる電流に応じた 電力損失が発生する。したがって、特に図２に示すように、この昇圧コンバータ をスイッチング電源装置の力率改善回路として用いた場合には、前記抵抗９の電 力損失が装置全体の効率に大きく影響を及ぼし、高効率を達成できないといった 問題点を有する。

【０００６】 そこで、本考案は上記問題点を解決して、入力電流を検出する際における電力 損失を抑制することの可能な昇圧コンバータを提供することを目的とする。

【０００７】

【課題を解決するための手段】

本考案は、交流電源電圧を整流して直流入力電圧を出力する整流回路と、この 整流回路に接続されるインダクタンスとスイッチング素子とからなる直列回路と を有し、前記スイッチング素子がオンの時に前記インダクタンスにエネルギーを 蓄え、前記スイッチング素子がオフの時にこのエネルギーを出力側に送り出すよ うにした昇圧コンバータにおいて、前記スイッチング素子と直列にカレントトラ ンスを接続するとともに、前記インダクタンスに補助巻線を巻き回し、前記カレ ントトランスおよび補助巻線から出力される電流検出信号に基づき前記直流入力 電圧ラインを流れる入力電流を検出するように構成したものである。

【０００８】

【作用】

上記構成により、カレントトランスおよび補助巻線からの電流検出信号に基づ いて、直流入力電圧ラインを流れる入力電流が検出されるため、この直流入力電 圧ラインにおける電力の損失を無視できる。

【０００９】

【実施例】

以下、本考案の一実施例につき、図１を参照して説明する。なお、図１におい て、前記従来例における図２の回路図と同一部分には同一符号を付し、その共通 する部分の詳細なる説明は省略する。

【００１０】 図１は、本考案における昇圧チョッパ型コンバータの回路図を示すものである 。同図において、前記抵抗９に代わり、電流検出器としてインダクタンス３の主 巻線３Ａに補助巻線３Ｂが巻き回され、かつ、ＦＥＴ４と直列に一次巻線21Ａと 二次巻線21Ｂとを絶縁するカレントトランス21が接続される。前記インダクタン ス３の補助巻線３Ｂの非ドット側ラインにはダイオード22が挿入接続され、この ダイオード22のカソードに抵抗23を介して、ＮＰＮ型トランジスタ24のベース， コレクタが接続されるとともに、トランジスタ24のエミッタと前記補助巻線３Ｂ のドット側ライン間に抵抗25が接続される。また、前記トランジスタ24および抵 抗25と対をなすように、トランジスタ26および抵抗27との直列回路が接地ライン と補助巻線３Ｂのドット側ライン間に接続され、トランジスタ24，26のベースど うしが接続されることで、第１の電流検出回路28が構成される。一方、第２の電 流検出回路29は、前記カレントトランス21と、このカレントトランス21の二次巻 線21Ｂのドット側ラインに挿入接続されたダイオード30と、二次巻線21Ｂ間に接 続されたダイオード31と抵抗32の直列回路と、接地ラインと補助巻線３Ｂのドッ ト側ライン間に接続されたコンデンサ33とにより構成される。そして、補助巻線 ３Ｂのドット側と、二次巻線21Ｂの非ドット側がともに電流制限用の抵抗34を介 して誤差増幅器10の非反転入力端子に接続され、また、この誤差増幅器10の反転 入力端子と前記ダイオード10のカソード、すなわち接地ライン間に電流制限用の 抵抗35が接続される点以外は、前記図２と同一の回路構成となっている。

【００１１】 次に、上記構成に付き、その作用を説明する。定常状態において、ＦＥＴ４が オンしている間には、図３に示すようにインダクタンス３のインダクタ電流ＩＬ が傾斜上昇し、このインダクタンス３にエネルギーが蓄えられるとともに、第２ の電流検出回路29においては、カレントトランス21を流れる電流によって、二次 巻線21Ｂからの二次電流がダイオード30を介してコンデンサ33に流れ込み、コン デンサ33の充電電圧は、次の数式のように傾斜上昇する。

【００１２】

【数１】

【００１３】 但し、上記数式において、Ｒｓは抵抗32の抵抗値、Ｉｐはカレントトランス21 の一次巻線21Ａを流れる電流、Ｎｐ２は一次巻線21Ａの巻線数、Ｎｓ２は二次巻 線21Ｂの巻線数である。このとき、第１の電流検出回路28において、インダクタ ンス３の補助巻線３Ｂに発生する二次電流は、ダイオード22によってその流れを 阻止されるため、ダイオード22からの検出電流Ｉｓｉｎｋは流れなくなり、トラ ンジスタ24，26はいずれもオフする。すなわち、誤差増幅器10の非反転入力端子 は、第２の電流検出回路29で得られた、カレントトランス21の一次電流Ｉｐに比 例したコンデンサ33の電圧レベルが印加されることになる。

【００１４】 これに対し、ＦＥＴ４がオフすると、直流入力電圧Ｖｉｎとともに、前記イン ダクタンス３に蓄えられたエネルギーがダイオード５より出力側の平滑コンデン サ６に送り出される。このとき、第１の電流検出回路28において、インダクタン ス３のインダクタ電流ＩＬは、インダクタンス容量をＬとすると、次の数式のよ うに傾斜下降する。

【００１５】

【数２】

【００１６】 また、カレントトランス21の一次電流Ｉｐとして、このインダクタ電流ＩＬの 傾斜下降が次の数式のように移動される。

【００１７】

【数３】

【００１８】 但し、上記数式において、Ｉａは抵抗32を流れる電流、ｎ２はカレントトラン ス21の巻線比（ｎ２＝Ｎｓ２／Ｎｐ２）である。このとき、インダクタンス３の 主巻線３Ａの巻線数をＮｐ１、補助巻線３Ｂの巻線数をＮｓ１、抵抗23の抵抗値 をＲ１、抵抗25，27の抵抗値をＲ２とすると、補助巻線３Ｂからは、ダイオード 22を介して次の数式に示す検出電流Ｉｓｉｎｋが出力される。

【００１９】

【数４】

【００２０】 この検出電流Ｉｓｉｎｋによりトランジスタ24，26はターンオンするが、トラ ンジスタ24，26はいわゆるカレントミラーとして動作するため、トランジスタ26 のコレクタ電流は、前記検出電流Ｉｓｉｎｋと等しくなり、前記コンデンサ33に 蓄えられた電荷がトランジスタ26を介して抵抗27に移動する。したがって、イン ダクタンス３の補助巻線３Ｂより検出電流Ｉｓｉｎｋが出力されると、コンデン サ33はこの検出電流Ｉｓｉｎｋに基づいて放電する。この一連の動作によって、 コンデンサ33の両端電圧Ｖｃは前記インダクタンス３のインダクタ電流ＩＬの波 形と略等しくなるため、この両端電圧ＶＣを電流検出信号として誤差増幅器10に 供給し、かつ、従来例と同様の制御を行うことによって、直流入力電圧Ｖｉｎに 比例した入力電流Ｉｉｎを得ることが可能となる。

【００２１】 なお、前記コンデンサ33の放電においては、次の数式が成立する。

【００２２】

【数５】

【００２３】 このとき、ｄＶＣ／ｄｔ＝Ｉｓｉｎｋ／Ｃ（但し、Ｃはコンデンサ33の容量で ある。）であるため、上記数式５は、次の数式６に置き換えられる。

【００２４】

【数６】

【００２５】 さらに、インダクタンス３の主巻線３Ａと補助巻線３Ｂとの巻線比をｎ１、つ まりｎ１＝Ｎｓ１／Ｎｐ１であるとすると、この数式６は、次の数式７に置き換 えられる。

【００２６】

【数７】

【００２７】 すなわち、この数式７に基づいて、コンデンサ33の容量Ｃを定めることができ る。

【００２８】 以上のように、上記実施例によれば、ＦＥＴ４のオン時において、インダクタ 電流ＩＬの傾斜上昇をカレントトランス21により検出し、このカレントトランス 21の二次電流に基づいて、コンデンサ33を充電するとともに、ＦＥＴ４のオフ時 に、インダクタ電流ＩＬの傾斜下降を補助巻線３Ｂにより検出し、ダイオード22 を介して出力される検出電流Ｉｓｉｎｋに基づいてコンデンサ33を放電させ、こ のコンデンサ33の両端電圧を電流検出信号として取り出すことで、インダクタ電 流ＩＬの平均値である入力電流Ｉｉｎを、直流入力電圧Ｖｉｎの全波整流波形に 比例させることが可能となる。このとき、直流入力電圧Ｖｉｎラインには、従来 例と異なり電力を消費する抵抗が接続されておらず、特に、この昇圧コンバータ をスイッチング電源装置の力率改善回路として用いた場合、昇圧コンバータ内部 の電力損失が殆どなくなるため、装置全体の高効率化を達成することが可能とな る。

【００２９】 なお、本考案は上記実施例に限定されるものではなく、本考案の要旨の範囲に おいて種々の変形実施が可能である。例えば、スイッチング素子は、実施例中に おけるＭＯＳ型ＦＥＴに限らず、スイッチングトランジスタを用いることも可能 である。

【００３０】

【考案の効果】

本考案は、交流電源電圧を整流して直流入力電圧を出力する整流回路と、この 整流回路に接続されるインダクタンスとスイッチング素子とからなる直列回路と を有し、前記スイッチング素子がオンの時に前記インダクタンスにエネルギーを 蓄え、前記スイッチング素子がオフの時にこのエネルギーを出力側に送り出すよ うにした昇圧コンバータにおいて、前記スイッチング素子と直列にカレントトラ ンスを接続するとともに、前記インダクタンスに補助巻線を巻き回し、前記カレ ントトランスおよび補助巻線から出力される電流検出信号に基づき前記直流入力 電圧ラインを流れる入力電流を検出するように構成したものであり、入力電流を 検出する際における電力損失を抑制することの可能な昇圧コンバータを提供でき る。

【図面の簡単な説明】

【図１】本考案の一実施例を示す昇圧チョッパ型コンバ
ータの回路図である。

【図２】同上従来例を示す回路図である。

【図３】動作状態を示す各部の波形である。

【符号の説明】

２ 整流回路 ３ インダクタンス ３Ｂ 補助巻線 ４ ＦＥＴ（スイッチング素子） 21 カレントトランス

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 交流電源電圧を整流して直流入力電圧を
   出力する整流回路と、この整流回路に接続されるインダ
   クタンスとスイッチング素子とからなる直列回路とを有
   し、前記スイッチング素子がオンの時に前記インダクタ
   ンスにエネルギーを蓄え、前記スイッチング素子がオフ
   の時にこのエネルギーを出力側に送り出すようにした昇
   圧コンバータにおいて、前記スイッチング素子と直列に
   カレントトランスを接続するとともに、前記インダクタ
   ンスに補助巻線を巻き回し、前記カレントトランスおよ
   び補助巻線から出力される電流検出信号に基づき前記直
   流入力電圧ラインを流れる入力電流を検出するように構
   成したことを特徴とする昇圧コンバータの電流検出回
   路。