JPH06348506A - 割り込み報告装置 - Google Patents
割り込み報告装置Info
- Publication number
- JPH06348506A JPH06348506A JP13346493A JP13346493A JPH06348506A JP H06348506 A JPH06348506 A JP H06348506A JP 13346493 A JP13346493 A JP 13346493A JP 13346493 A JP13346493 A JP 13346493A JP H06348506 A JPH06348506 A JP H06348506A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- cpu
- circuit
- request
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 プロセス計算制御装置のＣＰＵリプレースを
効率よく行えるようにする。 【構成】 割り込み検出回路６で検出した割り込み情報
を運転系ＣＰＵ１へ送るとともに、コピー回路９はその
情報を割り込み記憶回路１１へ蓄積して割り込み要求回
路１０から開発系ＣＰＵへ割り込みを発生させる。この
割り込みへの応答によりＣＰＵ２は割り込み記憶回路１
１から割り込み情報を取り込んで、割り込み処理プログ
ラムのデバッグを行う。 【効果】 開発系ＣＰＵを接続するだけでそのプログラ
ム開発が行え、またその開発終了後は切り替え回路７、
８の操作だけで開発系ＣＰＵを運転系ＣＰＵとすること
ができ、操作が容易となる。
効率よく行えるようにする。 【構成】 割り込み検出回路６で検出した割り込み情報
を運転系ＣＰＵ１へ送るとともに、コピー回路９はその
情報を割り込み記憶回路１１へ蓄積して割り込み要求回
路１０から開発系ＣＰＵへ割り込みを発生させる。この
割り込みへの応答によりＣＰＵ２は割り込み記憶回路１
１から割り込み情報を取り込んで、割り込み処理プログ
ラムのデバッグを行う。 【効果】 開発系ＣＰＵを接続するだけでそのプログラ
ム開発が行え、またその開発終了後は切り替え回路７、
８の操作だけで開発系ＣＰＵを運転系ＣＰＵとすること
ができ、操作が容易となる。
Description
【０００１】
【産業上の利用分野】本発明は、プロセス制御用計算シ
ステムの割り込み報告装置に関するものである。
ステムの割り込み報告装置に関するものである。
【０００２】
【従来の技術】プロセスの計算制御装置は、プロセスが
通常動作をしているときにはプロセス状態量を取り込ん
で処理を行い、その処理結果に応じてプロセス状態量の
制御を行う。プロセスに通常動作では生じない状態変化
が生じると、これは割り込み検出装置により検出され、
割り込み報告装置を介して計算制御装置へ割り込みがか
けられる。計算制御装置はこの割り込みに対応した異常
処理（割り込み処理）を実行して、プロセスの制御やオ
ペレータへの操作指示などを行う。
通常動作をしているときにはプロセス状態量を取り込ん
で処理を行い、その処理結果に応じてプロセス状態量の
制御を行う。プロセスに通常動作では生じない状態変化
が生じると、これは割り込み検出装置により検出され、
割り込み報告装置を介して計算制御装置へ割り込みがか
けられる。計算制御装置はこの割り込みに対応した異常
処理（割り込み処理）を実行して、プロセスの制御やオ
ペレータへの操作指示などを行う。
【０００３】このような計算制御装置のＣＰＵをリプレ
ースする場合、新しいＣＰＵ（以下新ＣＰＵ）は今まで
使われていたＣＰＵ（以下旧ＣＰＵ）とは一般にハード
ウエアやＯＳが必ずしも同じではない。従ってリプレー
スにあたっては、新ＣＰＵが旧ＣＰＵと同じ機能を持つ
ようにデバッグを繰り返し、割り込み処理用のプログラ
ム開発を行う必要がある。ここで行われるデバッグの主
なものは、（イ）割り込み受付が新ＣＰＵで正しく行わ
れるか、（ロ）割り込み時に起動される割り込み処理が
正しく動作しているか、（ハ）割り込み処理終了後に割
り込み前の処理に正しく戻れるか、の３点のチェックで
ある。このようなチェックを行うため、従来はＣＰＵの
リプレース時にまず、プロセス制御用に旧ＣＰＵと旧割
り込み報告装置と旧割り込み検出装置をそのまま使用
し、プログラム開発用に新ＣＰＵと新割り込み報告装置
と新割り込み検出装置を設置し、旧割り込み検出装置に
接続されているプロセス信号を新割り込み検出装置にも
接続する。これにより、プロセス信号の変化が旧割り込
み検出装置で検出され旧ＣＰＵへ割り込み報告されると
同時に、同じプロセス信号の変化が新割り込み検出装置
でも検出され、新ＣＰＵへも割り込み報告される。従っ
て両ＣＰＵの処理結果を比較検討することにより新ＣＰ
Ｕの割り込み処理プログラムのデバッグが行える。この
デバッグが終了すると、旧ＣＰＵ、旧割り込み報告装
置、および旧割り込み検出装置が不要となり、また旧割
り込み検出装置とプロセス信号の接続も不要となる。そ
してプロセス信号の変化は、新割り込み検出装置で検出
されて新ＣＰＵへ割り込み報告され、プロセス制御に用
いられる。こうしてＣＰＵのリプレースが完了する。ま
た、特公昭６３−４９８１５号公報に示された技術で
は、複数のＣＰＵへ割り込みを報告する装置として各Ｃ
ＰＵ毎に割り込み要因を蓄積する手段を備え、ＣＰＵリ
プレース時の割り込み報告装置の新設を不要としてい
る。
ースする場合、新しいＣＰＵ（以下新ＣＰＵ）は今まで
使われていたＣＰＵ（以下旧ＣＰＵ）とは一般にハード
ウエアやＯＳが必ずしも同じではない。従ってリプレー
スにあたっては、新ＣＰＵが旧ＣＰＵと同じ機能を持つ
ようにデバッグを繰り返し、割り込み処理用のプログラ
ム開発を行う必要がある。ここで行われるデバッグの主
なものは、（イ）割り込み受付が新ＣＰＵで正しく行わ
れるか、（ロ）割り込み時に起動される割り込み処理が
正しく動作しているか、（ハ）割り込み処理終了後に割
り込み前の処理に正しく戻れるか、の３点のチェックで
ある。このようなチェックを行うため、従来はＣＰＵの
リプレース時にまず、プロセス制御用に旧ＣＰＵと旧割
り込み報告装置と旧割り込み検出装置をそのまま使用
し、プログラム開発用に新ＣＰＵと新割り込み報告装置
と新割り込み検出装置を設置し、旧割り込み検出装置に
接続されているプロセス信号を新割り込み検出装置にも
接続する。これにより、プロセス信号の変化が旧割り込
み検出装置で検出され旧ＣＰＵへ割り込み報告されると
同時に、同じプロセス信号の変化が新割り込み検出装置
でも検出され、新ＣＰＵへも割り込み報告される。従っ
て両ＣＰＵの処理結果を比較検討することにより新ＣＰ
Ｕの割り込み処理プログラムのデバッグが行える。この
デバッグが終了すると、旧ＣＰＵ、旧割り込み報告装
置、および旧割り込み検出装置が不要となり、また旧割
り込み検出装置とプロセス信号の接続も不要となる。そ
してプロセス信号の変化は、新割り込み検出装置で検出
されて新ＣＰＵへ割り込み報告され、プロセス制御に用
いられる。こうしてＣＰＵのリプレースが完了する。ま
た、特公昭６３−４９８１５号公報に示された技術で
は、複数のＣＰＵへ割り込みを報告する装置として各Ｃ
ＰＵ毎に割り込み要因を蓄積する手段を備え、ＣＰＵリ
プレース時の割り込み報告装置の新設を不要としてい
る。
【０００４】
【発明が解決しようとする課題】上記した従来技術で
は、ＣＰＵリプレース時に、まず新割り込み検出装置の
設置と、その新割り込み検出装置とプロセス信号の接続
作業とが必要となり、またプログラム開発終了後には、
旧割り込み検出装置の撤去とその旧割り込み検出装置と
プロセス信号の切り離し作業とが必要となり、作業効率
がよくない。また、各ＣＰＵ毎に割り込み要因を蓄積す
るようにした従来技術では、複数のＣＰＵ全てが割り込
み要因を取り込まないかぎり、次の割り込み報告が出来
ないので、あるＣＰＵが割り込み要因を取り込めない場
合が発生すると、他のＣＰＵへは次の割り込み報告が出
来なくなる、という問題がある。
は、ＣＰＵリプレース時に、まず新割り込み検出装置の
設置と、その新割り込み検出装置とプロセス信号の接続
作業とが必要となり、またプログラム開発終了後には、
旧割り込み検出装置の撤去とその旧割り込み検出装置と
プロセス信号の切り離し作業とが必要となり、作業効率
がよくない。また、各ＣＰＵ毎に割り込み要因を蓄積す
るようにした従来技術では、複数のＣＰＵ全てが割り込
み要因を取り込まないかぎり、次の割り込み報告が出来
ないので、あるＣＰＵが割り込み要因を取り込めない場
合が発生すると、他のＣＰＵへは次の割り込み報告が出
来なくなる、という問題がある。
【０００５】本発明の目的は、ＣＰＵリプレース時に、
割り込み検出装置の設置と撤去およびその割り込み検出
装置とプロセス信号の接続と切り離し作業をしなくて
も、新ＣＰＵのプログラム開発とその開発終了後の新Ｃ
ＰＵによるプロセス制御を行えるようにした割り込み報
告装置を提供することにある。
割り込み検出装置の設置と撤去およびその割り込み検出
装置とプロセス信号の接続と切り離し作業をしなくて
も、新ＣＰＵのプログラム開発とその開発終了後の新Ｃ
ＰＵによるプロセス制御を行えるようにした割り込み報
告装置を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的は、プロセス
の状態変化を検出して割り込み要求を発生するところの
複数の割り込み検出装置とプロセス制御用のＣＰＵとの
間に設置される割り込み報告装置に於て、上記割り込み
要求が入力されたときにその割り込み要求を発生した上
記割り込み検出装置とその割り込み要因とを割り込み情
報として取り込む割り込み検出回路と、該回路とプロセ
ス制御に用いられる運転系ＣＰＵとの間の情報のやりと
りを行う第１のインタフェース回路と、上記割り込み検
出回路から上記運転系ＣＰＵへ出力される割り込み情報
を読み込んで上記運転系ＣＰＵをリプレースするための
開発系ＣＰＵへ転送するための割り込み転送回路と、該
回路と上記開発系ＣＰＵとの間の信号のやり取りを行う
第２のインタフェース回路とを備えることにより達成さ
れ、また、上記の割り込み検出回路と、該割り込み検出
回路から出力される上記割り込み情報をＣＰＵへ転送す
るためのＣＰＵ対応に設けられた割り込み転送回路と、
上記割り込み検出回路から出力される割り込み情報をど
のＣＰＵへ直接送るかを選択する選択スイッチと、ＣＰ
Ｕ対応に設置され、上記選択スイッチにより選択された
ＣＰＵへは上記選択スイッチから出力される割り込み情
報を当該ＣＰＵへ送り、上記選択スイッチにより選択さ
れていないＣＰＵへは上記該当する割り込み転送回路か
らの割り込み情報を当該ＣＰＵへ転送するように制御さ
れる入力スイッチとを備えることにより達成される。
の状態変化を検出して割り込み要求を発生するところの
複数の割り込み検出装置とプロセス制御用のＣＰＵとの
間に設置される割り込み報告装置に於て、上記割り込み
要求が入力されたときにその割り込み要求を発生した上
記割り込み検出装置とその割り込み要因とを割り込み情
報として取り込む割り込み検出回路と、該回路とプロセ
ス制御に用いられる運転系ＣＰＵとの間の情報のやりと
りを行う第１のインタフェース回路と、上記割り込み検
出回路から上記運転系ＣＰＵへ出力される割り込み情報
を読み込んで上記運転系ＣＰＵをリプレースするための
開発系ＣＰＵへ転送するための割り込み転送回路と、該
回路と上記開発系ＣＰＵとの間の信号のやり取りを行う
第２のインタフェース回路とを備えることにより達成さ
れ、また、上記の割り込み検出回路と、該割り込み検出
回路から出力される上記割り込み情報をＣＰＵへ転送す
るためのＣＰＵ対応に設けられた割り込み転送回路と、
上記割り込み検出回路から出力される割り込み情報をど
のＣＰＵへ直接送るかを選択する選択スイッチと、ＣＰ
Ｕ対応に設置され、上記選択スイッチにより選択された
ＣＰＵへは上記選択スイッチから出力される割り込み情
報を当該ＣＰＵへ送り、上記選択スイッチにより選択さ
れていないＣＰＵへは上記該当する割り込み転送回路か
らの割り込み情報を当該ＣＰＵへ転送するように制御さ
れる入力スイッチとを備えることにより達成される。
【０００７】
【作用】割り込み検出回路は割り込みを発生した割り込
み検出装置のアドレスとその割り込み要因からなる割り
込み情報を取り込み、運転系ＣＰＵへ送ることでプロセ
スは運転できる。そしてその状態で運転系ＣＰＵへ送ら
れた割り込み情報が割り込み転送回路を介して開発系Ｃ
ＰＵへも転送できるので、開発系ＣＰＵを本装置に接続
する作業だけで開発系ＣＰＵのプログラム開発が行え
る。また開発が終われば開発系ＣＰＵへの入力を上記割
り込み検出回路出力とするようなスイッチを設けること
で、ＣＰＵのリプレース作業が簡単に行える。
み検出装置のアドレスとその割り込み要因からなる割り
込み情報を取り込み、運転系ＣＰＵへ送ることでプロセ
スは運転できる。そしてその状態で運転系ＣＰＵへ送ら
れた割り込み情報が割り込み転送回路を介して開発系Ｃ
ＰＵへも転送できるので、開発系ＣＰＵを本装置に接続
する作業だけで開発系ＣＰＵのプログラム開発が行え
る。また開発が終われば開発系ＣＰＵへの入力を上記割
り込み検出回路出力とするようなスイッチを設けること
で、ＣＰＵのリプレース作業が簡単に行える。
【０００８】また、ＣＰＵ対応に割り込み転送回路を設
置し、運転系ＣＰＵへは割り込み検出回路出力をそのま
ま入力し、他のＣＰＵへは対応する割り込み転送回路経
由で割り込み情報を転送するように選択スイッチ及び入
力スイッチをセットすることで、複数の開発系ＣＰＵが
あるときでも、それらを本装置に接続するだけでプログ
ラム開発を行える。またプログラム開発を終了したＣＰ
Ｕを運転系とするのも簡単なスイッチ操作で行え、ＣＰ
Ｕリプレースの作業効率を向上できる。
置し、運転系ＣＰＵへは割り込み検出回路出力をそのま
ま入力し、他のＣＰＵへは対応する割り込み転送回路経
由で割り込み情報を転送するように選択スイッチ及び入
力スイッチをセットすることで、複数の開発系ＣＰＵが
あるときでも、それらを本装置に接続するだけでプログ
ラム開発を行える。またプログラム開発を終了したＣＰ
Ｕを運転系とするのも簡単なスイッチ操作で行え、ＣＰ
Ｕリプレースの作業効率を向上できる。
【０００９】
【実施例】以下、本発明を実施例により詳細に説明す
る。図１は、本発明の割り込み報告装置の一実施例を示
すブロック図である。ＣＰＵ１は、ＣＰＵリプレースの
過渡期には割り込み情報を用いてプラントを制御する運
転系ＣＰＵ（旧ＣＰＵ）となり、リプレース後には不要
になる。ＣＰＵ２は、ＣＰＵリプレース過渡期には割り
込み情報を用いてプログラムを開発する開発系ＣＰＵ
（新ＣＰＵ）となり、リプレース後には割り込み情報を
用いてプラントを制御する運転系ＣＰＵとなる。割り込
み検出装置３と４は、プロセス信号の変化を検出し、割
り込み報告装置５に割り込みを要求する。
る。図１は、本発明の割り込み報告装置の一実施例を示
すブロック図である。ＣＰＵ１は、ＣＰＵリプレースの
過渡期には割り込み情報を用いてプラントを制御する運
転系ＣＰＵ（旧ＣＰＵ）となり、リプレース後には不要
になる。ＣＰＵ２は、ＣＰＵリプレース過渡期には割り
込み情報を用いてプログラムを開発する開発系ＣＰＵ
（新ＣＰＵ）となり、リプレース後には割り込み情報を
用いてプラントを制御する運転系ＣＰＵとなる。割り込
み検出装置３と４は、プロセス信号の変化を検出し、割
り込み報告装置５に割り込みを要求する。
【００１０】割り込み報告装置５は、割り込み検出装置
３、４からの割り込み要求を検出し、ＣＰＵ１、２へ割
り込みを要求する。即ち、割り込み検出回路６は、割り
込み要求を検出するとそれが割り込み検出装置３と４の
どれから出されたかを調べてその割り込み検出装置のア
ドレスを特定する。切り替え回路７、８は、ａ側へ接続
するとＣＰＵ１を運転系ＣＰＵ、ＣＰＵ２を開発系ＣＰ
Ｕとし、また、ｂ側へ接続するとＣＰＵ１を切り離し、
ＣＰＵ２を運転系ＣＰＵとする。割り込みコピー回路９
は、ＣＰＵ１への割り込み報告を監視し、割り込み要求
回路１０をセットし、割り込み記憶回路１１へ割り込み
情報を蓄積する。割り込み要求回路１０は、ＣＰＵ２へ
割り込みを要求する。割り込み記憶回路１１に蓄積され
た情報は、ＣＰＵ２への割り込み情報となる。インタフ
ェース回路１２、１３は、それぞれＣＰＵ１、２と割り
込み報告装置５との間の割り込み処理手順を司る。ＣＲ
Ｔ１４、１５とプリンタ１６、１７は、各ＣＰＵ１、２
の処理結果を表示して、ＣＰＵ２のプログラムの処理結
果がＣＰＵ１のそれと同じかどうかを調べるのに用いら
れる。
３、４からの割り込み要求を検出し、ＣＰＵ１、２へ割
り込みを要求する。即ち、割り込み検出回路６は、割り
込み要求を検出するとそれが割り込み検出装置３と４の
どれから出されたかを調べてその割り込み検出装置のア
ドレスを特定する。切り替え回路７、８は、ａ側へ接続
するとＣＰＵ１を運転系ＣＰＵ、ＣＰＵ２を開発系ＣＰ
Ｕとし、また、ｂ側へ接続するとＣＰＵ１を切り離し、
ＣＰＵ２を運転系ＣＰＵとする。割り込みコピー回路９
は、ＣＰＵ１への割り込み報告を監視し、割り込み要求
回路１０をセットし、割り込み記憶回路１１へ割り込み
情報を蓄積する。割り込み要求回路１０は、ＣＰＵ２へ
割り込みを要求する。割り込み記憶回路１１に蓄積され
た情報は、ＣＰＵ２への割り込み情報となる。インタフ
ェース回路１２、１３は、それぞれＣＰＵ１、２と割り
込み報告装置５との間の割り込み処理手順を司る。ＣＲ
Ｔ１４、１５とプリンタ１６、１７は、各ＣＰＵ１、２
の処理結果を表示して、ＣＰＵ２のプログラムの処理結
果がＣＰＵ１のそれと同じかどうかを調べるのに用いら
れる。
【００１１】図２は、図１の切り替え回路７、８をａ側
へ接続した場合の一動作例を示すタイムチャートであ
る。この図で、信号のＯＮは低レベル、ＯＦＦは高レベ
ルで表されている。まず、割り込み検出装置３がプロセ
ス信号の変化を検出したとすると、割り込み要求信号を
ＯＮする（ｔ１）。割り込み要求信号のＯＮを検出した
割り込み検出回路６は、割り込み応答信号をＯＮする
（ｔ２）。割り込み検出装置３は、割り込み応答信号Ｏ
Ｎに対し、割り込み有りを応答する（ｔ３）。また割り
込み検出装置４が割り込み要求信号をＯＮしたときは、
割り込み応答信号に対して、割り込み検出装置３は割り
込みを要求していないので割り込み無しを応答する。そ
うすると割り込み検出回路６は割り込み検出装置４に対
し割り込み応答信号をＯＮする。このようにして、割り
込み検出回路６は割り込み有りを応答した割り込み検出
装置のアドレスを特定し、その内部に設けられた図示し
ない蓄積手段に特定したアドレスを蓄積し（ｔ４）、切
り替え回路７及びインタフェース回路１２を介してＣＰ
Ｕ１への割り込み要求信号をＯＮする（ｔ５）。割り込
み要求信号ＯＮを検出したＣＰＵ１は、割り込み情報リ
ード信号をＯＮする（ｔ６）。割り込み情報リード信号
ＯＮを検出した割り込み検出回路６は、蓄積したアドレ
スの割り込み検出装置へ割り込み要因リード信号をＯＮ
する（ｔ７）。ここではアドレスは割り込み検出装置３
を示すとする。割り込み検出装置３は、割り込み要因リ
ード信号に応答し、割り込み要因を報告する（ｔ８）。
割り込み検出回路６は、蓄積したアドレスと割り込み要
因を割り込み情報として、切り替え回路７及びインタフ
ェース回路１２を介してＣＰＵ１へ報告する（ｔ８）。
割り込み情報を読み込んだＣＰＵ１は、割り込み情報リ
ード信号をＯＦＦする（ｔ９）。割り込み情報リード信
号ＯＦＦを検出したインタフェース回路１２は、割り込
み要求信号をＯＦＦする（ｔ１０）。割り込み情報リー
ド信号ＯＦＦを検出した割り込み検出回路６は、割り込
み要因リード信号をＯＦＦする（ｔ１１）。割り込み要
因リード信号ＯＦＦを検出した割り込み検出装置３は、
割り込み要求信号をＯＦＦする（ｔ１２）。割り込み情
報リード信号ＯＦＦを検出した割り込みコピー回路９
は、割り込み記憶回路１１に割り込み情報を蓄積し（ｔ
１３）、割り込み要求回路１０の割り込み要求をセット
し、インタフェース回路１３を介してＣＰＵ２への割り
込み要求信号をＯＮする（ｔ１４）。割り込み要求信号
ＯＮを検出したＣＰＵ２は、割り込み情報リード信号を
ＯＮする（ｔ１５）。割り込み記憶回路１１は、割り込
み要求リード信号に応答し、蓄積した割り込み情報を切
り替え回路８及びインターフェース回路１３を介してＣ
ＰＵ２へ報告する（ｔ１６）。割り込み情報を読み込ん
だＣＰＵ２は、割り込み情報リード信号をＯＦＦする
（ｔ１７）。割り込み情報リード信号のＯＦＦを検出し
た割り込み要求回路１０は、割り込み要求をリセット
し、インタフェース回路１３は、ＣＰＵ２への割り込み
要求信号をＯＦＦする（ｔ１８）。
へ接続した場合の一動作例を示すタイムチャートであ
る。この図で、信号のＯＮは低レベル、ＯＦＦは高レベ
ルで表されている。まず、割り込み検出装置３がプロセ
ス信号の変化を検出したとすると、割り込み要求信号を
ＯＮする（ｔ１）。割り込み要求信号のＯＮを検出した
割り込み検出回路６は、割り込み応答信号をＯＮする
（ｔ２）。割り込み検出装置３は、割り込み応答信号Ｏ
Ｎに対し、割り込み有りを応答する（ｔ３）。また割り
込み検出装置４が割り込み要求信号をＯＮしたときは、
割り込み応答信号に対して、割り込み検出装置３は割り
込みを要求していないので割り込み無しを応答する。そ
うすると割り込み検出回路６は割り込み検出装置４に対
し割り込み応答信号をＯＮする。このようにして、割り
込み検出回路６は割り込み有りを応答した割り込み検出
装置のアドレスを特定し、その内部に設けられた図示し
ない蓄積手段に特定したアドレスを蓄積し（ｔ４）、切
り替え回路７及びインタフェース回路１２を介してＣＰ
Ｕ１への割り込み要求信号をＯＮする（ｔ５）。割り込
み要求信号ＯＮを検出したＣＰＵ１は、割り込み情報リ
ード信号をＯＮする（ｔ６）。割り込み情報リード信号
ＯＮを検出した割り込み検出回路６は、蓄積したアドレ
スの割り込み検出装置へ割り込み要因リード信号をＯＮ
する（ｔ７）。ここではアドレスは割り込み検出装置３
を示すとする。割り込み検出装置３は、割り込み要因リ
ード信号に応答し、割り込み要因を報告する（ｔ８）。
割り込み検出回路６は、蓄積したアドレスと割り込み要
因を割り込み情報として、切り替え回路７及びインタフ
ェース回路１２を介してＣＰＵ１へ報告する（ｔ８）。
割り込み情報を読み込んだＣＰＵ１は、割り込み情報リ
ード信号をＯＦＦする（ｔ９）。割り込み情報リード信
号ＯＦＦを検出したインタフェース回路１２は、割り込
み要求信号をＯＦＦする（ｔ１０）。割り込み情報リー
ド信号ＯＦＦを検出した割り込み検出回路６は、割り込
み要因リード信号をＯＦＦする（ｔ１１）。割り込み要
因リード信号ＯＦＦを検出した割り込み検出装置３は、
割り込み要求信号をＯＦＦする（ｔ１２）。割り込み情
報リード信号ＯＦＦを検出した割り込みコピー回路９
は、割り込み記憶回路１１に割り込み情報を蓄積し（ｔ
１３）、割り込み要求回路１０の割り込み要求をセット
し、インタフェース回路１３を介してＣＰＵ２への割り
込み要求信号をＯＮする（ｔ１４）。割り込み要求信号
ＯＮを検出したＣＰＵ２は、割り込み情報リード信号を
ＯＮする（ｔ１５）。割り込み記憶回路１１は、割り込
み要求リード信号に応答し、蓄積した割り込み情報を切
り替え回路８及びインターフェース回路１３を介してＣ
ＰＵ２へ報告する（ｔ１６）。割り込み情報を読み込ん
だＣＰＵ２は、割り込み情報リード信号をＯＦＦする
（ｔ１７）。割り込み情報リード信号のＯＦＦを検出し
た割り込み要求回路１０は、割り込み要求をリセット
し、インタフェース回路１３は、ＣＰＵ２への割り込み
要求信号をＯＦＦする（ｔ１８）。
【００１２】以上の動作で明らかなように、旧（運転
系）ＣＰＵ１への割り込み情報は、新ＣＰＵ２を本発明
の割り込み報告装置５へ接続するだけで、自動的に新Ｃ
ＰＵ２へも入力されるから、新ＣＰＵ２はＣＰＵ１と同
じ割り込み処理を実行できる。従ってこれらＣＰＵ１、
２の処理結果をＣＲＴ１４、１５やプリンタ１６、１７
へ出力して比較することで、新ＣＰＵ２のプログラムの
デバッグが容易に行え、プログラム開発時に新割り込み
検出装置の設置やそれとプロセスとの接続という作業を
必要としない。
系）ＣＰＵ１への割り込み情報は、新ＣＰＵ２を本発明
の割り込み報告装置５へ接続するだけで、自動的に新Ｃ
ＰＵ２へも入力されるから、新ＣＰＵ２はＣＰＵ１と同
じ割り込み処理を実行できる。従ってこれらＣＰＵ１、
２の処理結果をＣＲＴ１４、１５やプリンタ１６、１７
へ出力して比較することで、新ＣＰＵ２のプログラムの
デバッグが容易に行え、プログラム開発時に新割り込み
検出装置の設置やそれとプロセスとの接続という作業を
必要としない。
【００１３】図３は、図１の切り替え回路７、８をｂ側
へ接続した場合の一動作例を示すタイムチャートであ
る。この場合はＣＰＵ１は切り離され、ＣＰＵ２が運転
系となったときである。割り込み検出装置３がプロセス
信号の変化を検出し割り込み要求信号をＯＮしたとする
（ｔ１９）。割り込み要求信号のＯＮを検出した割り込
み検出回路６は、割り込み応答信号をＯＮする（ｔ２
０）。割り込み検出装置３は、割り込み応答信号ＯＮに
対し、割り込み有りを応答する（ｔ２１）。割り込み検
出回路６は、割り込み有りを応答した割り込み検出装置
３のアドレスを内部の蓄積手段に蓄積し（ｔ２２）、イ
ンタフェース回路１３を介してＣＰＵ２へ割り込み要求
信号をＯＮする（ｔ２３）。割り込み要求信号ＯＮを検
出したＣＰＵ２は、割り込み情報リード信号をＯＮする
（ｔ２４）。割り込み情報リード信号ＯＮを検出した割
り込み検出回路７は、蓄積したアドレスの割り込み検出
装置３へ割り込み要因リード信号をＯＮする（ｔ２
５）。割り込み検出装置３は、割り込み要因リード信号
に応答し、割り込み要因を報告する（ｔ２６）。割り込
み検出回路６は、蓄積したアドレスと割り込み要因を割
り込み情報として切り替え回路７、８及びインタフェー
ス回路１３を介してＣＰＵ２へ報告する（ｔ２７）。割
り込み情報を読み込んだＣＰＵ２は、割り込み情報リー
ド信号をＯＦＦする（ｔ２８）。割り込み情報リード信
号ＯＦＦを検出したインタフェース回路１３は、割り込
み要求信号をＯＦＦする（ｔ２９）。割り込み情報リー
ド信号ＯＦＦを検出した割り込み検出回路６は、割り込
み要因リード信号をＯＦＦする（ｔ３０）。割り込み要
因リード信号ＯＦＦを検出した割り込み検出装置３は、
割り込み要求信号をＯＦＦする（ｔ３１）。
へ接続した場合の一動作例を示すタイムチャートであ
る。この場合はＣＰＵ１は切り離され、ＣＰＵ２が運転
系となったときである。割り込み検出装置３がプロセス
信号の変化を検出し割り込み要求信号をＯＮしたとする
（ｔ１９）。割り込み要求信号のＯＮを検出した割り込
み検出回路６は、割り込み応答信号をＯＮする（ｔ２
０）。割り込み検出装置３は、割り込み応答信号ＯＮに
対し、割り込み有りを応答する（ｔ２１）。割り込み検
出回路６は、割り込み有りを応答した割り込み検出装置
３のアドレスを内部の蓄積手段に蓄積し（ｔ２２）、イ
ンタフェース回路１３を介してＣＰＵ２へ割り込み要求
信号をＯＮする（ｔ２３）。割り込み要求信号ＯＮを検
出したＣＰＵ２は、割り込み情報リード信号をＯＮする
（ｔ２４）。割り込み情報リード信号ＯＮを検出した割
り込み検出回路７は、蓄積したアドレスの割り込み検出
装置３へ割り込み要因リード信号をＯＮする（ｔ２
５）。割り込み検出装置３は、割り込み要因リード信号
に応答し、割り込み要因を報告する（ｔ２６）。割り込
み検出回路６は、蓄積したアドレスと割り込み要因を割
り込み情報として切り替え回路７、８及びインタフェー
ス回路１３を介してＣＰＵ２へ報告する（ｔ２７）。割
り込み情報を読み込んだＣＰＵ２は、割り込み情報リー
ド信号をＯＦＦする（ｔ２８）。割り込み情報リード信
号ＯＦＦを検出したインタフェース回路１３は、割り込
み要求信号をＯＦＦする（ｔ２９）。割り込み情報リー
ド信号ＯＦＦを検出した割り込み検出回路６は、割り込
み要因リード信号をＯＦＦする（ｔ３０）。割り込み要
因リード信号ＯＦＦを検出した割り込み検出装置３は、
割り込み要求信号をＯＦＦする（ｔ３１）。
【００１４】新ＣＰＵ２のプログラム開発後は、切り替
え回路７、８をｂ側に切り替えるだけで、以上のように
新ＣＰＵ２を運転系として運用でき、旧ＣＰＵ１は自動
的に切り離せるから、この切り替えの作業もきわめて簡
単になる。
え回路７、８をｂ側に切り替えるだけで、以上のように
新ＣＰＵ２を運転系として運用でき、旧ＣＰＵ１は自動
的に切り離せるから、この切り替えの作業もきわめて簡
単になる。
【００１５】図４は、本発明の割り込み報告装置の別の
実施例を示すブロック図で、ＣＰＵが３台接続された場
合の例である。本実施例では、図１の場合と同様に、割
り込み報告装置１０５内の割り込み検出回路１０６が、
割り込み検出装置１０３、１０４のいずれかからの割り
込み要求があると、どの割り込み検出装置からのものか
を特定し、その内部の蓄積手段に特定した割り込み検出
装置のアドレスを蓄積する。また割り込みコピー回路１
１１、１１２、１１３は、割り込み検出回路１０６の出
力する割り込み情報を監視して、それぞれ割り込み要求
回路１１４、１１５、１１６のセット、割り込み情報の
割り込み記憶回路１１７、１１８、１１９への蓄積の動
作も図１と同じである。切り替え回路１０７は、接点
ａ、ｂ、またはｃに接続されたときにＣＰＵ１００、１
０１、または１０２が運転系ＣＰＵとされ、他のＣＰＵ
がプログラム開発されるＣＰＵとされる。これに合わせ
て、切り替え回路１０８、１０９、１１０はａ側のとき
運転系、ｂ側のとき開発系となる。インタフェース回路
１２０、１２１、１２２の動作は図１と同様である。図
示は省略したが、各ＣＰＵ１００、１０１、１０２には
ＣＲＴ及びプリンタを設けて、同一割り込み情報に対す
る運転系及び開発系のＣＰＵの処理結果をこれらの表示
手段により比べて、開発中のプログラムのデバッグが行
えるようにする。
実施例を示すブロック図で、ＣＰＵが３台接続された場
合の例である。本実施例では、図１の場合と同様に、割
り込み報告装置１０５内の割り込み検出回路１０６が、
割り込み検出装置１０３、１０４のいずれかからの割り
込み要求があると、どの割り込み検出装置からのものか
を特定し、その内部の蓄積手段に特定した割り込み検出
装置のアドレスを蓄積する。また割り込みコピー回路１
１１、１１２、１１３は、割り込み検出回路１０６の出
力する割り込み情報を監視して、それぞれ割り込み要求
回路１１４、１１５、１１６のセット、割り込み情報の
割り込み記憶回路１１７、１１８、１１９への蓄積の動
作も図１と同じである。切り替え回路１０７は、接点
ａ、ｂ、またはｃに接続されたときにＣＰＵ１００、１
０１、または１０２が運転系ＣＰＵとされ、他のＣＰＵ
がプログラム開発されるＣＰＵとされる。これに合わせ
て、切り替え回路１０８、１０９、１１０はａ側のとき
運転系、ｂ側のとき開発系となる。インタフェース回路
１２０、１２１、１２２の動作は図１と同様である。図
示は省略したが、各ＣＰＵ１００、１０１、１０２には
ＣＲＴ及びプリンタを設けて、同一割り込み情報に対す
る運転系及び開発系のＣＰＵの処理結果をこれらの表示
手段により比べて、開発中のプログラムのデバッグが行
えるようにする。
【００１６】本実施例によれば、複数のＣＰＵを新ＣＰ
Ｕとして開発でき、そのために余分の割り込み検出装置
の設置やその装置とプロセスとの接続などの作業が省
け、ＣＰＵリプレースの作業効率が向上する。
Ｕとして開発でき、そのために余分の割り込み検出装置
の設置やその装置とプロセスとの接続などの作業が省
け、ＣＰＵリプレースの作業効率が向上する。
【００１７】
【発明の効果】本発明によれば、割り込み検出装置の割
り込み要求から生成した割り込み情報を運転系ＣＰＵへ
報告する手段と、運転系ＣＰＵへ報告した割り込み情報
を蓄積する手段と、開発系ＣＰＵへ蓄積した割り込み情
報を報告する手段とを備えることにより、各ＣＰＵ毎に
割り込み検出装置を設置してプロセスと接続する作業無
しで、複数のＣＰＵへ割り込みを報告でき、開発系ＣＰ
Ｕのプログラム開発を容易に行える。また、複数のＣＰ
ＵのうちどのＣＰＵを運転系とするかは、切り替え手段
を備えることにより、容易に選択でき、旧ＣＰＵから新
ＣＰＵへのリプレースが短期間で行えるという効果があ
る。
り込み要求から生成した割り込み情報を運転系ＣＰＵへ
報告する手段と、運転系ＣＰＵへ報告した割り込み情報
を蓄積する手段と、開発系ＣＰＵへ蓄積した割り込み情
報を報告する手段とを備えることにより、各ＣＰＵ毎に
割り込み検出装置を設置してプロセスと接続する作業無
しで、複数のＣＰＵへ割り込みを報告でき、開発系ＣＰ
Ｕのプログラム開発を容易に行える。また、複数のＣＰ
ＵのうちどのＣＰＵを運転系とするかは、切り替え手段
を備えることにより、容易に選択でき、旧ＣＰＵから新
ＣＰＵへのリプレースが短期間で行えるという効果があ
る。
【図１】本発明の割り込み報告装置の一実施例を示すブ
ロック図である。
ロック図である。
【図２】図１の実施例でＣＰＵ２を開発系としたときの
動作例を示すタイムチャートである。
動作例を示すタイムチャートである。
【図３】図１の実施例でＣＰＵ２のプログラム開発を終
わり、運転系としたときの動作例を示すタイムチャート
である。
わり、運転系としたときの動作例を示すタイムチャート
である。
【図４】本発明の他の実施例を示すブロック図である。
３ 割り込み検出装置 ４ 割り込み検出装置 ５ 割り込み報告装置 ６ 割り込み検出回路 ７ 切り替え回路 ８ 切り替え回路 ９ 割り込みコピー回路 １０ 割り込み要求回路 １１ 割り込み記憶回路 １２ インタフェース回路 １３ インタフェース回路 １０６ 割り込み検出回路 １０７ 切り替え回路 １０８ 切り替え回路 １０９ 切り替え回路 １１０ 切り替え回路 １１１ 割り込みコピー回路 １１２ 割り込みコピー回路 １１３ 割り込みコピー回路 １１４ 割り込み要求回路 １１５ 割り込み要求回路 １１６ 割り込み要求回路 １１７ 割り込み記憶回路 １１８ 割り込み記憶回路 １１９ 割り込み記憶回路 １２０ インタフェース回路 １２１ インタフェース回路 １２２ インタフェース回路
フロントページの続き (72)発明者 大谷 英雄 茨城県日立市大みか町五丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 川和 藤也 茨城県日立市大みか町五丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 二橋 義行 茨城県日立市大みか町五丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 根本 浩 茨城県日立市大みか町五丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 皿井 慧 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内
Claims (6)
- 【請求項１】 プロセスの状態変化を検出して割り込み
要求を発生するところの複数の割り込み検出装置とプロ
セス制御用のＣＰＵとの間に設置される割り込み報告装
置に於て、上記割り込み要求が入力されたときにその割
り込み要求を発生した上記割り込み検出装置とその割り
込み要因とを割り込み情報として取り込む割り込み検出
回路と、該回路とプロセス制御に用いられる運転系ＣＰ
Ｕとの間の情報のやりとりを行う第１のインタフェース
回路と、上記割り込み検出回路から上記運転系ＣＰＵへ
出力される割り込み情報を読み込んで上記運転系ＣＰＵ
をリプレースするための開発系ＣＰＵへ転送するための
割り込み転送回路と、該回路と上記開発系ＣＰＵとの間
の信号のやり取りを行う第２のインタフェース回路とを
備えたことを特徴とする割り込み報告装置。 - 【請求項２】 前記割り込み転送回路を、前記開発系Ｃ
ＰＵへ割り込み要求を発生する割り込み要求回路と、前
記割り込み情報を記憶する割り込み記憶回路と、前記運
転系へ割り込み情報が出力されたときにその割り込み情
報を上記割り込み記憶回路へ書き込み、その後上記割り
込み要求回路に割り込み要求をセットする割り込みコピ
ー回路とから構成したことを特徴とする請求項１記載の
割り込み報告装置。 - 【請求項３】 前記割り込み検出回路の出力を前記運転
系ＣＰＵと前記開発系ＣＰＵのどちらへ出力するかを切
り替えるための第１のスイッチと、上記開発系ＣＰＵへ
前記割り込み転送回路の出力と上記第１のスイッチを介
して送られてきたときの上記割り込み検出回路出力との
どちらを入力するかを切り替えるための第２のスイッチ
とを付加したことを特徴とする請求項１または２に記載
の割り込み報告装置。 - 【請求項４】 上記開発系ＣＰＵは、割り込み記憶回路
のデータのもとでプログラムのデバッグを行うようにし
た。請求項１の割り込み報告装置。 - 【請求項５】 プロセスの状態変化を検出して割り込み
要求を発生するところの複数の割り込み検出装置とプロ
セス制御用のＣＰＵとの間に設置される割り込み報告装
置に於て、上記割り込み要求が入力されたときにその割
り込み要求を発生した上記割り込み検出装置とその割り
込み要因とを割り込み情報として取り込む割り込み検出
回路と、該割り込み検出回路から出力される上記割り込
み情報をＣＰＵへ転送するためのＣＰＵ対応に設けられ
た割り込み転送回路と、上記割り込み検出回路から出力
される割り込み情報をどのＣＰＵへ直接送るかを選択す
る選択スイッチと、ＣＰＵ対応に設置され、上記選択ス
イッチにより選択されたＣＰＵへは上記選択スイッチか
ら出力される割り込み情報を当該ＣＰＵへ送り、上記選
択スイッチにより選択されていないＣＰＵへは上記該当
する割り込み転送回路からの割り込み情報を当該ＣＰＵ
へ転送するように制御される入力スイッチとを備えたこ
とを特徴とする割り込み報告装置。 - 【請求項６】 前記割り込み転送回路を、対応するＣＰ
Ｕへ割り込み要求を発生する割り込み要求回路と、前記
割り込み情報を記憶する割り込み記憶回路と、割り込み
検出回路からの割り込み情報を上記割り込み記憶回路へ
書き込み、その後上記割り込み要求回路に割り込み要求
をセットする割り込みコピー回路とから構成したことを
特徴とする請求項５記載の割り込み報告装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133464A JP2928707B2 (ja) | 1993-06-03 | 1993-06-03 | 割り込み報告装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133464A JP2928707B2 (ja) | 1993-06-03 | 1993-06-03 | 割り込み報告装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06348506A true JPH06348506A (ja) | 1994-12-22 |
| JP2928707B2 JP2928707B2 (ja) | 1999-08-03 |
Family
ID=15105399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5133464A Expired - Lifetime JP2928707B2 (ja) | 1993-06-03 | 1993-06-03 | 割り込み報告装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928707B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200401442A1 (en) * | 2019-06-20 | 2020-12-24 | Fujitsu Limited | Information processor, method for controlling information processor, and non-transitory computer-readable storage medium for storing control program for information processor |
-
1993
- 1993-06-03 JP JP5133464A patent/JP2928707B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200401442A1 (en) * | 2019-06-20 | 2020-12-24 | Fujitsu Limited | Information processor, method for controlling information processor, and non-transitory computer-readable storage medium for storing control program for information processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2928707B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0784767A (ja) | 複数プロセッサシステムにおけるプロセッサ間の世代管理装置および世代管理方法 | |
| EP0372411B1 (en) | Floating console control system | |
| JPH02196355A (ja) | 記憶処理システム | |
| JPH06348506A (ja) | 割り込み報告装置 | |
| JPH06259343A (ja) | 多重バス制御方式及びそれを用いたシステム | |
| JPH07121315A (ja) | ディスクアレイ | |
| JP2005122375A (ja) | 動作試験装置および動作試験方法 | |
| JPH06259274A (ja) | 二重系システム | |
| JPH05165737A (ja) | メモリ試験方式 | |
| JP2005196351A (ja) | コンピュータシステムおよびその保守方法 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JPH08115237A (ja) | プリンタ診断システム | |
| JP3340284B2 (ja) | 冗長システム | |
| JPS6367646A (ja) | 障害箇所切離し機能付情報処理システム | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPH0440542A (ja) | メモリ制御システム | |
| JPH0229833A (ja) | 保守診断方式 | |
| JPH06187184A (ja) | ２重系システムの入出力制御装置 | |
| JPS6130309B2 (ja) | ||
| JPH0662087A (ja) | 回線アダプタのオンライン保守方式 | |
| JPH03156646A (ja) | 障害情報の出力方式 | |
| JPH04156622A (ja) | 処理装置のハードウエア診断装置 | |
| JPH0619733B2 (ja) | トレーサ装置 | |
| JPH04365145A (ja) | メモリ障害処理方法 | |
| JPH103435A (ja) | チャネル装置の障害検出方法及びこれを用いた入出力制御装置 |