JP2005122375A - 動作試験装置および動作試験方法 - Google Patents
動作試験装置および動作試験方法 Download PDFInfo
- Publication number
- JP2005122375A JP2005122375A JP2003355086A JP2003355086A JP2005122375A JP 2005122375 A JP2005122375 A JP 2005122375A JP 2003355086 A JP2003355086 A JP 2003355086A JP 2003355086 A JP2003355086 A JP 2003355086A JP 2005122375 A JP2005122375 A JP 2005122375A
- Authority
- JP
- Japan
- Prior art keywords
- state
- processor
- test
- processors
- debug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- General Factory Administration (AREA)
Abstract
【解決手段】 動作状態保持手段11は、プロセッサ2a、・・・、2bを含むマルチプロセッサ処理装置のプロセッサの個々の動作状態を保持し、システム状態保持手段12は、統合的なシステム全体の動作状態を保持する。状態遷移手段13は、ブレーク条件の成立やその他の要因で任意のプロセッサの動作状態が通常走行状態から試験走行状態に変化したことを検出すると、プロセッサの動作状態に応じてシステム状態を遷移させる。このとき、必要に応じて、動作状態が変化しなかった他のプロセッサの動作状態を通常走行状態から試験走行状態に遷移させる。そして、動作試験制御手段14は、動作状態が試験走行状態となっているものについての動作試験を制御し、所定の動作試験を実行させる。
【選択図】 図1
Description
ICEデバッグシステムは、動作試験においてプロセッサ動作を制御するデバッグ装置ICE104、動作試験対象のプロセッサ101内部に組み込まれ、デバッグ時にプロセッサを制御するデバッグ支援装置103、およびユーザとのインタフェースをとる外部のパーソナルコンピュータ(PC)6から構成される。プロセッサ101は、通常の走行状態から、ブレーク条件の成立などによりICE104の制御により動作するデバッグ走行状態に遷移する。この状態になると、ICE104の指示によりデバッグ支援装置103経由でレジスタ、主メモリ102の内容確認、変更などを行うことができる。このとき、ユーザは、PC6を介して指示を入力することにより、プロセッサ内部の状態を調査することができる。
"製品情報 デバッグツール RealView Debugger(RVD)"、[online]、[平成15年8月4日検索]、インターネット<URL:http://www.sys−andor.co.jp/arm/rvd.htm>
マルチプロセッサで動作するプログラムは一般的に、互いに協調して動作している。したがって、マルチプロセッサ処理装置のデバッグでは、複数のプロセッサ上で動く複数のプログラムを統合的に扱うことが必要である。このため、あるひとつのプロセッサで動くプログラムにのみ注目したデバッグでは、そのシステム全体のデバッグを行うことが困難である。
また、プロセッサごとにデバッグ支援装置を持つこととなり、回路的にも冗長になるという問題点もある。
動作試験装置は、マルチプロセッサ処理装置を構成する複数のプロセッサ2a、・・・、2bに接続する。個々のプロセッサは動作状態として、通常のプログラムを実行する通常走行状態と、通常のプログラム処理が停止し、試験プログラムが動作して動作試験が行われる試験走行状態を有する。また、動作試験装置は、個々のプロセッサ2a、・・・、2bの動作状態を保持する動作状態保持手段11、個々のプロセッサ2a、・・・、2bの動作状態を統合したシステム全体の動作状態を保持するシステム状態保持手段12、各プロセッサ2a、・・・、2bの動作状態を監視し、動作状態が試験走行状態に変化したプロセッサが検出されると、プロセッサの動作状態に応じて、システム状態を所定の試験実行状態に遷移させ、必要に応じて他のプロセッサの動作状態を遷移させる状態遷移手段13、および各プロセッサ2a、・・・、2bの動作状態を判別し、試験走行状態のプロセッサがある場合には、このプロセッサについての動作試験の制御を行う動作試験制御手段14を具備する。
このような動作試験方法では、マルチプロセッサ処理装置を構成し、それぞれ独立に通常走行状態または試験走行状態で動作するプロセッサの個々の動作状態を監視する。また、プロセッサの動作状態を統合したシステム全体の状態を表すシステム状態は、個々のプロセッサの動作状態に応じて設定されている。そして、任意のプロセッサの動作状態が、通常走行状態から試験走行状態に変化したことが検出されると、プロセッサの動作状態に応じて、システム状態を所定の試験実行状態に遷移させる。また、システム状態に応じて必要であれば、動作状態が変化したプロセッサ以外のプロセッサの動作状態を試験走行状態に遷移させる。そして、動作状態が試験走行状態となったプロセッサに対する動作試験を制御する。
図1は、本発明の実施の形態に適用される発明の概念図である。本発明の動作試験装置は、プロセッサ2a、・・・、2bに接続する1つのデバッグ支援装置1と、デバッグ支援装置1に接続するデバッグ装置(ICE)3を具備する。
ICE3は、デバッグ走行状態のプロセッサの動作を制御する指示を行うとともに、プロセッサのレジスタ、メモリ、などの内容の読み出し、変更などの指示を行って、デバッグ動作を制御する。
マルチプロセッサ処理装置を構成するプロセッサ2a、・・・、2bは、本来のプログラムを実行する通常走行状態で各々動作している。この状態では、動作状態保持手段11に保持されている個々のプロセッサの動作状態は、すべて通常走行状態であり、システム状態保持手段12に保持されているプロセッサの動作状態を統合したシステム状態も通常状態になっている。
図2は、本発明の実施の形態であるマルチプロセッサシステム対応の動作試験装置の全体構成図である。図1と同じものには同じ番号を付し、説明は省略する。
Iユニット21は、内部にデバッグ関連の処理を行うデバッグ関連処理部22を有する。通常は、図示しない主メモリのプログラムを実行しており、制御ロジック部17からの制御信号に応じて、デバッグ関連処理部22を起動し、デバッグに関する処理を行う。例えば、動作状態を遷移させる制御信号が入力された場合、動作状態を遷移させる処理を行う。BIFユニット23は、デバッグ空間バス19を介して、接続するデバッグ用命令メモリ15aやデバッグ用データメモリ18へのアクセスを制御する。
次に、システム状態について説明する。上記の説明のように、マルチプロセッサの統合的な動作状態としては、すべてのプロセッサが通常走行状態の通常状態と、少なくとも1つのプロセッサがデバッグ走行状態となっているデバッグ状態とがある。このデバッグ状態は、デバッグ対象に応じて、いくつかの動作モードをとることが望ましい。例えば、ある条件が成立したらすべてのプロセッサを停止させてデバッグを行いたい場合や、他のプロセッサが通常走行状態で動作していないと対象のプロセッサのデバッグができないため、対象のプロセッサのみデバッグ走行状態としたい場合などが想定される。
以下、システム全体に対して設定された場合を例に、それぞれの動作試験モードについて説明する。
この状態で、あるプロセッサにブレーク条件が成立するなどして、このプロセッサがデバッグ走行状態に遷移したことが検出されたとする。このブレーク発生によって、システムステートは、デバッグ状態(以下、デバッグステートとする)40へ遷移する。
動作試験モードがプライマリデバッグモードであれば、システムステートは、すべてのプロセッサが強制的にデバッグ状態に遷移するマスタデバッグ(MD:Master Debug)ステートに遷移する。マスタデバッグ(MD)ステートは、すべてのプロセッサがデバッグ走行状態に遷移した状態であり、ICEからすべてのプロセッサのメモリ、レジスタなどの内部リソースの確認が可能となる状態を表す。
共同デバッグ(SD)ステート43は、複数のプロセッサがデバッグ走行状態にあり、この状態にある複数のプロセッサは同時にデバッグ支援装置からの命令に対してデバッグ処理を実行できる状態を表す。
このほか、本発明を適用することにより、マルチプロセッサの統合的なデバッグが可能となる。
[ステップS01] 処理が開始され、システムステートを保持するレジスタ、および個々のプロセッサの動作状態を保持するレジスタなどが初期化される。個々のプロセッサの動作状態は、それぞれのプロセッサから読み出し、レジスタにコピーする。
[ステップS05] システムステートをマスタデバッグ(MD)ステートに遷移させる。これにより、すべてのプログラムが停止され、すべてのプロセッサのメモリ、レジスタなどの内容確認と変更が可能となる。続いて、ステップS09へ処理を進める。
それぞれ独立に前記プログラムで動作する通常走行状態または試験プログラムで動作する試験走行状態にある前記プロセッサの個々の動作状態を保持する動作状態保持手段と、
前記プロセッサの動作状態を統合したシステム全体の動作状態を保持するシステム状態保持手段と、
任意の前記プロセッサの動作状態が前記試験走行状態に変化したことが検出されると、前記システム状態を所定の試験実行状態に遷移させるとともに、必要に応じて前記動作状態が変化したプロセッサ以外の前記プロセッサの動作状態を前記試験走行状態に遷移させる状態遷移手段と、
前記動作状態が前記試験走行状態となった前記プロセッサで動作する前記試験プログラムによる動作試験を制御する動作試験制御手段と、
を具備することを特徴とする動作試験装置。
前記状態遷移手段は、任意の前記プロセッサの動作状態の変化が検出された場合に、
前記第1の動作試験モードが設定されていれば、他の前記プロセッサの動作状態を前記試験走行状態に遷移させ、
前記第2の動作試験モードが設定されていれば、他の前記プロセッサの動作状態を操作しないことを特徴とする付記1記載の動作試験装置。
前記状態遷移手段は、試験対象の前記プロセッサのうちのいずれかの前記動作状態が前記試験走行状態に変化した場合、他の前記プロセッサの動作状態を前記試験走行状態に遷移させることを特徴とする付記2記載の動作試験装置。
前記状態遷移手段は、前記第1の動作試験モードが設定された前記プロセッサの前記動作状態が前記試験走行状態に変化した場合、他の前記プロセッサの動作状態を前記試験走行状態に遷移させることを特徴とする付記2記載の動作試験装置。
前記状態遷移手段は、前記子プログラムを実行中の前記子プロセッサが前記試験走行状態に遷移した場合、前記子プログラムを起動した前記親プロセッサに対して、前記子プロセッサが前記試験走行状態に遷移したことを通知するとともに、前記親プロセッサに対して設定された前記動作試験モードに応じて前記システム状態を遷移させることを特徴とする付記1記載の動作試験装置。
(付記7) 前記動作試験装置は、前記プロセッサが前記試験走行状態時にアクセスする装置であって複数の前記プロセッサで共有される共有装置を具備し、
前記動作試験制御手段は、前記プロセッサからの前記共有装置へのアクセス要求を保持する要求キューを前記プロセッサの数分設け、前記要求キューに保持されたアクセス要求に基づいて前記共有装置へのアクセス許可を制御することを特徴とする付記1記載の動作試験装置。
個々の前記プロセッサごとに用意される前記プロセッサが前記試験走行状態の場合に実行させる命令コードを格納する命令コード保持手段であることを特徴とする付記6記載の動作試験装置。
それぞれ独立に前記プログラムで動作する通常走行状態または試験プログラムで動作する試験走行状態にあるプロセッサの個々の動作状態を監視し、
任意の前記プロセッサの動作状態が前記通常走行状態から前記試験走行状態に変化したことが検出されると、前記プロセッサの動作状態を統合したシステム全体の動作状態を表すシステム状態を所定の試験実行状態に遷移させ、
前記システム状態に応じて必要であれば、前記動作状態が変化したプロセッサ以外の前記プロセッサの動作状態を前記試験走行状態に遷移させ、
前記動作状態が前記試験走行状態となった前記プロセッサで動作する前記試験プログラムによる動作試験を制御する手順を有することを特徴とする動作試験方法。
2a、2b、2c、2d プロセッサ
3 デバッグ装置(ICE)
4a、4b、4c、4d 主メモリ
5 マルチプロセッサシステム
6 パーソナルコンピュータ(PC)
11 動作状態保持手段
12 システム状態保持手段
13 状態遷移手段
14 動作試験制御手段
15 命令コード保持手段
Claims (5)
- マルチプロセッサ処理装置を構成するプロセッサで動作するプログラムの動作試験を行う動作試験装置において、
それぞれ独立に前記プログラムで動作する通常走行状態または試験プログラムで動作する試験走行状態にある前記プロセッサの個々の動作状態を保持する動作状態保持手段と、
前記プロセッサの動作状態を統合したシステム全体の動作状態を表すシステム状態を保持するシステム状態保持手段と、
任意の前記プロセッサの動作状態が前記試験走行状態に変化したことが検出されると、前記システム状態を所定の試験実行状態に遷移させるとともに、必要に応じて前記動作状態が変化したプロセッサ以外の前記プロセッサの動作状態を前記試験走行状態に遷移させる状態遷移手段と、
前記動作状態が前記試験走行状態となった前記プロセッサで動作する前記試験プログラムによる動作試験を制御する動作試験制御手段と、
を具備することを特徴とする動作試験装置。 - 前記動作試験装置は、任意の前記プロセッサの動作状態が前記試験走行状態に変化した場合に、他の前記プロセッサをすべて前記試験走行状態に遷移させる第1の動作試験モードと、他の前記プロセッサの動作状態を保持する第2の動作試験モードとを具備し、
前記状態遷移手段は、任意の前記プロセッサの動作状態の変化が検出された場合に、
前記第1の動作試験モードが設定されていれば、他の前記プロセッサの動作状態を前記試験走行状態に遷移させ、
前記第2の動作試験モードが設定されていれば、他の前記プロセッサの動作状態を操作しないことを特徴とする請求項1記載の動作試験装置。 - 前記動作試験装置は、前記マルチプロセッサ処理装置を構成する複数の前記プロセッサに対して1台設けられることを特徴とする請求項1記載の動作試験装置。
- 前記動作試験装置は、前記プロセッサが前記試験走行状態時にアクセスする装置であって複数の前記プロセッサで共有される共有装置を具備し、
前記動作試験制御手段は、前記プロセッサからの前記共有装置へのアクセス要求を保持する要求キューを前記プロセッサの数分設け、前記要求キューに保持されたアクセス要求に基づいて前記共有装置へのアクセス許可を制御することを特徴とする請求項1記載の動作試験装置。 - マルチプロセッサ処理装置を構成するプロセッサで動作するプログラムの動作試験方法において、
それぞれ独立に前記プログラムで動作する通常走行状態または試験プログラムで動作する試験走行状態にある前記プロセッサの個々の動作状態を監視し、
任意の前記プロセッサの動作状態が前記通常走行状態から前記試験走行状態に変化したことが検出されると、前記プロセッサの動作状態を統合したシステム全体の動作状態を表すシステム状態を所定の試験実行状態に遷移させ、
前記システム状態に応じて必要であれば、前記動作状態が変化したプロセッサ以外の前記プロセッサの動作状態を前記試験走行状態に遷移させ、
前記動作状態が前記試験走行状態となった前記プロセッサで動作する前記試験プログラムによる動作試験を制御する手順を有することを特徴とする動作試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355086A JP4439235B2 (ja) | 2003-10-15 | 2003-10-15 | 動作試験装置および動作試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355086A JP4439235B2 (ja) | 2003-10-15 | 2003-10-15 | 動作試験装置および動作試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005122375A true JP2005122375A (ja) | 2005-05-12 |
JP4439235B2 JP4439235B2 (ja) | 2010-03-24 |
Family
ID=34612804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003355086A Expired - Fee Related JP4439235B2 (ja) | 2003-10-15 | 2003-10-15 | 動作試験装置および動作試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4439235B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007080931A1 (ja) * | 2006-01-11 | 2007-07-19 | Seiko Epson Corporation | デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム |
JP2010140240A (ja) * | 2008-12-11 | 2010-06-24 | Renesas Electronics Corp | プロセッサ、マルチプロセッサ、及び、デバッグ方法 |
JP2010277142A (ja) * | 2009-05-26 | 2010-12-09 | Nec Corp | 回路検証装置、方法およびプログラム |
WO2013105237A1 (ja) * | 2012-01-11 | 2013-07-18 | 富士通株式会社 | 試験プログラム、試験方法、及び処理装置 |
US9063915B2 (en) | 2012-06-01 | 2015-06-23 | Kabushiki Kaisha Toshiba | Multiprocessor with a plurality of debug modules and debug ring units connected to generate a ring |
JP2020071570A (ja) * | 2018-10-30 | 2020-05-07 | ファナック株式会社 | データ作成装置、デバッグ装置、データ作成方法及びデータ作成プログラム |
-
2003
- 2003-10-15 JP JP2003355086A patent/JP4439235B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007080931A1 (ja) * | 2006-01-11 | 2007-07-19 | Seiko Epson Corporation | デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム |
US7992042B2 (en) | 2006-01-11 | 2011-08-02 | Seiko Epson Corporation | Debug support device, and program for directing computer to perform debugging method |
JP2010140240A (ja) * | 2008-12-11 | 2010-06-24 | Renesas Electronics Corp | プロセッサ、マルチプロセッサ、及び、デバッグ方法 |
JP2010277142A (ja) * | 2009-05-26 | 2010-12-09 | Nec Corp | 回路検証装置、方法およびプログラム |
WO2013105237A1 (ja) * | 2012-01-11 | 2013-07-18 | 富士通株式会社 | 試験プログラム、試験方法、及び処理装置 |
US9063915B2 (en) | 2012-06-01 | 2015-06-23 | Kabushiki Kaisha Toshiba | Multiprocessor with a plurality of debug modules and debug ring units connected to generate a ring |
JP2020071570A (ja) * | 2018-10-30 | 2020-05-07 | ファナック株式会社 | データ作成装置、デバッグ装置、データ作成方法及びデータ作成プログラム |
CN111124796A (zh) * | 2018-10-30 | 2020-05-08 | 发那科株式会社 | 数据生成装置、调试装置、数据生成方法及数据生成程序 |
Also Published As
Publication number | Publication date |
---|---|
JP4439235B2 (ja) | 2010-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6591358B2 (en) | Computer system with operating system functions distributed among plural microcontrollers for managing device resources and CPU | |
JP2003131900A (ja) | サーバシステム運用管理方式 | |
US20030163744A1 (en) | Information processing system, and method and program for controlling the same | |
US20100153786A1 (en) | Processor, multiprocessor, and debugging method | |
JP2007034900A (ja) | 情報処理方法および情報処理装置 | |
JP2006185348A (ja) | マルチプロセッサシステム及びロックフラグ操作方法 | |
JP2004302632A (ja) | コンピュータ処理方法及びその実施システム並びにその処理プログラム | |
JP4439235B2 (ja) | 動作試験装置および動作試験方法 | |
JP2009175960A (ja) | 仮想マルチプロセッサシステム | |
JP2010015364A (ja) | マルチプロセッサシステム及び情報処理装置 | |
JP2009098907A (ja) | デバッグ装置及びデバッグ方法 | |
JP4066950B2 (ja) | コンピュータシステムおよびその保守方法 | |
JP2019008437A (ja) | データアクセス装置及びアクセスエラーの通知方法 | |
JP2018067057A (ja) | 制御プログラムの検証装置及びプログラム | |
KR100477138B1 (ko) | 퍼스널컴퓨터시스템 | |
JPH09259004A (ja) | デバッグ方法 | |
JP2550708B2 (ja) | デバッグ方式 | |
JPH05158721A (ja) | 仮想計算機システム | |
JPH10269104A (ja) | 並列システムテスト方法 | |
JPH08305607A (ja) | マルチプロセッサシステムのプログラムデバッグ方法およびデバッガ | |
JP2000339199A (ja) | Tmセーブ解析方法 | |
CN118734304A (zh) | 集成电路的安全资源访问方法、装置及电子设备 | |
JP2007041887A (ja) | デバッグ装置、そのメモリアクセス方法およびメモリアクセス方法を実現するプログラム | |
JPS62212865A (ja) | マルチプロセツサ制御方式 | |
JPH10247185A (ja) | プロセッサの故障診断方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |