JPH06342918A - 非対称的仮想接地ｅｐｒｏｍセル及びその製造方法 - Google Patents
非対称的仮想接地ｅｐｒｏｍセル及びその製造方法Info
- Publication number
- JPH06342918A JPH06342918A JP3158954A JP15895491A JPH06342918A JP H06342918 A JPH06342918 A JP H06342918A JP 3158954 A JP3158954 A JP 3158954A JP 15895491 A JP15895491 A JP 15895491A JP H06342918 A JPH06342918 A JP H06342918A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- region
- conductivity type
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000002784 hot electron Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000002513 implantation Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 239000007943 implant Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000015654 memory Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims 3
- 230000010354 integration Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ソースデコーディングが不要で、高集積度のＥ
ＰＲＯＭに使用すると、スケールダウン可能な仮想接地
ＥＰＲＯＭセルを提供する。 【構成】Ｎ＋基板領域を有する平行なビットラインＢＬ
がＭＯＳトランジスタ装置２５０に平行なドレイン及び
ソース領域の列を形成する。各ＥＰＲＯＭセル２５４は
浮遊ゲート２５６及び制御ゲート２５８を有する。各ビ
ットラインＢＬは二つの横方向端部領域を有し、Ｎ−注
入領域２８０は各ビットラインＢＬの一方の横方向端部
領域とオーバーラップし、ドレインによるホットエレク
トロン発生の防止と最近接セルの書込みなしに一個のセ
ルの書き込みを可能にするために、各ＭＯＳトランジス
タ装置のドレインとチャンネル間に緩慢な勾配ＰＮ接合
を形成する。またこれと逆の効果をねらって、各隣接Ｍ
ＯＳトランジスタのソースとチャンネルとの間に急峻な
ＰＮ接合を形成する。
ＰＲＯＭに使用すると、スケールダウン可能な仮想接地
ＥＰＲＯＭセルを提供する。 【構成】Ｎ＋基板領域を有する平行なビットラインＢＬ
がＭＯＳトランジスタ装置２５０に平行なドレイン及び
ソース領域の列を形成する。各ＥＰＲＯＭセル２５４は
浮遊ゲート２５６及び制御ゲート２５８を有する。各ビ
ットラインＢＬは二つの横方向端部領域を有し、Ｎ−注
入領域２８０は各ビットラインＢＬの一方の横方向端部
領域とオーバーラップし、ドレインによるホットエレク
トロン発生の防止と最近接セルの書込みなしに一個のセ
ルの書き込みを可能にするために、各ＭＯＳトランジス
タ装置のドレインとチャンネル間に緩慢な勾配ＰＮ接合
を形成する。またこれと逆の効果をねらって、各隣接Ｍ
ＯＳトランジスタのソースとチャンネルとの間に急峻な
ＰＮ接合を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、大略、電気的に書込可
能なリードオンリメモリ（ＥＰＲＯＭ）において使用さ
れるメモリセルに関するものであって、更に詳細には、
高集積度（ＥＰＲＯＭ）において使用するのに適した仮
想接地ＥＰＲＯＭセル及びその製造方法に関するもので
ある。
能なリードオンリメモリ（ＥＰＲＯＭ）において使用さ
れるメモリセルに関するものであって、更に詳細には、
高集積度（ＥＰＲＯＭ）において使用するのに適した仮
想接地ＥＰＲＯＭセル及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】ＥＰＲＯＭは、ホットエレクトロン注入
と呼ばれる技術を使用して電気的に書込が可能なリード
オンリメモリである。従来のＥＰＲＯＭセルの動作につ
いて以下に説明する。尚、半導体業界において使用され
る標準的な用語の使用例に従い、多結晶シリコンのこと
を本明細書では「ポリシリコン」と呼ぶ。装置上に付着
形成され且つパターン形成されるポリシリコンからなる
第一層のことを、「第一ポリシリコン層」乃至はポリ
（Ｐｏｌｙ）１と呼び、且つ付着形成し且つパターン形
成すべきポリシリコンからなる第二層のことを「第二ポ
リシリコン層」即ちポリ（Ｐｏｌｙ）２と呼ぶ。
と呼ばれる技術を使用して電気的に書込が可能なリード
オンリメモリである。従来のＥＰＲＯＭセルの動作につ
いて以下に説明する。尚、半導体業界において使用され
る標準的な用語の使用例に従い、多結晶シリコンのこと
を本明細書では「ポリシリコン」と呼ぶ。装置上に付着
形成され且つパターン形成されるポリシリコンからなる
第一層のことを、「第一ポリシリコン層」乃至はポリ
（Ｐｏｌｙ）１と呼び、且つ付着形成し且つパターン形
成すべきポリシリコンからなる第二層のことを「第二ポ
リシリコン層」即ちポリ（Ｐｏｌｙ）２と呼ぶ。
【０００３】図１は、対称的なセルを使用した典型的な
従来のＥＰＲＯＭ装置１００を示している。この装置
は、典型的に、Ｐ−シリコン基板１０２内に形成され、
従って該セルはＮチャンネルＭＯＳトランジスタであ
る。セル１０４のような各ＥＰＲＯＭセルは、第一ポリ
シリコン層（ポリ１）から形成される浮遊ゲート１０６
と、第２ポリシリコン層（ポリ２）から形成される制御
ゲート１０８，１０９とを有している。プログラミン
グ、即ち書込のためにホットエレクトロンを注入するこ
とを容易とさせるために、２００乃至３００Åの厚さを
持った薄いゲート酸化膜１１０が浮遊ゲート１０６の下
側に形成されている。制御ゲート１０８は、使用される
製造プロセスに依存して、酸化物の等価厚さとして２０
０乃至３００Åの厚さを有する酸化物／窒化物／酸化物
（ＯＮＯ）層１１２の上側に設けられている。
従来のＥＰＲＯＭ装置１００を示している。この装置
は、典型的に、Ｐ−シリコン基板１０２内に形成され、
従って該セルはＮチャンネルＭＯＳトランジスタであ
る。セル１０４のような各ＥＰＲＯＭセルは、第一ポリ
シリコン層（ポリ１）から形成される浮遊ゲート１０６
と、第２ポリシリコン層（ポリ２）から形成される制御
ゲート１０８，１０９とを有している。プログラミン
グ、即ち書込のためにホットエレクトロンを注入するこ
とを容易とさせるために、２００乃至３００Åの厚さを
持った薄いゲート酸化膜１１０が浮遊ゲート１０６の下
側に形成されている。制御ゲート１０８は、使用される
製造プロセスに依存して、酸化物の等価厚さとして２０
０乃至３００Åの厚さを有する酸化物／窒化物／酸化物
（ＯＮＯ）層１１２の上側に設けられている。
【０００４】セルは対構成とされた行の形で配列されて
おり、各対の行はソースライン１１４を共用している。
ソースライン１１４は、メモリアレイの長さに沿って延
在する拡散領域を有している。その一対の行の各外側境
界において、拡散領域１２０，１２２がメタルワードラ
イン１３０へ結合されている。更に、メタルワードライ
ン１３０と平行に上方に設けられるメタルライン（不図
示）が存在しており、該上方に存在するメタルライン
は、３２個のセル列程度の数ごとにソースライン１１４
へ接続されている。各セル列はメタルワードライン１３
０へ結合されており、メタルワードライン１３０はその
特定のセル列のすべてのセルの拡散領域１２０及び１２
２へ結合されている。
おり、各対の行はソースライン１１４を共用している。
ソースライン１１４は、メモリアレイの長さに沿って延
在する拡散領域を有している。その一対の行の各外側境
界において、拡散領域１２０，１２２がメタルワードラ
イン１３０へ結合されている。更に、メタルワードライ
ン１３０と平行に上方に設けられるメタルライン（不図
示）が存在しており、該上方に存在するメタルライン
は、３２個のセル列程度の数ごとにソースライン１１４
へ接続されている。各セル列はメタルワードライン１３
０へ結合されており、メタルワードライン１３０はその
特定のセル列のすべてのセルの拡散領域１２０及び１２
２へ結合されている。
【０００５】メモリアレイ１００は以下の如くに動作す
る。特定した１０４の書込を行うために、対応するポリ
２制御ゲート１０８を高電圧（例えば、典型的に１２．
５Ｖ）とさせ、次いで高電圧（例えば、７乃至８Ｖ）を
そのセルのソースライン１１４−１１６へ印加する。こ
のことは、該セルのトランジスタを介して電流を流すの
みならず、浮遊ゲート１０６内へ注入されるべきホット
エレクトロンを発生させる（このプロセスは、ホットエ
レクトロン注入と呼ばれる）。その結果、選択したセル
の浮遊ゲート１０６は、負の電圧が与えられ、該負の電
圧はその浮遊ゲート下側のトランジスタチャンネル１３
２を強くターンオフ状態とさせる。
る。特定した１０４の書込を行うために、対応するポリ
２制御ゲート１０８を高電圧（例えば、典型的に１２．
５Ｖ）とさせ、次いで高電圧（例えば、７乃至８Ｖ）を
そのセルのソースライン１１４−１１６へ印加する。こ
のことは、該セルのトランジスタを介して電流を流すの
みならず、浮遊ゲート１０６内へ注入されるべきホット
エレクトロンを発生させる（このプロセスは、ホットエ
レクトロン注入と呼ばれる）。その結果、選択したセル
の浮遊ゲート１０６は、負の電圧が与えられ、該負の電
圧はその浮遊ゲート下側のトランジスタチャンネル１３
２を強くターンオフ状態とさせる。
【０００６】通常の読取動作の場合には、通常のＶCC電
圧（たとえば、５Ｖ）をそのセルのソースラインへ印加
し且つ次いで対応するワードライン１３０をイネーブル
させることによってセルへのアクセスを行う。ソースラ
イン１１４が該セルによって低レベルへプルされると、
そのセルの浮遊ゲートはプログラム、即ち書き込みがな
されておらず、且つそのセルは「０」ビットを格納して
いると言われる。ソースライン１１４が該セルによって
低レベルへプルされない場合には、そのセルの浮遊ゲー
トは書込が行われており、且つそのセルは「１」ビット
を格納していると言われる。勿論、書き込まれている及
び書き込まれていないセルへ割り当てられる論理状態
は、セル自身を変更することなしに、上述したものから
逆にすることが可能である。
圧（たとえば、５Ｖ）をそのセルのソースラインへ印加
し且つ次いで対応するワードライン１３０をイネーブル
させることによってセルへのアクセスを行う。ソースラ
イン１１４が該セルによって低レベルへプルされると、
そのセルの浮遊ゲートはプログラム、即ち書き込みがな
されておらず、且つそのセルは「０」ビットを格納して
いると言われる。ソースライン１１４が該セルによって
低レベルへプルされない場合には、そのセルの浮遊ゲー
トは書込が行われており、且つそのセルは「１」ビット
を格納していると言われる。勿論、書き込まれている及
び書き込まれていないセルへ割り当てられる論理状態
は、セル自身を変更することなしに、上述したものから
逆にすることが可能である。
【０００７】上述した標準的なＥＰＲＯＭセルは幾つか
の欠点を有しており、そのことは別のセルの開発の誘因
となっている。これらの欠点のうちの最も顕著なもの
は、セル寸法及びメタルから拡散部へのコンタクトの数
が大きいことであり、典型的に、２個のセル毎に１個の
コンタクトが必要とされ、そのことはセル寸法を大型化
させている。いずれかのコンタクトが適切に形成されな
いという統計的な蓋然性があり、従ってメモリアレイが
大型化されればされる程、その歩留まりは低下する。微
細ラインリソグラフィの信頼性における改良は、未だ
に、コンタクトを形成する場合における改良と同程度の
ものではない。
の欠点を有しており、そのことは別のセルの開発の誘因
となっている。これらの欠点のうちの最も顕著なもの
は、セル寸法及びメタルから拡散部へのコンタクトの数
が大きいことであり、典型的に、２個のセル毎に１個の
コンタクトが必要とされ、そのことはセル寸法を大型化
させている。いずれかのコンタクトが適切に形成されな
いという統計的な蓋然性があり、従ってメモリアレイが
大型化されればされる程、その歩留まりは低下する。微
細ラインリソグラフィの信頼性における改良は、未だ
に、コンタクトを形成する場合における改良と同程度の
ものではない。
【０００８】初期のＥＰＲＯＭセル（図１に示したも
の）に関連するセル寸法問題を解消するための最初の試
みは、接地ラインを除去し、図２に示したＥＰＲＯＭ装
置１５０とさせることであった。接地ライン接続部を除
去することにより、１行のＥＰＲＯＭセルに対する制御
ゲートを直接的に形成する連続的なポリ２ワードライン
１５２を形成することが可能である。従前の如く、セル
１５４などのような各ＥＰＲＯＭセルは、第一ポリシリ
コン層（ポリ１）から形成された浮遊ゲート１５６と、
第二ポリシリコン層（ポリ２）から形成された制御ゲー
ト１５８とを有している。図示していないが、各Ｎ＋拡
散ビットライン１６０上方に延在するメタルラインがあ
り、３２個程度の行毎にそれらの間にコンタクトが設け
られている。
の）に関連するセル寸法問題を解消するための最初の試
みは、接地ラインを除去し、図２に示したＥＰＲＯＭ装
置１５０とさせることであった。接地ライン接続部を除
去することにより、１行のＥＰＲＯＭセルに対する制御
ゲートを直接的に形成する連続的なポリ２ワードライン
１５２を形成することが可能である。従前の如く、セル
１５４などのような各ＥＰＲＯＭセルは、第一ポリシリ
コン層（ポリ１）から形成された浮遊ゲート１５６と、
第二ポリシリコン層（ポリ２）から形成された制御ゲー
ト１５８とを有している。図示していないが、各Ｎ＋拡
散ビットライン１６０上方に延在するメタルラインがあ
り、３２個程度の行毎にそれらの間にコンタクトが設け
られている。
【０００９】セル１５４へ書込を行うためには、対応す
るワードラインを高電圧（例えば、典型的に１２．５
Ｖ）とさせ、高電圧（例えば、７乃至８Ｖ）を該セルに
隣接するビットライン１６０の一つへ印加し且つ接地電
圧（０Ｖ）を他方の隣接するビットライン１６２へ印加
する。このことは、そのセルのトランジスタを介して電
流を流させ、且つ、更に、ホットエレクトロンを発生さ
せて該ホットエレクトロンを浮遊ゲート内へ注入させ
る。その結果、選択されたセルの浮遊ゲート１０６には
負の電圧が与えられ、該負の電圧は、その浮遊ゲート下
側のトランジスタチャンネル１６４を強くターンオフさ
せる。
るワードラインを高電圧（例えば、典型的に１２．５
Ｖ）とさせ、高電圧（例えば、７乃至８Ｖ）を該セルに
隣接するビットライン１６０の一つへ印加し且つ接地電
圧（０Ｖ）を他方の隣接するビットライン１６２へ印加
する。このことは、そのセルのトランジスタを介して電
流を流させ、且つ、更に、ホットエレクトロンを発生さ
せて該ホットエレクトロンを浮遊ゲート内へ注入させ
る。その結果、選択されたセルの浮遊ゲート１０６には
負の電圧が与えられ、該負の電圧は、その浮遊ゲート下
側のトランジスタチャンネル１６４を強くターンオフさ
せる。
【００１０】読取動作期間中、通常のＶCC電圧（例え
ば、５Ｖ）をセルの隣接するビットライン１６０の一つ
へ印加し且つ他方の隣接するビットライン１６２へ接地
電圧を印加し、次いで対応するワードライン１５１をイ
ネーブルさせることにより、セルのアクセスが行われ
る。ビットライン１６０が該セルによって低レベルへプ
ルされると、そのセルの浮遊ゲートは書込が行われてお
らず、且つそのセルは「０」ビットを格納していると言
われる。そのビットラインが該セルによって低レベルへ
プルされない場合には、そのセルの浮遊ゲートは書込が
行われておらず、且つそのセルは「１」ビットを格納し
ていると言われる。
ば、５Ｖ）をセルの隣接するビットライン１６０の一つ
へ印加し且つ他方の隣接するビットライン１６２へ接地
電圧を印加し、次いで対応するワードライン１５１をイ
ネーブルさせることにより、セルのアクセスが行われ
る。ビットライン１６０が該セルによって低レベルへプ
ルされると、そのセルの浮遊ゲートは書込が行われてお
らず、且つそのセルは「０」ビットを格納していると言
われる。そのビットラインが該セルによって低レベルへ
プルされない場合には、そのセルの浮遊ゲートは書込が
行われておらず、且つそのセルは「１」ビットを格納し
ていると言われる。
【００１１】このタイプのＥＰＲＯＭセル１５４は、仮
想接地を有しているといわれる。何故ならば、その場合
には、固定された接地ラインが存在しないからである。
このセル１５４の主要な利点は、アレイ内に存在するメ
タルから拡散領域へのコンタクトの数が少ないので寸法
が小型であるということである。例えば、このセルを使
用した４メガビットＥＰＲＯＭにおいて、典型的に、３
００，０００個以下のコンタクトが存在している。
想接地を有しているといわれる。何故ならば、その場合
には、固定された接地ラインが存在しないからである。
このセル１５４の主要な利点は、アレイ内に存在するメ
タルから拡散領域へのコンタクトの数が少ないので寸法
が小型であるということである。例えば、このセルを使
用した４メガビットＥＰＲＯＭにおいて、典型的に、３
００，０００個以下のコンタクトが存在している。
【００１２】しかしながら、このセルは深刻な欠点を有
している。何らかの防止策が講じられない限り、セル１
５４が書き込まれる場合に、最も近くの隣接するセル１
７０も書き込まれてしまうということである。何故なら
ば、セル１７０下側のチャンネル１７２内に拡散領域１
６０からホットエレクトロンが注入され、その結果、浮
遊ゲート１７４を帯電させるからである。この問題に対
しては、「ソースデコーディング」と呼ばれる公知の解
決方法が存在している。基本的には、ビットライン１６
０上で書込電圧を使用してセル１５４の書込を行う場
合、書込が行われているセルの「右側（又は左側）」上
の全てのビットライン（ビットライン１８０を包含す
る）上に高電圧を印加するためにアレイの端部において
特別のデコーダ回路を持たねばならない。これらのビッ
トラインへ高電圧を印加することにより、その行内の他
のトランジスタのチャンネル内へ電流が流れることを防
止し、そのことは、これらのセルの不所望の書込動作が
発生することを防止する。この「ソースデコーディン
グ」解決方法に関する問題は、それが、ダイ寸法の点で
高価であり、且つ書込期間中に使用されるパワー及び書
込速度の点においても高価であるということである。
している。何らかの防止策が講じられない限り、セル１
５４が書き込まれる場合に、最も近くの隣接するセル１
７０も書き込まれてしまうということである。何故なら
ば、セル１７０下側のチャンネル１７２内に拡散領域１
６０からホットエレクトロンが注入され、その結果、浮
遊ゲート１７４を帯電させるからである。この問題に対
しては、「ソースデコーディング」と呼ばれる公知の解
決方法が存在している。基本的には、ビットライン１６
０上で書込電圧を使用してセル１５４の書込を行う場
合、書込が行われているセルの「右側（又は左側）」上
の全てのビットライン（ビットライン１８０を包含す
る）上に高電圧を印加するためにアレイの端部において
特別のデコーダ回路を持たねばならない。これらのビッ
トラインへ高電圧を印加することにより、その行内の他
のトランジスタのチャンネル内へ電流が流れることを防
止し、そのことは、これらのセルの不所望の書込動作が
発生することを防止する。この「ソースデコーディン
グ」解決方法に関する問題は、それが、ダイ寸法の点で
高価であり、且つ書込期間中に使用されるパワー及び書
込速度の点においても高価であるということである。
【００１３】初期のＥＰＲＯＭセル（図１に示したも
の）に関連するセル寸法問題を解消するための第二の試
みは、ビットラインを非対称的にさせることにより図２
のセル構成を修正し、その結果図３に示した如きＥＰＲ
ＯＭ装置２００とさせることである。図示した如く、セ
ル２１０の下側のチャンネル２０６に隣接するビットラ
イン２０２及び２０４は非対称的である。図３からすぐ
に明らかでないことは、読取動作期間中に、ポリ２制御
ゲートが、ビットライン２０２と浮遊ゲートのチャンネ
ル２０６との間において基板区域２２０内に反転領域を
形成するという事実である。換言すると、区域２２０は
ポリ２ワードライン２２２によってゲート動作され且つ
セル２１０内のＭＯＳトランジスタのチャンネルの一部
である。その結果、セル２１０は、読取動作期間中、標
準的な二重ゲート型ＭＯＳトランジスタとして機能する
ことが可能である。
の）に関連するセル寸法問題を解消するための第二の試
みは、ビットラインを非対称的にさせることにより図２
のセル構成を修正し、その結果図３に示した如きＥＰＲ
ＯＭ装置２００とさせることである。図示した如く、セ
ル２１０の下側のチャンネル２０６に隣接するビットラ
イン２０２及び２０４は非対称的である。図３からすぐ
に明らかでないことは、読取動作期間中に、ポリ２制御
ゲートが、ビットライン２０２と浮遊ゲートのチャンネ
ル２０６との間において基板区域２２０内に反転領域を
形成するという事実である。換言すると、区域２２０は
ポリ２ワードライン２２２によってゲート動作され且つ
セル２１０内のＭＯＳトランジスタのチャンネルの一部
である。その結果、セル２１０は、読取動作期間中、標
準的な二重ゲート型ＭＯＳトランジスタとして機能する
ことが可能である。
【００１４】書込電圧がビットライン２０４へ印加され
ると、セル２１０は書き込みされるがセル２１２は書込
されることはない。何故ならば、ビットライン２０４
は、セル２１２下側のチャンネル２１６から充分にセッ
トバックしており、ホットキャリヤがセル２１２の浮遊
ゲート２１８内へ注入されることを防止しているからで
ある。従って、ホットキャリヤはポリ２制御ゲート２２
２内に注入される。従って、ＥＭＰＯＭ装置２００にお
いて使用される非対称的なセルは、セル２１０の書込を
行う場合に、最も近い隣のセル２１２を不所望に書込を
行うという問題を解消している。
ると、セル２１０は書き込みされるがセル２１２は書込
されることはない。何故ならば、ビットライン２０４
は、セル２１２下側のチャンネル２１６から充分にセッ
トバックしており、ホットキャリヤがセル２１２の浮遊
ゲート２１８内へ注入されることを防止しているからで
ある。従って、ホットキャリヤはポリ２制御ゲート２２
２内に注入される。従って、ＥＭＰＯＭ装置２００にお
いて使用される非対称的なセルは、セル２１０の書込を
行う場合に、最も近い隣のセル２１２を不所望に書込を
行うという問題を解消している。
【００１５】しかしながら、このＥＰＲＯＭセル構成は
新たな問題を発生している。特に、このセルは、一層高
い集積度のＥＰＲＯＭ（例えば、０．８ミクロンの設計
基準を使用するもの）に対してスケールダウンさせるこ
とが困難である。その理由は、このセル構成は、ビット
ラインマスクとポリ１マスクとの不整合に対し且つ多分
０．１５ミクロンのＮ＋横方向拡散変動に対し余裕を残
す必要があるからである。その結果、この構成を使用す
る最小セル寸法は約３．６８平方ミクロンである（即
ち、１．６ミクロン×２．３ミクロンの寸法を有するセ
ル）。
新たな問題を発生している。特に、このセルは、一層高
い集積度のＥＰＲＯＭ（例えば、０．８ミクロンの設計
基準を使用するもの）に対してスケールダウンさせるこ
とが困難である。その理由は、このセル構成は、ビット
ラインマスクとポリ１マスクとの不整合に対し且つ多分
０．１５ミクロンのＮ＋横方向拡散変動に対し余裕を残
す必要があるからである。その結果、この構成を使用す
る最小セル寸法は約３．６８平方ミクロンである（即
ち、１．６ミクロン×２．３ミクロンの寸法を有するセ
ル）。
【００１６】
【発明が解決すべき課題】上述した従来のＥＰＲＯＭセ
ルに鑑み、本発明の主要な目的とするところは、これら
従来の仮想接地ＥＰＲＯＭセルに関連する欠点を解消す
ることである。従って、本発明の目的とするところは、
ソースデコーディングを必要とすることがなく且つ高集
積度のＥＰＲＯＭにおいて使用する場合にスケールダウ
ンすることが可能な仮想接地ＥＰＲＯＭセルを提供する
ことである。
ルに鑑み、本発明の主要な目的とするところは、これら
従来の仮想接地ＥＰＲＯＭセルに関連する欠点を解消す
ることである。従って、本発明の目的とするところは、
ソースデコーディングを必要とすることがなく且つ高集
積度のＥＰＲＯＭにおいて使用する場合にスケールダウ
ンすることが可能な仮想接地ＥＰＲＯＭセルを提供する
ことである。
【００１７】
【課題を解決するための手段】本発明は、非対称的で電
気的に書込可能なリードオンリメモリ（ＥＰＲＯＭ）セ
ルに関するものである。本発明のＥＰＲＯＭセルは仮想
接地セルであり、即ちアレイ内には接地電位への固定接
続は存在していない。
気的に書込可能なリードオンリメモリ（ＥＰＲＯＭ）セ
ルに関するものである。本発明のＥＰＲＯＭセルは仮想
接地セルであり、即ちアレイ内には接地電位への固定接
続は存在していない。
【００１８】各セルは、ドレイン、ソース及びチャンネ
ル領域を有しており、セルのチャンネル領域の一部の上
方に存在するパターン形成した第一ポリシリコン層から
浮遊ゲートが形成されており、且つその浮遊ゲートの上
方にパターン形成した第二ポリシリコン層から制御ゲー
トが形成されている。従って、各ＥＰＲＯＭセルは二重
ゲート型電界効果（即ち、ＭＯＳ）トランジスタであ
る。
ル領域を有しており、セルのチャンネル領域の一部の上
方に存在するパターン形成した第一ポリシリコン層から
浮遊ゲートが形成されており、且つその浮遊ゲートの上
方にパターン形成した第二ポリシリコン層から制御ゲー
トが形成されている。従って、各ＥＰＲＯＭセルは二重
ゲート型電界効果（即ち、ＭＯＳ）トランジスタであ
る。
【００１９】該トランジスタのチャンネル領域は、二つ
の個別的なＰＮ接合によってソース及びドレインから分
離されている。これら二つのＰＮ接合のうちの一方は、
比較的急峻なドーピング勾配を有しており、セルの書込
を行うために使用されるホットエレクトロンを発生させ
るのに適しており、且つ他方のＰＮ接合は比較的緩やか
なドーピング勾配を有しており、それはホットエレクト
ロンの発生を実質的に減少させ、その際に隣のセルの書
込を発生することなしに、１個のセルのみの書込を行う
ことを可能としている。
の個別的なＰＮ接合によってソース及びドレインから分
離されている。これら二つのＰＮ接合のうちの一方は、
比較的急峻なドーピング勾配を有しており、セルの書込
を行うために使用されるホットエレクトロンを発生させ
るのに適しており、且つ他方のＰＮ接合は比較的緩やか
なドーピング勾配を有しており、それはホットエレクト
ロンの発生を実質的に減少させ、その際に隣のセルの書
込を発生することなしに、１個のセルのみの書込を行う
ことを可能としている。
【００２０】好適実施形態においては、Ｎ＋基板領域を
有する平行なビットラインが、平行な列のＭＯＳトラン
ジスタ装置のドレイン領域及びソース領域を形成してい
る。各ビットラインは２個の横方向の端部領域を有して
いる。Ｎ−注入領域が、各ビットラインの一方の横方向
端部領域とオーバーラップしており、その際に各ＭＯＳ
トランジスタ装置のドレインとチャンネルとの間に傾斜
型のＰＮ接合を形成している。このことは、ドレインに
よるホットエレクトロンの発生を実質的に防止してお
り、且つ最も近い隣のセルの書込を行うことなしに、１
個のセルのみの書込を行うことを可能としている。第二
のＰ−注入領域は、各ビットラインの他方の横方向端部
領域とオーバーラップしており、各隣接するＭＯＳトラ
ンジスタ装置のソースとチャンネルとの間に急峻なＰＮ
接合を形成しており、その際にホットエレクトロンの発
生を向上させており、そのことはセルの書込を一層効率
的なものとさせている。
有する平行なビットラインが、平行な列のＭＯＳトラン
ジスタ装置のドレイン領域及びソース領域を形成してい
る。各ビットラインは２個の横方向の端部領域を有して
いる。Ｎ−注入領域が、各ビットラインの一方の横方向
端部領域とオーバーラップしており、その際に各ＭＯＳ
トランジスタ装置のドレインとチャンネルとの間に傾斜
型のＰＮ接合を形成している。このことは、ドレインに
よるホットエレクトロンの発生を実質的に防止してお
り、且つ最も近い隣のセルの書込を行うことなしに、１
個のセルのみの書込を行うことを可能としている。第二
のＰ−注入領域は、各ビットラインの他方の横方向端部
領域とオーバーラップしており、各隣接するＭＯＳトラ
ンジスタ装置のソースとチャンネルとの間に急峻なＰＮ
接合を形成しており、その際にホットエレクトロンの発
生を向上させており、そのことはセルの書込を一層効率
的なものとさせている。
【００２１】
【実施例】図４を参照すると、非対称的なセルを有する
ＥＰＲＯＭ装置２５０が示されている。この装置は、Ｐ
−シリコン基板２５２内に形成されている。セル２５４
などのような各ＥＰＲＯＭセルは、第一ポリシリコン層
（ポリ１）から形成した浮遊ゲート２５６を有すると共
に、ポリシリコンバッファ又はポリバッファ層と呼ばれ
る第二ポリシリコン層から形成した制御ゲート２５８を
有している。ポリシリコンワードライン２６０が、ポリ
２と呼ばれる層の上に形成されたメモリ装置の特定の行
内のセルの制御ゲートの全てへ結合されている。
ＥＰＲＯＭ装置２５０が示されている。この装置は、Ｐ
−シリコン基板２５２内に形成されている。セル２５４
などのような各ＥＰＲＯＭセルは、第一ポリシリコン層
（ポリ１）から形成した浮遊ゲート２５６を有すると共
に、ポリシリコンバッファ又はポリバッファ層と呼ばれ
る第二ポリシリコン層から形成した制御ゲート２５８を
有している。ポリシリコンワードライン２６０が、ポリ
２と呼ばれる層の上に形成されたメモリ装置の特定の行
内のセルの制御ゲートの全てへ結合されている。
【００２２】ポリ１浮遊ゲート２５６及びポリシリコン
バッファ制御ゲート２５８は、絶縁層２６２によって分
離されている。好適実施例においては、この絶縁層２６
２は「ＯＮＯ（酸化物／窒化物／酸化物）」サンドイッ
チ構成を有しており、それは窒化シリコン層と、その上
下に酸化シリコン層を配設した構造を有している。
バッファ制御ゲート２５８は、絶縁層２６２によって分
離されている。好適実施例においては、この絶縁層２６
２は「ＯＮＯ（酸化物／窒化物／酸化物）」サンドイッ
チ構成を有しており、それは窒化シリコン層と、その上
下に酸化シリコン層を配設した構造を有している。
【００２３】各セルのゲート２５６及び２５８は、二酸
化シリコン２７０の平坦化した領域によって隣のセルか
ら分離されている。当業者によって理解される如く、ポ
リシリコンバッファ２５８の目的は、各セルの制御ゲー
ト２５８を形成すること以外に、製造プロセスの酸化物
平坦化ステップ期間中に、二つのゲート２５６及び２５
８の間の絶縁層２６２を保護するためである。換言する
と、このようなポリシリコンバッファを形成することに
より、ＯＮＯ絶縁層２６２が保護されて一方セル間の酸
化物領域２７０はカットバックされてポリ２層以下に回
路を平坦化させる。
化シリコン２７０の平坦化した領域によって隣のセルか
ら分離されている。当業者によって理解される如く、ポ
リシリコンバッファ２５８の目的は、各セルの制御ゲー
ト２５８を形成すること以外に、製造プロセスの酸化物
平坦化ステップ期間中に、二つのゲート２５６及び２５
８の間の絶縁層２６２を保護するためである。換言する
と、このようなポリシリコンバッファを形成することに
より、ＯＮＯ絶縁層２６２が保護されて一方セル間の酸
化物領域２７０はカットバックされてポリ２層以下に回
路を平坦化させる。
【００２４】図示した如く、セル２５４下側のチャンネ
ル２７２に隣接するビットラインＢＬ１及びＢＬ２は非
対称的である。各々は、一方の横方向側部上にＮ−ドー
プ注入領域２８０を有すると共に、該ビットラインの他
方の横方向側部上にＰ−ドープ注入領域２８２を有して
いる。その結果、このトランジスタのチャンネル領域２
７２は、二つの別個のタイプのＰＮ接合によって、ソー
ス及びドレイン拡散領域へ結合されている。Ｐ−注入領
域２８２とビットラインＢＬ１との接合に位置されたＰ
Ｎ接合は、比較的急峻なドーピング勾配を有しており、
セルの書込を行うために使用されるホットエレクトロン
を発生させるのに適している。一方、Ｎ−注入領域２８
０がビットラインＢＬ１とオーバーラップする位置に設
けられた他方のＰＮ接合は、比較的緩やかなドーピング
勾配を有しており、それはホットエレクトロンの発生を
実質的に防止する。Ｎ−注入領域２８０近くのゆっくり
としたＰＮ勾配は、最も近くの隣のセルを書き込むこと
なしに、１個のセルのみ（例えば、セル２５４）を書き
込むことを可能とする。即ち、セル２５４の左側のセル
即ち、セル２９０）は、セル２５４の書込が行われる場
合に、ビットラインＢＬ２からのホットエレクトロンに
よって書込が行われることはない。
ル２７２に隣接するビットラインＢＬ１及びＢＬ２は非
対称的である。各々は、一方の横方向側部上にＮ−ドー
プ注入領域２８０を有すると共に、該ビットラインの他
方の横方向側部上にＰ−ドープ注入領域２８２を有して
いる。その結果、このトランジスタのチャンネル領域２
７２は、二つの別個のタイプのＰＮ接合によって、ソー
ス及びドレイン拡散領域へ結合されている。Ｐ−注入領
域２８２とビットラインＢＬ１との接合に位置されたＰ
Ｎ接合は、比較的急峻なドーピング勾配を有しており、
セルの書込を行うために使用されるホットエレクトロン
を発生させるのに適している。一方、Ｎ−注入領域２８
０がビットラインＢＬ１とオーバーラップする位置に設
けられた他方のＰＮ接合は、比較的緩やかなドーピング
勾配を有しており、それはホットエレクトロンの発生を
実質的に防止する。Ｎ−注入領域２８０近くのゆっくり
としたＰＮ勾配は、最も近くの隣のセルを書き込むこと
なしに、１個のセルのみ（例えば、セル２５４）を書き
込むことを可能とする。即ち、セル２５４の左側のセル
即ち、セル２９０）は、セル２５４の書込が行われる場
合に、ビットラインＢＬ２からのホットエレクトロンに
よって書込が行われることはない。
【００２５】「ホットエレクトロンの発生を実質的に防
止する」という文章の意味は、隣接する浮遊ゲートの著
しい書込（即ち、ホットエレクトロンの浮遊ゲート内へ
の注入）が存在しない程度にホットエレクトロンの発生
が実質的に減少されることである。ホットエレクトロン
の発生は完全に抑圧されるものではないが、Ｎ−注入領
域２８０によって形成される緩慢な勾配によって実質的
に抑圧される。
止する」という文章の意味は、隣接する浮遊ゲートの著
しい書込（即ち、ホットエレクトロンの浮遊ゲート内へ
の注入）が存在しない程度にホットエレクトロンの発生
が実質的に減少されることである。ホットエレクトロン
の発生は完全に抑圧されるものではないが、Ｎ−注入領
域２８０によって形成される緩慢な勾配によって実質的
に抑圧される。
【００２６】注意すべきことであるが、図３に示した従
来の非対称的なＥＰＲＯＭセルと異なり、本発明におけ
るビットライン拡散領域は、隣接する列のセルの浮遊ゲ
ートと全く自己整合されており、その際にマスク不整合
（それは、図３におけるセルのスケールダウンを阻止す
る）の蓋然性を除去している。このことは、ますます小
型の設計基準で形成されるセルを使用することを可能と
する重要な特徴である。本発明においては、最も近くの
隣のセルの書込動作は、オーバーラップし且つより深い
Ｎ−注入領域２８０を形成することによって防止されて
おり、該領域は、ホットエレクトンを効率的に発生する
ものではない緩慢な勾配のＰＮ接合を形成する。このこ
とは、ビットライン拡散領域の両側でホットエレクトロ
ンを発生し、隣接するセルのひとつからビットラインを
充分遠くに離隔させて該セルの書込を回避している従来
の非対称的なセルと異なっている。
来の非対称的なＥＰＲＯＭセルと異なり、本発明におけ
るビットライン拡散領域は、隣接する列のセルの浮遊ゲ
ートと全く自己整合されており、その際にマスク不整合
（それは、図３におけるセルのスケールダウンを阻止す
る）の蓋然性を除去している。このことは、ますます小
型の設計基準で形成されるセルを使用することを可能と
する重要な特徴である。本発明においては、最も近くの
隣のセルの書込動作は、オーバーラップし且つより深い
Ｎ−注入領域２８０を形成することによって防止されて
おり、該領域は、ホットエレクトンを効率的に発生する
ものではない緩慢な勾配のＰＮ接合を形成する。このこ
とは、ビットライン拡散領域の両側でホットエレクトロ
ンを発生し、隣接するセルのひとつからビットラインを
充分遠くに離隔させて該セルの書込を回避している従来
の非対称的なセルと異なっている。
【００２７】図５を参照すると、図４に示したＥＰＲＯ
Ｍメモリ装置用の第一及び第二ポリシリコンマスクを概
略平面図で示してある。ポリ１浮遊ゲート層１は、初期
的に、連続的な垂直のコラム、即ち列として形成されて
いる。これらのポリ１の列は、ビットラインを形成する
ためのＮ＋拡散を行う場合に基板をマスクするために使
用される。次いで、ポリ２層を付着形成し且つポリ２層
用のマスクを形成した後に、ポリ２によって保護されて
いないポリ１層の部分がエッチング除去される。図５か
ら理解される如く、０．８ミクロン設計基準を使用した
各ＥＰＲＯＭセル１５４（図５におけるクロスハッチし
た区域参照）によって占有される領域は各側部が１．６
ミクロンであり、全面積は２．５６平方ミクロンであ
る。
Ｍメモリ装置用の第一及び第二ポリシリコンマスクを概
略平面図で示してある。ポリ１浮遊ゲート層１は、初期
的に、連続的な垂直のコラム、即ち列として形成されて
いる。これらのポリ１の列は、ビットラインを形成する
ためのＮ＋拡散を行う場合に基板をマスクするために使
用される。次いで、ポリ２層を付着形成し且つポリ２層
用のマスクを形成した後に、ポリ２によって保護されて
いないポリ１層の部分がエッチング除去される。図５か
ら理解される如く、０．８ミクロン設計基準を使用した
各ＥＰＲＯＭセル１５４（図５におけるクロスハッチし
た区域参照）によって占有される領域は各側部が１．６
ミクロンであり、全面積は２．５６平方ミクロンであ
る。
【００２８】図６（Ａ）乃至（Ｄ）を参照すると、図４
及び５に示したＥＰＲＯＭセル２５４以下の如くに製造
される。出発物質は、Ｐ−型の単結晶シリコンからなる
ウエハである。図示した基板２５２はウエハの一部を構
成するものである。初期的にウエハを用意し且つフィー
ルド酸化膜を形成するステップは当業者に公知であり、
従って、その説明については割愛する。
及び５に示したＥＰＲＯＭセル２５４以下の如くに製造
される。出発物質は、Ｐ−型の単結晶シリコンからなる
ウエハである。図示した基板２５２はウエハの一部を構
成するものである。初期的にウエハを用意し且つフィー
ルド酸化膜を形成するステップは当業者に公知であり、
従って、その説明については割愛する。
【００２９】図６（Ａ）を参照すると、本製造プロセス
の説明は、上方にポリシリコンバッファを有する浮遊ゲ
ートを形成し且つ平坦化した後から開始する。この時点
に到達するまでのステップは以下の如きシーケンスを有
している。 （１）約２００乃至３００Åの薄いゲート酸化膜２９２
を形成する。 （２）その上側にポリ１浮遊ゲート層を付着形成し、且
つそれに燐を導入して高度に導電性とさせる。 （３）ＯＮＯ絶縁層２６２を形成する。 （４）ポリシリコンバッファ層を付着形成する。 （５）従来のホトレジストマスキング及びエッチングを
使用してポリ１コラム（列）をパターン形成し且つエッ
チングする。
の説明は、上方にポリシリコンバッファを有する浮遊ゲ
ートを形成し且つ平坦化した後から開始する。この時点
に到達するまでのステップは以下の如きシーケンスを有
している。 （１）約２００乃至３００Åの薄いゲート酸化膜２９２
を形成する。 （２）その上側にポリ１浮遊ゲート層を付着形成し、且
つそれに燐を導入して高度に導電性とさせる。 （３）ＯＮＯ絶縁層２６２を形成する。 （４）ポリシリコンバッファ層を付着形成する。 （５）従来のホトレジストマスキング及びエッチングを
使用してポリ１コラム（列）をパターン形成し且つエッ
チングする。
【００３０】これらの処理ステップは当業者にとって公
知の処理ステップであり従ってその詳細な説明は割愛す
る。
知の処理ステップであり従ってその詳細な説明は割愛す
る。
【００３１】図６（Ｂ）に示した如く、次のステップ
は、Ｎ＋ビットライン拡散領域２９４を形成することで
ある。好適実施例においては、拡散領域２９４は、Ｎ＋
イオン（即ち、砒素）を使用して形成する。この注入
は、浮遊ゲート２５６と自己整合されており、且つビッ
トライン拡散領域２９４とチャンネル２７２との間に急
峻なＰＮ接合を発生させる。図６（Ｃ）において、約半
分の各々のビットライン拡散領域をマスク３００によっ
てマスクし、且つＮ−イオン（好適には、燐）注入を行
ってＮ−領域２８０を形成する。図６（Ｃ）に示した形
状を参照すると良い。
は、Ｎ＋ビットライン拡散領域２９４を形成することで
ある。好適実施例においては、拡散領域２９４は、Ｎ＋
イオン（即ち、砒素）を使用して形成する。この注入
は、浮遊ゲート２５６と自己整合されており、且つビッ
トライン拡散領域２９４とチャンネル２７２との間に急
峻なＰＮ接合を発生させる。図６（Ｃ）において、約半
分の各々のビットライン拡散領域をマスク３００によっ
てマスクし、且つＮ−イオン（好適には、燐）注入を行
ってＮ−領域２８０を形成する。図６（Ｃ）に示した形
状を参照すると良い。
【００３２】次に、ステップ６（Ｄ）において、マスク
３００を除去し、且つ相補的なマスク３０２を形成し
て、ビットライン拡散領域の他方の半分に対する窓を開
放する。Ｐ−イオン（好適には、ボロン）を注入して、
図６（Ｄ）に示した如く、Ｐ−領域２８２を形成する。
ステップ６（Ｃ）及び（Ｄ）の順番は問題ではなく、そ
れらの順番を逆にすることも可能である。更に、ビット
ライン注入ステップ（図６（Ｂ）に示したステップ）は
その後に簡単な加熱ステップを行うことが可能であり、
この加熱ステップにより、ビットライン拡散を予め定義
した目標とするドーピング分布とさせるべくドライブさ
せることが可能である。注意すべきことであるが、注入
ステップ６（Ｃ）及び（Ｄ）の後にアニーリングステッ
プは必要ではない。何故ならば、爾後の処理ステップ
で、注入イオンを活性化させるのに充分な熱を使用する
からである。
３００を除去し、且つ相補的なマスク３０２を形成し
て、ビットライン拡散領域の他方の半分に対する窓を開
放する。Ｐ−イオン（好適には、ボロン）を注入して、
図６（Ｄ）に示した如く、Ｐ−領域２８２を形成する。
ステップ６（Ｃ）及び（Ｄ）の順番は問題ではなく、そ
れらの順番を逆にすることも可能である。更に、ビット
ライン注入ステップ（図６（Ｂ）に示したステップ）は
その後に簡単な加熱ステップを行うことが可能であり、
この加熱ステップにより、ビットライン拡散を予め定義
した目標とするドーピング分布とさせるべくドライブさ
せることが可能である。注意すべきことであるが、注入
ステップ６（Ｃ）及び（Ｄ）の後にアニーリングステッ
プは必要ではない。何故ならば、爾後の処理ステップ
で、注入イオンを活性化させるのに充分な熱を使用する
からである。
【００３３】要するに、Ｎ−及びＰ−注入での交互のビ
ットラインソース／ドレイン調整によってセルの非対称
性が形成される。０．８ミクロンの設計基準を使用する
ことにより、０．２５ミクロンの整合公差でクリティカ
ルな０．８ミクロンク最小ライン幅マスクを介してＮ−
領域２８０を注入させることが可能である。Ｎ−領域２
８０は、緩慢な勾配の傾斜接合を形成し、且つホットエ
レクトロンの発生を減少させ且つ事実上排除することに
より、最も近い隣のセルが書き込まれることを防止す
る。
ットラインソース／ドレイン調整によってセルの非対称
性が形成される。０．８ミクロンの設計基準を使用する
ことにより、０．２５ミクロンの整合公差でクリティカ
ルな０．８ミクロンク最小ライン幅マスクを介してＮ−
領域２８０を注入させることが可能である。Ｎ−領域２
８０は、緩慢な勾配の傾斜接合を形成し、且つホットエ
レクトロンの発生を減少させ且つ事実上排除することに
より、最も近い隣のセルが書き込まれることを防止す
る。
【００３４】Ｐ−注入は、更なるセル非対称性を与え
る。Ｐ−領域２８２は、Ｎ−マスク３００と類似してい
るがセルアレイにおいて鏡像類似の関係にあるクリティ
カルなマスク３０２で注入される。Ｐ−領域２８２は、
ホットエレクトロンの発生効率を改良することによりセ
ルの書込動作を向上させている。又、Ｐ−領域２８２
は、ドレインのターンオンを減少させることに貢献し、
且つトランジスタチャンネルを幅広とさせることにより
ビットラインからビットラインへのパンチする性能を改
善している。これらの処理ステップに続いてフィールド
酸化膜を成長させ、次いでその結果得られる構成を平坦
化させる。次いで、ポリ２を付着形成し且つドーピング
してそれを導電性とさせる。次いで、従来のホトレジス
トマスキング及びエッチングを使用して、ポリ２層をパ
ターン形成し且つエッチングする。注意すべきことであ
るが、このステップは、ポリ２ワードライン下側に位置
することのないポリ１領域をエッチング除去する。注意
すべきことであるが、上述した平坦化ステップは、自己
整合したスタック型ゲートエッチング期間中に、Ｎ＋ビ
ットラインへトレンチング（断線）を防止するために必
要である。図５を参照すると、平坦化処理が行われない
場合には、後のエッチステップ（ポリ２ワードラインの
下側に位置することのないポリ１領域に対するもの）
が、Ｎ＋ビットラインが位置されている基板の部分をエ
ッチングし、その際にＮ＋ビットライン内に断線を形成
することとなる。最後に、当業者によって理解される如
く、メタル層を付着形成し且つパターン形成し、且つコ
ンタクト窓を介して通常の対応で下側に存在する拡散領
域及びポリシリコン領域と接続させて完成した装置とさ
せる。
る。Ｐ−領域２８２は、Ｎ−マスク３００と類似してい
るがセルアレイにおいて鏡像類似の関係にあるクリティ
カルなマスク３０２で注入される。Ｐ−領域２８２は、
ホットエレクトロンの発生効率を改良することによりセ
ルの書込動作を向上させている。又、Ｐ−領域２８２
は、ドレインのターンオンを減少させることに貢献し、
且つトランジスタチャンネルを幅広とさせることにより
ビットラインからビットラインへのパンチする性能を改
善している。これらの処理ステップに続いてフィールド
酸化膜を成長させ、次いでその結果得られる構成を平坦
化させる。次いで、ポリ２を付着形成し且つドーピング
してそれを導電性とさせる。次いで、従来のホトレジス
トマスキング及びエッチングを使用して、ポリ２層をパ
ターン形成し且つエッチングする。注意すべきことであ
るが、このステップは、ポリ２ワードライン下側に位置
することのないポリ１領域をエッチング除去する。注意
すべきことであるが、上述した平坦化ステップは、自己
整合したスタック型ゲートエッチング期間中に、Ｎ＋ビ
ットラインへトレンチング（断線）を防止するために必
要である。図５を参照すると、平坦化処理が行われない
場合には、後のエッチステップ（ポリ２ワードラインの
下側に位置することのないポリ１領域に対するもの）
が、Ｎ＋ビットラインが位置されている基板の部分をエ
ッチングし、その際にＮ＋ビットライン内に断線を形成
することとなる。最後に、当業者によって理解される如
く、メタル層を付着形成し且つパターン形成し、且つコ
ンタクト窓を介して通常の対応で下側に存在する拡散領
域及びポリシリコン領域と接続させて完成した装置とさ
せる。
【００３５】図７を参照すると、本発明の第二実施例を
組み込んだＥＰＲＯＭ装置３２０の概略断面図が示され
ている。この変形例においては、各セル３３２，３２４
は、より幅広のポリシリコンバッファ３３０を有してお
り、それはポリ１浮遊ゲート３３２に直接的に接続され
ている。ビットライン拡散領域３３４はこれらのセルに
おいて一層幅広であり、０．８ミクロンではなく１．４
ミクロンの幅を有している。
組み込んだＥＰＲＯＭ装置３２０の概略断面図が示され
ている。この変形例においては、各セル３３２，３２４
は、より幅広のポリシリコンバッファ３３０を有してお
り、それはポリ１浮遊ゲート３３２に直接的に接続され
ている。ビットライン拡散領域３３４はこれらのセルに
おいて一層幅広であり、０．８ミクロンではなく１．４
ミクロンの幅を有している。
【００３６】これらのセルにおける酸化物／窒化物／酸
化物絶縁層３３６は、ポリバッファ３３０とポリ２ワー
ドライン３４０との間に形成されている。第一実施例
（図４に示したもの）と同一のＮ−及びＰ−注入領域２
８０及び２８２が、非対称的なセルを形成するために使
用される。
化物絶縁層３３６は、ポリバッファ３３０とポリ２ワー
ドライン３４０との間に形成されている。第一実施例
（図４に示したもの）と同一のＮ−及びＰ−注入領域２
８０及び２８２が、非対称的なセルを形成するために使
用される。
【００３７】このセル構成は、ゲート結合比（即ち、浮
遊ゲート３３２に対するポリ２ワードライン３４０の結
合）を改善し、且つポリ１浮遊ゲート間に形成した平坦
部上方のポリシリコン翼部の付加によりドレインがター
ンオンすることの可能性を減少させている。ポリシリコ
ンバッファ３３０の形状から理解される如く、Ｎ−及び
Ｐ−注入は、ポリシリコンバッファ３３０の形成前に実
施されねばならない。このＥＰＲＯＭセル３２２は、図
４に示したＥＰＲＯＭセルよりも幾分大型であるが
（２．２ミクロン×１．６ミクロン、全面積が３．５２
平方ミクロン）、このセルは、より良好な性能特性を有
しており、従って、この構成をより小型の設計基準へス
ケールダウンさせることが可能である。
遊ゲート３３２に対するポリ２ワードライン３４０の結
合）を改善し、且つポリ１浮遊ゲート間に形成した平坦
部上方のポリシリコン翼部の付加によりドレインがター
ンオンすることの可能性を減少させている。ポリシリコ
ンバッファ３３０の形状から理解される如く、Ｎ−及び
Ｐ−注入は、ポリシリコンバッファ３３０の形成前に実
施されねばならない。このＥＰＲＯＭセル３２２は、図
４に示したＥＰＲＯＭセルよりも幾分大型であるが
（２．２ミクロン×１．６ミクロン、全面積が３．５２
平方ミクロン）、このセルは、より良好な性能特性を有
しており、従って、この構成をより小型の設計基準へス
ケールダウンさせることが可能である。
【００３８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 第一の従来のＥＰＲＯＭセルを示した概略断
面図。
面図。
【図２】 第二の従来のＥＰＲＯＭセルを示した概略断
面図。
面図。
【図３】 第三の従来のＥＰＲＯＭセルを示した概略断
面図。
面図。
【図４】 本発明の好適実施例に基づいて製造した半導
体装置を示した概略断面図。
体装置を示した概略断面図。
【図５】 図４に示したＥＰＲＯＭメモリ装置に対する
第一及び第二ポリシリコンマスクを示した概略平面図。
第一及び第二ポリシリコンマスクを示した概略平面図。
【図６】 （Ａ）乃至（Ｄ）は本発明の一実施例に基づ
いてＥＰＲＯＭ装置を製造する各段階における状態を示
した概略断面図。
いてＥＰＲＯＭ装置を製造する各段階における状態を示
した概略断面図。
【図７】 本発明の第二の好適実施例に基づいて構成し
た半導体装置を示した概略断面図。
た半導体装置を示した概略断面図。
２５０ ＥＰＲＯＭ装置 ２５２ Ｐ−シリコン基板 ２５４ ＥＰＲＯＭセル ２５６ 浮遊ゲート ２５８ 制御ゲート ２６０ ポリシリコンワードライン ２６２ ＯＮＯ絶縁層 ２７０ 二酸化シリコン ２８０ Ｎ−ドープ注入領域 ２８２ Ｐ−ドープ注入領域 ＢＬ ビットライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アルバート エム． バージモント アメリカ合衆国， カリフォルニア 95129， サン ノゼ， キャッスル レ ーン 5512
Claims (6)
- 【請求項１】 非対称的な電気的に書込可能で非揮発性
の浮遊ゲート半導体メモリセルにおいて、第一導電型の
半導体基板内にＭＯＳトランジスタ装置が形成されてお
り、前記トランジスタ装置は、反対導電型のソースとド
レインとを有すると共に、前記ソースとドレインとの間
にチャンネル区域を有しており、且つ前記チャンネル区
域の上方に浮遊ゲートを有すると共に、前記浮遊ゲート
の上方に制御ゲートを有しており、且つ前記チャンネル
区域が前記ドレインと接触する位置において前記反対導
電型の注入領域を有しており、前記注入領域が前記チャ
ンネル区域と傾斜ＰＮ接合を形成しており、その際に前
記ドレインによるホットエレクトロンの発生を実質的に
防止していることを特徴とするメモリセル。 - 【請求項２】 請求項１において、更に、前記チャンネ
ル区域が前記ソースと接触する位置において前記第一導
電型の第二注入領域が設けられており、前記第二注入領
域は前記チャンネル区域と急峻なＰＮ接合を形成してお
り、その際に前記ソースによるホットエレクトロンの発
生を向上させていることを特徴とするメモリセル。 - 【請求項３】 非対称的で電気的に書込可能であり非揮
発性の浮遊ゲート半導体メモリセルからなるアレイにお
いて、第一導電型の半導体基板が設けられており、前記
第一導電型と反対導電型の基板領域を有する複数個の平
行なビットラインが設けられており、前記半導体基板内
にＭＯＳトランジスタ装置のアレイが形成されており、
各ＭＯＳトランジスタは、前記ビットラインの一つを有
するソースと、前記ビットラインの別のひとつを有する
ドレインと、前記ソースとドレインとの間のチャンネル
区域と、前記チャンネル区域の上方に存在する浮遊ゲー
トと、前記浮遊ゲートの上方に存在する制御ゲートとを
有しており、前記各ビットラインは２個の横方向端部領
域を有しており、前記横方向端部領域の第一のものは一
列の前記ＭＯＳトランジスタ装置のドレインを形成して
おり且つ前記横方向端部領域の第二のものは別の一列の
前記ＭＯＳトランジスタ装置のソースを形成しており、
前記各ビットラインは前記横方向端部領域の前記第一の
ものとオーバーラップする前記反対導電型の注入領域を
有しており、前記注入領域は前記チャンネル区域と傾斜
ＰＮ接合を形成しており、その際に前記ＭＯＳトランジ
スタ装置のドレインによって発生されるホットエレクト
ロンの発生を実質的に防止していることを特徴とするア
レイ。 - 【請求項４】 請求項３において、前記各ビットライン
は前記横方向端部領域の前記第二のものとオーバーラッ
プする前記第一導電型の第二注入領域を有しており、前
記第二注入領域は各隣接するＭＯＳトランジスタ装置の
前記チャンネル区域と急峻なＰＮ接合を形成しており、
その際に前記ＭＯＳトランジスタ装置のソースによるホ
ットエレクトロンの発生を向上させていることを特徴と
するアレイ。 - 【請求項５】 非対称的で電気的に書込可能であり、非
揮発性の浮遊ゲート半導体メモリセルからなるアレイを
製造する方法において、第一導電型の半導体基板を用意
し、薄いゲート酸化膜及びその上側に第一ポリシリコン
層のポリシリコン浮遊ゲートの平行なラインを形成し、
前記ポリシリコン浮遊ゲートをマスクとして使用して前
記半導体基板内にドーパントを導入して前記第一導電型
と反対の第二導電型の複数個の平行なビットラインを形
成し、前記各ビットラインは二つの横方向端部領域を有
しており、前記横方向端部領域の第一のものは一列のＭ
ＯＳトランジスタ装置に対するソースを有しており、且
つ前記横方向端部領域の第二のものは隣接する列のＭＯ
Ｓトランジスタ装置に対するドレインを有しており、前
記横方向端部領域の前記第一のものとオーバーラップす
る前記半導体基板の領域内に前記第二導電型のドーパン
トを注入し、前記注入領域は前記チャンネル区域と傾斜
ＰＮ接合を形成し、その際に前記ＭＯＳトランジスタ装
置のドレインによるホットエレクトロンの発生を実質的
に防止する、上記各ステップを有することを特徴とする
方法。 - 【請求項６】 請求項５において、更に、前記横方向端
部領域の前記第二のものとオーバーラップする前記半導
体基板の領域内に前記第一導電型のドーパントを注入
し、前記第二注入領域が各隣接するＭＯＳトランジスタ
装置の前記チャンネル区域と急峻なＰＮ接合を形成し、
その際に前記ＭＯＳトランジスタ装置のソースによるホ
ットエレクトロンの発生を向上させる、ステップを有す
ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/546,378 US5032881A (en) | 1990-06-29 | 1990-06-29 | Asymmetric virtual ground EPROM cell and fabrication method |
| US546378 | 1990-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342918A true JPH06342918A (ja) | 1994-12-13 |
| JP3249148B2 JP3249148B2 (ja) | 2002-01-21 |
Family
ID=24180168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15895491A Expired - Lifetime JP3249148B2 (ja) | 1990-06-29 | 1991-06-28 | 非対称的仮想接地ｅｐｒｏｍセル及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5032881A (ja) |
| EP (1) | EP0464432A3 (ja) |
| JP (1) | JP3249148B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168303A (ja) * | 1998-08-27 | 2001-06-22 | Stmicroelectronics Srl | 電子仮想接地メモリ・デバイスおよびその製造方法 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844842A (en) * | 1989-02-06 | 1998-12-01 | Hitachi, Ltd. | Nonvolatile semiconductor memory device |
| IT1239707B (it) * | 1990-03-15 | 1993-11-15 | St Microelectrics Srl | Processo per la realizzazione di una cella di memoria rom a bassa capacita' di drain |
| JP2861582B2 (ja) * | 1992-01-16 | 1999-02-24 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP3124101B2 (ja) * | 1992-01-30 | 2001-01-15 | ローム株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US5397726A (en) * | 1992-02-04 | 1995-03-14 | National Semiconductor Corporation | Segment-erasable flash EPROM |
| US5346842A (en) * | 1992-02-04 | 1994-09-13 | National Semiconductor Corporation | Method of making alternate metal/source virtual ground flash EPROM cell array |
| JPH05218329A (ja) * | 1992-02-07 | 1993-08-27 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| US5422289A (en) * | 1992-04-27 | 1995-06-06 | National Semiconductor Corporation | Method of manufacturing a fully planarized MOSFET and resulting structure |
| US5317171A (en) * | 1992-04-29 | 1994-05-31 | North Carolina State University | MOS gated thyristor with remote turn-off electrode |
| US5319222A (en) * | 1992-04-29 | 1994-06-07 | North Carolina State University | MOS gated thyristor having on-state current saturation capability |
| US5302551A (en) * | 1992-05-11 | 1994-04-12 | National Semiconductor Corporation | Method for planarizing the surface of an integrated circuit over a metal interconnect layer |
| EP0575688B1 (en) * | 1992-06-26 | 1998-05-27 | STMicroelectronics S.r.l. | Programming of LDD-ROM cells |
| KR960009995B1 (ko) * | 1992-07-31 | 1996-07-25 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 및 그 구조 |
| JP3522788B2 (ja) * | 1992-10-29 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US5300803A (en) * | 1992-12-14 | 1994-04-05 | Texas Instruments Incorporated | Source side injection non-volatile memory cell |
| US5767005A (en) * | 1993-07-27 | 1998-06-16 | Micron Technology, Inc. | Method for fabricating a flash EEPROM |
| US6281103B1 (en) | 1993-07-27 | 2001-08-28 | Micron Technology, Inc. | Method for fabricating gate semiconductor |
| US6780740B1 (en) * | 1993-07-27 | 2004-08-24 | Micron Technology, Inc. | Method for fabricating a floating gate semiconductor device |
| US5378909A (en) * | 1993-10-18 | 1995-01-03 | Hughes Aircraft Company | Flash EEPROM cell having gap between floating gate and drain for high hot electron injection efficiency for programming |
| JPH07221210A (ja) * | 1993-12-10 | 1995-08-18 | Advanced Micro Devices Inc | 不揮発性メモリを製造するための方法および不揮発性メモリアレイ |
| KR0124629B1 (ko) * | 1994-02-23 | 1997-12-11 | 문정환 | 불휘발성 반도체 메모리장치의 제조방법 |
| US5622881A (en) * | 1994-10-06 | 1997-04-22 | International Business Machines Corporation | Packing density for flash memories |
| US5445984A (en) * | 1994-11-28 | 1995-08-29 | United Microelectronics Corporation | Method of making a split gate flash memory cell |
| US5801076A (en) * | 1995-02-21 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of making non-volatile memory device having a floating gate with enhanced charge retention |
| JP2956549B2 (ja) * | 1995-09-14 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法とデータ消去方法 |
| JPH09293842A (ja) * | 1996-04-26 | 1997-11-11 | Ricoh Co Ltd | 半導体記憶装置の製造方法 |
| KR100238199B1 (ko) * | 1996-07-30 | 2000-01-15 | 윤종용 | 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법 |
| US5768186A (en) * | 1996-10-25 | 1998-06-16 | Ma; Yueh Yale | High density single poly metal-gate non-volatile memory cell |
| US6461916B1 (en) * | 1997-03-28 | 2002-10-08 | Hitachi, Ltd. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making the device |
| JPH118324A (ja) * | 1997-04-23 | 1999-01-12 | Sanyo Electric Co Ltd | トランジスタ、トランジスタアレイおよび不揮発性半導体メモリ |
| US6342715B1 (en) | 1997-06-27 | 2002-01-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US5847426A (en) * | 1997-12-15 | 1998-12-08 | National Semiconductor Corporation | Contactless flash EPROM using poly silicon isolation |
| KR100301801B1 (ko) * | 1997-12-30 | 2001-10-27 | 김영환 | 마스크롬 셀의 제조방법 |
| US6091100A (en) * | 1998-02-06 | 2000-07-18 | Texas Instruments - Acer Incorporated | High density NAND structure nonvolatile memories |
| TW451427B (en) | 1999-02-19 | 2001-08-21 | Mitsubishi Electric Corp | Non-volatile semiconductor memory device and the driving method, operation method and manufacturing method of the same |
| US6261905B1 (en) | 2000-04-28 | 2001-07-17 | Taiwan Semiconductor Manufacturing Company | Flash memory structure with stacking gate formed using damascene-like structure |
| US20020105057A1 (en) * | 2001-02-02 | 2002-08-08 | Vyvoda Michael A. | Wafer surface that facilitates particle removal |
| US6710424B2 (en) | 2001-09-21 | 2004-03-23 | Airip | RF chipset architecture |
| TW518725B (en) * | 2002-01-23 | 2003-01-21 | Macronix Int Co Ltd | Virtual ground flash memory |
| US6773990B1 (en) * | 2003-05-03 | 2004-08-10 | Advanced Micro Devices, Inc. | Method for reducing short channel effects in memory cells and related structure |
| CN100394611C (zh) * | 2003-08-18 | 2008-06-11 | 旺宏电子股份有限公司 | 为改善相邻存储单元干扰的ono闪存阵列 |
| US6917073B2 (en) * | 2003-08-20 | 2005-07-12 | Macronix International Co., Ltd. | ONO flash memory array for improving a disturbance between adjacent memory cells |
| WO2006117852A1 (ja) * | 2005-04-27 | 2006-11-09 | Spansion Llc | 半導体装置およびその製造方法 |
| US7432178B2 (en) * | 2005-10-21 | 2008-10-07 | Advanced Micro Devices, Inc. | Bit line implant |
| US7345915B2 (en) | 2005-10-31 | 2008-03-18 | Hewlett-Packard Development Company, L.P. | Modified-layer EPROM cell |
| FR2970106B1 (fr) * | 2010-12-29 | 2013-03-15 | St Microelectronics Sa | Mémoires otp a base de dispositifs mosfet |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4376947A (en) * | 1979-09-04 | 1983-03-15 | Texas Instruments Incorporated | Electrically programmable floating gate semiconductor memory device |
| US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
| US4754320A (en) * | 1985-02-25 | 1988-06-28 | Kabushiki Kaisha Toshiba | EEPROM with sidewall control gate |
| US4835740A (en) * | 1986-12-26 | 1989-05-30 | Kabushiki Kaisha Toshiba | Floating gate type semiconductor memory device |
| JPS63252481A (ja) * | 1987-04-09 | 1988-10-19 | Toshiba Corp | 不揮発性半導体メモリ |
| DE68922004T2 (de) * | 1988-02-05 | 1995-10-12 | Texas Instruments Inc | Elektrisch löschbare und programmierbare Nur-Lesespeicherzelle. |
| US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
| US4958321A (en) * | 1988-09-22 | 1990-09-18 | Advanced Micro Devices, Inc. | One transistor flash EPROM cell |
-
1990
- 1990-06-29 US US07/546,378 patent/US5032881A/en not_active Expired - Lifetime
-
1991
- 1991-06-15 EP EP19910109836 patent/EP0464432A3/en not_active Withdrawn
- 1991-06-28 JP JP15895491A patent/JP3249148B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168303A (ja) * | 1998-08-27 | 2001-06-22 | Stmicroelectronics Srl | 電子仮想接地メモリ・デバイスおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5032881A (en) | 1991-07-16 |
| EP0464432A2 (en) | 1992-01-08 |
| JP3249148B2 (ja) | 2002-01-21 |
| EP0464432A3 (en) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249148B2 (ja) | 非対称的仮想接地ｅｐｒｏｍセル及びその製造方法 | |
| US5422504A (en) | EEPROM memory device having a sidewall spacer floating gate electrode and process | |
| US5768186A (en) | High density single poly metal-gate non-volatile memory cell | |
| US5776810A (en) | Method for forming EEPROM with split gate source side injection | |
| US5464999A (en) | Method for programming an alternate metal/source virtual ground flash EPROM cell array | |
| JP3245054B2 (ja) | メモリ・アレイの製作方法、プログラム方法及びメモリ・アレイ | |
| US7829404B2 (en) | Method of making a semiconductor memory array of floating gate memory cells with program/erase and select gates | |
| US5453391A (en) | Method for manufacturing a contactless floating gate transistor array | |
| US5436478A (en) | Fast access AMG EPROM with segment select transistors which have an increased width | |
| JP2003234422A (ja) | 水平に向けたエッジをもつフローティングゲートメモリセルの半導体メモリアレーを形成するセルフ・アライン型方法及びそれにより形成されたメモリアレー | |
| US7932551B2 (en) | Nonvolatile memory device and method of fabricating the same comprising a dual fin structure | |
| US5707884A (en) | Process for fabricating a contactless electrical erasable EPROM memory device | |
| JPH03155168A (ja) | メモリデバイス | |
| KR0155859B1 (ko) | 플래쉬 메모리장치 및 그 제조방법 | |
| US6376295B1 (en) | Method for manufacturing a semiconductor memory device with a fine structure | |
| US4994403A (en) | Method of making an electrically programmable, electrically erasable memory array cell | |
| US5246874A (en) | Method of making fast access AMG EPROM | |
| US6621733B2 (en) | Segmented bit line EEPROM page architecture | |
| US6492675B1 (en) | Flash memory array with dual function control lines and asymmetrical source and drain junctions | |
| US5057446A (en) | Method of making an EEPROM with improved capacitive coupling between control gate and floating gate | |
| US5604141A (en) | Method for forming virtual-ground flash EPROM array with reduced cell pitch in the X direction | |
| KR100673226B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| US5151760A (en) | Integrated circuit with improved capacitive coupling | |
| KR0183855B1 (ko) | 플래쉬 메모리 장치 및 그 제조방법 | |
| JP2001203280A (ja) | 不揮発性メモリ構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |