JPH06342898A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH06342898A JPH06342898A JP5149865A JP14986593A JPH06342898A JP H06342898 A JPH06342898 A JP H06342898A JP 5149865 A JP5149865 A JP 5149865A JP 14986593 A JP14986593 A JP 14986593A JP H06342898 A JPH06342898 A JP H06342898A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- oxide film
- gate oxide
- light receiving
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000003384 imaging method Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract 1
- 239000007943 implant Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 48
- 239000010410 layer Substances 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 11
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 暗電流の小さいＣＭＤからなる受光部と、ホ
ットキャリアによる特性劣化の生じにくいＭＯＳトラン
ジスタからなる走査回路とを備えた固体撮像装置の製造
方法を提供する。 【構成】 ｐ- 型半導体基板１上にゲート酸化膜３を形
成し、その上にゲート電極４を形成する工程と、ゲート
電極４より薄い膜厚のノンドープポリシリコン膜５を全
面に堆積し、レジストマスク14を用いて受光部領域Ｘの
みに、イオン注入法により高濃度のｎ型不純物を導入す
る工程と、前記レジストマスク14を除去し、非酸化性雰
囲気下で800 〜900 ℃の熱処理を行って前記高濃度のｎ
型不純物を活性化し、続いて湿式酸化性雰囲気で900 ℃
以下の熱酸化処理を行う工程と、ゲート電極４に対して
自己整合的にｎ型不純物をイオン注入してソース及びド
レイン拡散層６，７を形成する工程とで固体撮像装置を
製造する。
ットキャリアによる特性劣化の生じにくいＭＯＳトラン
ジスタからなる走査回路とを備えた固体撮像装置の製造
方法を提供する。 【構成】 ｐ- 型半導体基板１上にゲート酸化膜３を形
成し、その上にゲート電極４を形成する工程と、ゲート
電極４より薄い膜厚のノンドープポリシリコン膜５を全
面に堆積し、レジストマスク14を用いて受光部領域Ｘの
みに、イオン注入法により高濃度のｎ型不純物を導入す
る工程と、前記レジストマスク14を除去し、非酸化性雰
囲気下で800 〜900 ℃の熱処理を行って前記高濃度のｎ
型不純物を活性化し、続いて湿式酸化性雰囲気で900 ℃
以下の熱酸化処理を行う工程と、ゲート電極４に対して
自己整合的にｎ型不純物をイオン注入してソース及びド
レイン拡散層６，７を形成する工程とで固体撮像装置を
製造する。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＩＳ型受光・蓄積
部を有する電荷変調素子（Charge Modulation Device、
以下単にＣＭＤと略称する）からなる受光部と、ＣＭＤ
の信号電荷を順次読み出すための走査回路とを備えた固
体撮像装置の製造方法に関する。
部を有する電荷変調素子（Charge Modulation Device、
以下単にＣＭＤと略称する）からなる受光部と、ＣＭＤ
の信号電荷を順次読み出すための走査回路とを備えた固
体撮像装置の製造方法に関する。
【０００２】
【従来の技術】従来、ＭＩＳ型受光・蓄積部を有する受
光素子からなる固体撮像装置は、種々のものが提案され
ている。例えば、本件出願人は既にＭＩＳ型受光・蓄積
部を有し且つ内部増幅機能をもつＣＭＤを受光素子とし
て用い、該ＣＭＤの信号電荷を順次読み出すためのＭＯ
Ｓトランジスタからなる走査回路を受光素子周辺に配置
した固体撮像装置を多々提案しており、その一例は、例
えば特開昭６１−８４０５９号公報に開示されている。
光素子からなる固体撮像装置は、種々のものが提案され
ている。例えば、本件出願人は既にＭＩＳ型受光・蓄積
部を有し且つ内部増幅機能をもつＣＭＤを受光素子とし
て用い、該ＣＭＤの信号電荷を順次読み出すためのＭＯ
Ｓトランジスタからなる走査回路を受光素子周辺に配置
した固体撮像装置を多々提案しており、その一例は、例
えば特開昭６１−８４０５９号公報に開示されている。
【０００３】次に、従来のＣＭＤを用いた固体撮像装置
について説明する。図３は、本件出願人が先に提案した
既知のＣＭＤを受光画素として用いた固体撮像装置の一
画素部分と、走査回路の一素子であるｎチャネルＭＯＳ
トランジスタの構成を示す断面図である。図３におい
て、101 はｐ- 型半導体基板、102 は半導体基板101 上
にエピタキシャル法等により堆積したｎ- 型エピタキシ
ャル層であり、ＣＭＤのｎ- 型チャネル層となるもので
ある。109 ，110 は走査回路側のＭＯＳトランジスタを
形成するｐ型ウェル層及びｎ+ 型埋め込み層である。10
3 は上記ｎ- 型チャネル層102 及びｐ型ウェル層109 の
表面に形成したゲート酸化膜であり、該ゲート酸化膜10
3 の厚さは200 〜500 Åである。104 はゲート酸化膜10
3 上に形成したゲート電極で、例えばポリシリコン等で
約1000Å以下の膜厚で形成されている。105 はゲート電
極104 上に形成されたシリコン熱酸化膜である。106 ，
107は、それぞれｎ+ 型ソース拡散層とｎ+ 型ドレイン
拡散層で、上記表面全体にシリコン熱酸化膜105 が形成
されたゲート電極104 に対して、自己整合的に形成され
ている。108 はＣＭＤのｎ+ 型ソース拡散層106 上に形
成されたソース電極である。
について説明する。図３は、本件出願人が先に提案した
既知のＣＭＤを受光画素として用いた固体撮像装置の一
画素部分と、走査回路の一素子であるｎチャネルＭＯＳ
トランジスタの構成を示す断面図である。図３におい
て、101 はｐ- 型半導体基板、102 は半導体基板101 上
にエピタキシャル法等により堆積したｎ- 型エピタキシ
ャル層であり、ＣＭＤのｎ- 型チャネル層となるもので
ある。109 ，110 は走査回路側のＭＯＳトランジスタを
形成するｐ型ウェル層及びｎ+ 型埋め込み層である。10
3 は上記ｎ- 型チャネル層102 及びｐ型ウェル層109 の
表面に形成したゲート酸化膜であり、該ゲート酸化膜10
3 の厚さは200 〜500 Åである。104 はゲート酸化膜10
3 上に形成したゲート電極で、例えばポリシリコン等で
約1000Å以下の膜厚で形成されている。105 はゲート電
極104 上に形成されたシリコン熱酸化膜である。106 ，
107は、それぞれｎ+ 型ソース拡散層とｎ+ 型ドレイン
拡散層で、上記表面全体にシリコン熱酸化膜105 が形成
されたゲート電極104 に対して、自己整合的に形成され
ている。108 はＣＭＤのｎ+ 型ソース拡散層106 上に形
成されたソース電極である。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
構成のＣＭＤを用いた固体撮像装置においては、ＣＭＤ
のダイナミックレンジ及びＳ／Ｎ比等の劣化を引き起こ
す原因となる暗電流を低減するために、図３に示すよう
に、ゲート電極104 の下部隅部111 のゲート酸化膜103
が、ゲート電極104 の下部中心部の一様な膜厚の領域よ
りも連続して厚くなるように形成されている。
構成のＣＭＤを用いた固体撮像装置においては、ＣＭＤ
のダイナミックレンジ及びＳ／Ｎ比等の劣化を引き起こ
す原因となる暗電流を低減するために、図３に示すよう
に、ゲート電極104 の下部隅部111 のゲート酸化膜103
が、ゲート電極104 の下部中心部の一様な膜厚の領域よ
りも連続して厚くなるように形成されている。
【０００５】しかしながら、走査回路を構成するＭＯＳ
トランジスタのゲート電極下部隅部111 のゲート酸化膜
103 も同様に厚く形成されるため、動作時に高電位が印
加されるｎ+ 型ドレイン拡散層107 側においては、ゲー
ト酸化膜103 下層部とゲート電極104 との距離が遠くな
り、ｎ+ 型ドレイン拡散層107 のチャネル側面端で発生
して、ゲート電極下部隅部111 のゲート酸化膜中に注入
されたホットキャリアによる負電荷が、ゲート電極104
の電位によって中和されなくなり、その個所に順次に蓄
積されていき、該負電荷によって、ゲート電極下部のｎ
+ 型ドレイン拡散層107 の表層部が空乏化し、固体撮像
装置の走査回路を構成するＭＯＳトランジスタの電気的
特性を劣化せしめるという問題を生じていた。
トランジスタのゲート電極下部隅部111 のゲート酸化膜
103 も同様に厚く形成されるため、動作時に高電位が印
加されるｎ+ 型ドレイン拡散層107 側においては、ゲー
ト酸化膜103 下層部とゲート電極104 との距離が遠くな
り、ｎ+ 型ドレイン拡散層107 のチャネル側面端で発生
して、ゲート電極下部隅部111 のゲート酸化膜中に注入
されたホットキャリアによる負電荷が、ゲート電極104
の電位によって中和されなくなり、その個所に順次に蓄
積されていき、該負電荷によって、ゲート電極下部のｎ
+ 型ドレイン拡散層107 の表層部が空乏化し、固体撮像
装置の走査回路を構成するＭＯＳトランジスタの電気的
特性を劣化せしめるという問題を生じていた。
【０００６】本発明は、従来のＣＭＤを受光素子として
用いた固体撮像装置の走査回路を構成するＭＯＳトラン
ジスタにおける上記問題点を解決するためになされたも
ので、走査回路はホットキャリアによる特性劣化の生じ
にくいＭＯＳトランジスタによって構成され、且つ暗電
流は従来通り小さいＣＭＤを受光素子として用いた固体
撮像装置の製造方法を提供することを目的とする。
用いた固体撮像装置の走査回路を構成するＭＯＳトラン
ジスタにおける上記問題点を解決するためになされたも
ので、走査回路はホットキャリアによる特性劣化の生じ
にくいＭＯＳトランジスタによって構成され、且つ暗電
流は従来通り小さいＣＭＤを受光素子として用いた固体
撮像装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段及び作用】上記問題点を解
決するために、本発明に係る固体撮像装置の製造方法
は、電荷変調素子からなる受光部及びＭＯＳトランジス
タからなる前記受光部の電荷変調素子の信号電荷を順次
読み出すための走査回路を、同一半導体基板上に形成し
た固体撮像装置の製造方法において、半導体基板上にゲ
ート酸化膜を形成し、その上に不純物を拡散したポリシ
リコン等からなるゲート電極を形成する工程と、前記ゲ
ート電極の膜厚よりも薄い膜厚のノンドープポリシリコ
ン膜を全面に堆積し、レジストマスクを用いて前記受光
部領域のみに、イオン注入法により高濃度のｎ型不純物
を導入する工程と、前記レジストマスクを除去し、非酸
化性雰囲気下で800 〜900 ℃の熱処理を行って前記高濃
度のｎ型不純物を活性化し、続いて湿式酸化性雰囲気で
900 ℃以下の熱酸化処理を行い、前記受光部領域の前記
ゲート酸化膜は、前記ゲート電極下部隅部以外の下部中
心部の厚さが一様で、ゲート電極下部隅部の厚さが前記
一様な膜厚の領域よりも連続して厚くなり、前記走査回
路領域の前記ゲート酸化膜は、前記ゲート電極下部隅部
と下部中心部の厚さが一様になるようにする工程を含む
ことを特徴とするものである。
決するために、本発明に係る固体撮像装置の製造方法
は、電荷変調素子からなる受光部及びＭＯＳトランジス
タからなる前記受光部の電荷変調素子の信号電荷を順次
読み出すための走査回路を、同一半導体基板上に形成し
た固体撮像装置の製造方法において、半導体基板上にゲ
ート酸化膜を形成し、その上に不純物を拡散したポリシ
リコン等からなるゲート電極を形成する工程と、前記ゲ
ート電極の膜厚よりも薄い膜厚のノンドープポリシリコ
ン膜を全面に堆積し、レジストマスクを用いて前記受光
部領域のみに、イオン注入法により高濃度のｎ型不純物
を導入する工程と、前記レジストマスクを除去し、非酸
化性雰囲気下で800 〜900 ℃の熱処理を行って前記高濃
度のｎ型不純物を活性化し、続いて湿式酸化性雰囲気で
900 ℃以下の熱酸化処理を行い、前記受光部領域の前記
ゲート酸化膜は、前記ゲート電極下部隅部以外の下部中
心部の厚さが一様で、ゲート電極下部隅部の厚さが前記
一様な膜厚の領域よりも連続して厚くなり、前記走査回
路領域の前記ゲート酸化膜は、前記ゲート電極下部隅部
と下部中心部の厚さが一様になるようにする工程を含む
ことを特徴とするものである。
【０００８】この製造方法により、走査回路領域のＭＯ
Ｓトランジスタにおいては、ノンドープポリシリコン膜
により、900 ℃以下の湿式熱酸化処理時の、ゲート電極
下部隅部への酸化種の進行が遅くなることによって、前
記ゲート電極下部隅部及び中心部のゲート酸化膜の厚さ
が一様となり、したがってゲート酸化膜中に注入された
ホットキャリアによるＭＯＳトランジスタの素子寿命低
下を防止することができる。また受光部領域のＣＭＤに
おいては、ｎ+ 型不純物が高濃度にドープされたポリシ
リコン膜により、900 ℃以下の湿式熱酸化処理時の、ゲ
ート電極下部隅部への酸化種の進行が速くなることによ
って、従来通り該ゲート電極下部隅部のゲート酸化膜の
厚さが厚くなり、ゲート電極直下のｎ+ 型ドレイン拡散
層近傍の電界集中が緩和でき、暗電流が小さく、ダイナ
ミックレンジの低下やＳ／Ｎ比の劣化等のない固体撮像
装置を比較的簡単なプロセスで容易に製造することがで
きる。
Ｓトランジスタにおいては、ノンドープポリシリコン膜
により、900 ℃以下の湿式熱酸化処理時の、ゲート電極
下部隅部への酸化種の進行が遅くなることによって、前
記ゲート電極下部隅部及び中心部のゲート酸化膜の厚さ
が一様となり、したがってゲート酸化膜中に注入された
ホットキャリアによるＭＯＳトランジスタの素子寿命低
下を防止することができる。また受光部領域のＣＭＤに
おいては、ｎ+ 型不純物が高濃度にドープされたポリシ
リコン膜により、900 ℃以下の湿式熱酸化処理時の、ゲ
ート電極下部隅部への酸化種の進行が速くなることによ
って、従来通り該ゲート電極下部隅部のゲート酸化膜の
厚さが厚くなり、ゲート電極直下のｎ+ 型ドレイン拡散
層近傍の電界集中が緩和でき、暗電流が小さく、ダイナ
ミックレンジの低下やＳ／Ｎ比の劣化等のない固体撮像
装置を比較的簡単なプロセスで容易に製造することがで
きる。
【０００９】
【実施例】次に、実施例について説明する。図１は、本
発明に係る固体撮像装置の製造方法の実施例を説明する
ための製造工程図である。なお、図１においては、走査
回路を構成する素子として、ｎチャネルＭＯＳトランジ
スタを代表例として図示している。まず図１の（Ａ）に
示すように、ｐ- 型半導体基板１の走査回路領域Ｙにイ
オン注入法等を用いてｎ+ 型埋め込み層12を形成し、ｐ
- 型半導体基板１上及びｎ+ 型埋め込み層12上に、エピ
タキシャル法等を用いて、ＣＭＤにおいてチャネル層と
して用いられるｎ- 型チャネル層２を形成し、走査回路
領域ＹのｎチャネルＭＯＳトランジスタ領域にはｐ型ウ
ェル層13を、イオン注入法等を用いて形成する。続い
て、走査回路領域Ｙに素子分離領域９を形成し、ｎ- 型
チャネル層２及びｐ型ウェル層13の表層上に対して、乾
式酸化性雰囲気で 900〜1000℃の酸化処理を行い、約 2
00〜400 Åのゲート酸化膜３を形成する。更に、ＬＰＣ
ＶＤ法等によりゲート電極４となるポリシリコンを、出
来上がりにて 600〜800 Åとなるように所望の膜厚で堆
積し、更にリン等のｎ型不純物を拡散して低抵抗化し、
写真蝕刻により上記ゲート電極４を形成する。
発明に係る固体撮像装置の製造方法の実施例を説明する
ための製造工程図である。なお、図１においては、走査
回路を構成する素子として、ｎチャネルＭＯＳトランジ
スタを代表例として図示している。まず図１の（Ａ）に
示すように、ｐ- 型半導体基板１の走査回路領域Ｙにイ
オン注入法等を用いてｎ+ 型埋め込み層12を形成し、ｐ
- 型半導体基板１上及びｎ+ 型埋め込み層12上に、エピ
タキシャル法等を用いて、ＣＭＤにおいてチャネル層と
して用いられるｎ- 型チャネル層２を形成し、走査回路
領域ＹのｎチャネルＭＯＳトランジスタ領域にはｐ型ウ
ェル層13を、イオン注入法等を用いて形成する。続い
て、走査回路領域Ｙに素子分離領域９を形成し、ｎ- 型
チャネル層２及びｐ型ウェル層13の表層上に対して、乾
式酸化性雰囲気で 900〜1000℃の酸化処理を行い、約 2
00〜400 Åのゲート酸化膜３を形成する。更に、ＬＰＣ
ＶＤ法等によりゲート電極４となるポリシリコンを、出
来上がりにて 600〜800 Åとなるように所望の膜厚で堆
積し、更にリン等のｎ型不純物を拡散して低抵抗化し、
写真蝕刻により上記ゲート電極４を形成する。
【００１０】次に、図１の（Ｂ）に示すように、ＬＰＣ
ＶＤ法等を用いて、約 200〜500 Åのポリシリコン膜５
を全面に堆積する。続いて、走査回路領域Ｙにレジスト
マスク14を形成し、ＣＭＤ受光領域Ｘ上の前記ポリシリ
コン膜５中に、ヒ素Asを加速電圧20〜50ｋｅＶ、ドーズ
量5.０×1015〜2.０×1016cm2 でイオン注入し、高濃度
のｎ型不純物を導入する。
ＶＤ法等を用いて、約 200〜500 Åのポリシリコン膜５
を全面に堆積する。続いて、走査回路領域Ｙにレジスト
マスク14を形成し、ＣＭＤ受光領域Ｘ上の前記ポリシリ
コン膜５中に、ヒ素Asを加速電圧20〜50ｋｅＶ、ドーズ
量5.０×1015〜2.０×1016cm2 でイオン注入し、高濃度
のｎ型不純物を導入する。
【００１１】次に、図１の（Ｃ）に示すように、ポリシ
リコン膜５中の高濃度のｎ型不純物を、非酸化性雰囲気
で800 〜900 ℃の熱処理を行い活性化する。続いて、湿
式酸化性雰囲気で900 ℃以下の熱酸化処理を行い、前記
ポリシリコン膜５を酸化膜に変えて、上記ゲート電極４
の表面全体に熱酸化膜10を形成する。なお、この時、走
査回路領域Ｙにおいては、前記ポリシリコン膜５はノン
ドープであるので、ゲート電極下部隅部11への酸化種の
進行が遅くなるため、上記ゲート酸化膜３は、前記ゲー
ト電極下部隅部と中心部の膜厚がほぼ一様となる。一
方、ＣＭＤ受光領域Ｘにおいては、前記ポリシリコン膜
５はｎ型不純物が高濃度にドープされているので、前記
ゲート電極下部隅部11への酸化種の進行が速くなるた
め、上記ゲート酸化膜３は、前記ゲート電極下部隅部11
以外の下部中心部の厚さが一様で、該ゲート電極下部隅
部11の厚さが前記一様な膜厚の領域よりも連続して厚く
なる。なお、この際、走査回路領域Ｙにおいては、薄い
膜厚のポリシリコン膜５に対して、そのまま熱酸化処理
を行ってポリシリコン膜５を熱酸化膜10に変えるように
しているので、ゲート電極下部隅部のゲート酸化膜３に
は何ら影響を与えず、ゲート酸化膜の品質的な面での信
頼性を高めている。
リコン膜５中の高濃度のｎ型不純物を、非酸化性雰囲気
で800 〜900 ℃の熱処理を行い活性化する。続いて、湿
式酸化性雰囲気で900 ℃以下の熱酸化処理を行い、前記
ポリシリコン膜５を酸化膜に変えて、上記ゲート電極４
の表面全体に熱酸化膜10を形成する。なお、この時、走
査回路領域Ｙにおいては、前記ポリシリコン膜５はノン
ドープであるので、ゲート電極下部隅部11への酸化種の
進行が遅くなるため、上記ゲート酸化膜３は、前記ゲー
ト電極下部隅部と中心部の膜厚がほぼ一様となる。一
方、ＣＭＤ受光領域Ｘにおいては、前記ポリシリコン膜
５はｎ型不純物が高濃度にドープされているので、前記
ゲート電極下部隅部11への酸化種の進行が速くなるた
め、上記ゲート酸化膜３は、前記ゲート電極下部隅部11
以外の下部中心部の厚さが一様で、該ゲート電極下部隅
部11の厚さが前記一様な膜厚の領域よりも連続して厚く
なる。なお、この際、走査回路領域Ｙにおいては、薄い
膜厚のポリシリコン膜５に対して、そのまま熱酸化処理
を行ってポリシリコン膜５を熱酸化膜10に変えるように
しているので、ゲート電極下部隅部のゲート酸化膜３に
は何ら影響を与えず、ゲート酸化膜の品質的な面での信
頼性を高めている。
【００１２】次に、図１の（Ｄ）に示すように、表面全
体に熱酸化膜10が形成された前記ゲート電極４に対して
自己整合的に、ｎ型不純物、この実施例ではヒ素を加速
電圧80〜150 ｋｅＶ、ドーズ量２×1015〜１×1016cm-2
でイオン注入し、非酸化性雰囲気で 600〜1000℃のアニ
ールを行い、ｎ+ 型のソース及びドレイン拡散層６，７
を形成する。その後、スパッタリング法等により電極膜
を堆積し、写真蝕刻によりＣＭＤソース電極８等を形成
し、ＣＭＤを受光素子として用いた固体撮像装置が完成
する。
体に熱酸化膜10が形成された前記ゲート電極４に対して
自己整合的に、ｎ型不純物、この実施例ではヒ素を加速
電圧80〜150 ｋｅＶ、ドーズ量２×1015〜１×1016cm-2
でイオン注入し、非酸化性雰囲気で 600〜1000℃のアニ
ールを行い、ｎ+ 型のソース及びドレイン拡散層６，７
を形成する。その後、スパッタリング法等により電極膜
を堆積し、写真蝕刻によりＣＭＤソース電極８等を形成
し、ＣＭＤを受光素子として用いた固体撮像装置が完成
する。
【００１３】次に、図２に上記実施例により製造した固
体撮像装置の走査回路を構成するｎチャネルＭＯＳトラ
ンジスタの基板電流Ｉsub と素子寿命ｔの関係を示す。
直線ａは、図３に示した従来方法で製造した固体撮像装
置の走査回路を構成するｎチャネルＭＯＳトランジスタ
に対するもので、直線ｂは、本発明の実施例に基づいて
製造した固体撮像装置の走査回路を構成するｎチャネル
ＭＯＳトランジスタに対するものである。図２より、本
発明により製造した固体撮像装置における走査回路を構
成するｎチャネルＭＯＳトランジスタの素子寿命は、同
じ基板電流において従来のｎチャネルＭＯＳトランジス
タに対して約1.５桁向上していることがわかる。
体撮像装置の走査回路を構成するｎチャネルＭＯＳトラ
ンジスタの基板電流Ｉsub と素子寿命ｔの関係を示す。
直線ａは、図３に示した従来方法で製造した固体撮像装
置の走査回路を構成するｎチャネルＭＯＳトランジスタ
に対するもので、直線ｂは、本発明の実施例に基づいて
製造した固体撮像装置の走査回路を構成するｎチャネル
ＭＯＳトランジスタに対するものである。図２より、本
発明により製造した固体撮像装置における走査回路を構
成するｎチャネルＭＯＳトランジスタの素子寿命は、同
じ基板電流において従来のｎチャネルＭＯＳトランジス
タに対して約1.５桁向上していることがわかる。
【００１４】
【発明の効果】以上実施例に基づいて説明したように、
本発明に係る固体撮像装置の製造方法によれば、走査回
路領域のＭＯＳトランジスタにおいては、ノンドープポ
リシリコン膜を900 ℃以下の湿式熱酸化処理することに
よって、ゲート電極下部隅部と中心部のゲート酸化膜の
厚さがほぼ一様となり、ゲート酸化膜中に注入されたホ
ットキャリアによるＭＯＳトランジスタの素子寿命低下
がなく、一方、受光部領域のＣＭＤにおいては、ｎ型不
純物を高濃度にドープしたポリシリコン膜を900℃以下
の湿式熱酸化処理することによって、従来通りゲート電
極下部隅部のゲート酸化膜の厚さが厚くなり、ゲート電
極直下のｎ+ 型ドレイン拡散層近傍の電界集中が緩和で
き、暗電流が小さく、ダイナミックレンジの低下やＳ／
Ｎ比の劣化等のない固体撮像装置を比較的簡単なプロセ
スで容易に製造することができる。
本発明に係る固体撮像装置の製造方法によれば、走査回
路領域のＭＯＳトランジスタにおいては、ノンドープポ
リシリコン膜を900 ℃以下の湿式熱酸化処理することに
よって、ゲート電極下部隅部と中心部のゲート酸化膜の
厚さがほぼ一様となり、ゲート酸化膜中に注入されたホ
ットキャリアによるＭＯＳトランジスタの素子寿命低下
がなく、一方、受光部領域のＣＭＤにおいては、ｎ型不
純物を高濃度にドープしたポリシリコン膜を900℃以下
の湿式熱酸化処理することによって、従来通りゲート電
極下部隅部のゲート酸化膜の厚さが厚くなり、ゲート電
極直下のｎ+ 型ドレイン拡散層近傍の電界集中が緩和で
き、暗電流が小さく、ダイナミックレンジの低下やＳ／
Ｎ比の劣化等のない固体撮像装置を比較的簡単なプロセ
スで容易に製造することができる。
【図１】本発明に係る固体撮像装置の製造方法の実施例
を説明するための製造工程図である。
を説明するための製造工程図である。
【図２】図１に示した実施例により製造した固体撮像装
置及び従来の固体撮像装置における走査回路を構成する
ｎチャネルＭＯＳトランジスタの、基板電流と素子寿命
の関係を示す図である。
置及び従来の固体撮像装置における走査回路を構成する
ｎチャネルＭＯＳトランジスタの、基板電流と素子寿命
の関係を示す図である。
【図３】従来の固体撮像装置の構成例を示す図である。
１ ｐ- 型半導体基板 ２ ｎ- 型チャネル層 ３ ゲート酸化膜 ４ ゲート電極 ５ ポリシリコン膜 ６ ｎ+ 型ソース拡散層 ７ ｎ+ 型ドレイン拡散層 ８ ＣＭＤソース電極 ９ 素子分離領域 10 熱酸化膜 11 ゲート電極下部隅部 12 ｎ+ 型埋め込み層 13 ｐ型ウェル層 14 レジストマスク
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/088 31/10 Ｈ０４Ｎ 5/335 Ｚ 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｌ 9170−4Ｍ 27/08 １０２ Ａ 8422−4Ｍ 31/10 Ｅ
Claims (1)
- 【請求項１】 電荷変調素子からなる受光部及びＭＯＳ
トランジスタからなる前記受光部の電荷変調素子の信号
電荷を順次読み出すための走査回路を、同一半導体基板
上に形成した固体撮像装置の製造方法において、半導体
基板上にゲート酸化膜を形成し、その上に不純物を拡散
したポリシリコン等からなるゲート電極を形成する工程
と、前記ゲート電極の膜厚よりも薄い膜厚のノンドープ
ポリシリコン膜を全面に堆積し、レジストマスクを用い
て前記受光部領域のみに、イオン注入法により高濃度の
ｎ型不純物を導入する工程と、前記レジストマスクを除
去し、非酸化性雰囲気下で800 〜900 ℃の熱処理を行っ
て前記高濃度のｎ型不純物を活性化し、続いて湿式酸化
性雰囲気で900 ℃以下の熱酸化処理を行い、前記受光部
領域の前記ゲート酸化膜は、前記ゲート電極下部隅部以
外の下部中心部の厚さが一様で、ゲート電極下部隅部の
厚さが前記一様な膜厚の領域よりも連続して厚くなり、
前記走査回路領域の前記ゲート酸化膜は、前記ゲート電
極下部隅部と下部中心部の厚さが一様になるようにする
工程を含むことを特徴とする固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5149865A JPH06342898A (ja) | 1993-05-31 | 1993-05-31 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5149865A JPH06342898A (ja) | 1993-05-31 | 1993-05-31 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342898A true JPH06342898A (ja) | 1994-12-13 |
Family
ID=15484349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5149865A Withdrawn JPH06342898A (ja) | 1993-05-31 | 1993-05-31 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342898A (ja) |
-
1993
- 1993-05-31 JP JP5149865A patent/JPH06342898A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976197B2 (ja) | 半導体素子の製造方法 | |
| US8541825B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| JPH11274454A (ja) | 固体撮像装置及びその形成方法 | |
| EP1681721B1 (en) | Image sensor pixel having a lateral doping profile formed with indium doping | |
| US8679890B2 (en) | CMOS image sensor and fabricating method thereof | |
| US6541329B1 (en) | Method for making an active pixel sensor | |
| JP3322341B2 (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
| US7411229B2 (en) | Semiconductor device, a manufacturing method thereof, and a camera | |
| JPH07326736A (ja) | 半導体装置の製造方法及びｃｃｄ固体撮像素子の製造方法 | |
| JPH06342898A (ja) | 固体撮像装置の製造方法 | |
| JP3320495B2 (ja) | 固体撮像装置 | |
| JP3494758B2 (ja) | 埋没型トランジスタの製造方法 | |
| JP3121074B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3394562B2 (ja) | Ｍｏｓｆｅｔ製造方法 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH0864796A (ja) | 固体撮像装置の製造方法 | |
| JPH05283669A (ja) | 固体撮像装置及びその製造方法 | |
| JP3176715B2 (ja) | 固体撮像装置の製造方法 | |
| JP3250298B2 (ja) | 半導体装置の製造方法 | |
| JP2900686B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04167469A (ja) | 固体撮像装置の製造方法 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| JPH07147397A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |