JPH06332597A - キーマトリックス回路 - Google Patents
キーマトリックス回路Info
- Publication number
- JPH06332597A JPH06332597A JP5118780A JP11878093A JPH06332597A JP H06332597 A JPH06332597 A JP H06332597A JP 5118780 A JP5118780 A JP 5118780A JP 11878093 A JP11878093 A JP 11878093A JP H06332597 A JPH06332597 A JP H06332597A
- Authority
- JP
- Japan
- Prior art keywords
- key
- signal
- circuit
- scan signal
- matrix circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本体側で発生させた基準キースキャン信号を
キースイッチ側に伝送し、キースイッチ側に備えた分周
回路で基準キースキャン信号を分周して、各キースキャ
ン信号を発生させることにより、キースキャン信号の伝
送線の数を低減させ、キー数が増加した場合でも基準キ
ースキャン信号の伝送線１本と電源及びアース線を含む
最少の接続線の本数でキーマトリックス回路を動作させ
ることを目的とする。 【構成】 ｎ本のキースキャン信号回路と、ｍ本のキー
信号回路でマトリックスを構成したキーマトリックス回
路において、基準キースキャン信号を分周して２のｎ乗
倍迄の各分周信号を出力する分周回路２を設けて、前記
ｎ本のキースキャン信号回路の各々に異なる分周信号を
キースキャン信号として供給することを特徴とするもの
である。
キースイッチ側に伝送し、キースイッチ側に備えた分周
回路で基準キースキャン信号を分周して、各キースキャ
ン信号を発生させることにより、キースキャン信号の伝
送線の数を低減させ、キー数が増加した場合でも基準キ
ースキャン信号の伝送線１本と電源及びアース線を含む
最少の接続線の本数でキーマトリックス回路を動作させ
ることを目的とする。 【構成】 ｎ本のキースキャン信号回路と、ｍ本のキー
信号回路でマトリックスを構成したキーマトリックス回
路において、基準キースキャン信号を分周して２のｎ乗
倍迄の各分周信号を出力する分周回路２を設けて、前記
ｎ本のキースキャン信号回路の各々に異なる分周信号を
キースキャン信号として供給することを特徴とするもの
である。
Description
【０００１】
【産業上の利用分野】本発明は、キー信号の入力装置に
関する。
関する。
【０００２】
【従来の技術】従来のキーマトリックス回路において
は、図３に示すように、例えば３×４のキーマトリック
ス回路を構成した場合、本体側４のキースキャン信号回
路でＳ１１〜Ｓ３１迄のタイミングの異なる各キースキ
ャン信号を発生させ、キーマトリックス回路に伝送し、
キースイッチＫ１〜Ｋ１２の内操作されたキースイッチ
をエンコーダ３で判別し、操作されたキースイッチに対
応した制御信号を出力するようにしていた。
は、図３に示すように、例えば３×４のキーマトリック
ス回路を構成した場合、本体側４のキースキャン信号回
路でＳ１１〜Ｓ３１迄のタイミングの異なる各キースキ
ャン信号を発生させ、キーマトリックス回路に伝送し、
キースイッチＫ１〜Ｋ１２の内操作されたキースイッチ
をエンコーダ３で判別し、操作されたキースイッチに対
応した制御信号を出力するようにしていた。
【０００３】
【発明が解決しようとする課題】従って、キースイッチ
Ｋ１〜Ｋ１２をキーボード等に備え、本体側４にキース
キャン信号回路を設けた場合は、キースキャン信号の伝
送線が３本必要となり、さらにキー数を増加させた場合
は多くの伝送線が必要となるといった問題点があった。
本発明は、本体側で発生させた基準キースキャン信号を
キースイッチ側に伝送し、キースイッチ側に備えた分周
回路で各キースキャン信号を発生させることにより、キ
ースキャン信号の伝送線の数を低減させ、キー数が増加
した場合でも基準キースキャン信号の伝送線１本と電源
及びアース線を含む最少の接続線の本数でキーマトリッ
クス回路を動作させることを目的とする。
Ｋ１〜Ｋ１２をキーボード等に備え、本体側４にキース
キャン信号回路を設けた場合は、キースキャン信号の伝
送線が３本必要となり、さらにキー数を増加させた場合
は多くの伝送線が必要となるといった問題点があった。
本発明は、本体側で発生させた基準キースキャン信号を
キースイッチ側に伝送し、キースイッチ側に備えた分周
回路で各キースキャン信号を発生させることにより、キ
ースキャン信号の伝送線の数を低減させ、キー数が増加
した場合でも基準キースキャン信号の伝送線１本と電源
及びアース線を含む最少の接続線の本数でキーマトリッ
クス回路を動作させることを目的とする。
【０００４】
【課題を解決するための手段】本発明のキーマトリック
ス回路は、ｎ本のキースキャン信号回路と、ｍ本のキー
信号回路でマトリックスを構成したキーマトリックス回
路において、基準キースキャン信号を分周して２のｎ乗
倍迄の各分周信号を出力する分周回路を設けて、前記ｎ
本のキースキャン信号回路の各々に異なる分周信号をキ
ースキャン信号として供給することを特徴とするもので
ある。
ス回路は、ｎ本のキースキャン信号回路と、ｍ本のキー
信号回路でマトリックスを構成したキーマトリックス回
路において、基準キースキャン信号を分周して２のｎ乗
倍迄の各分周信号を出力する分周回路を設けて、前記ｎ
本のキースキャン信号回路の各々に異なる分周信号をキ
ースキャン信号として供給することを特徴とするもので
ある。
【０００５】
【作用】本発明は上記した構成により、本体側で発生さ
せた基準キースキャン信号をキースイッチ側に伝送し、
キースイッチ側に備えた分周回路で基準キースキャン信
号を分周して各キースキャン信号を発生させ、キーマト
リックス回路を動作させるようにしているため、キース
キャン信号の伝送線の数を低減させ、キー数が増加した
場合でも基準キースキャン信号の伝送線１本と電源及び
アース線を含む最少の接続線の本数でキーマトリックス
回路を動作させることが可能となる。
せた基準キースキャン信号をキースイッチ側に伝送し、
キースイッチ側に備えた分周回路で基準キースキャン信
号を分周して各キースキャン信号を発生させ、キーマト
リックス回路を動作させるようにしているため、キース
キャン信号の伝送線の数を低減させ、キー数が増加した
場合でも基準キースキャン信号の伝送線１本と電源及び
アース線を含む最少の接続線の本数でキーマトリックス
回路を動作させることが可能となる。
【０００６】
【実施例】図１は、本発明のキーマトリックス回路の一
実施例を示すブロック図であり、図中、図１で示したも
のと同一のものは同一の記号で示している。本体側で発
生させ伝送されてきた基準キースキャン信号を入力端子
１を介して８進カウンタ２に入力している。８進カウン
タ２では基準キースキャン信号を分周して、２、４及び
８倍の分周信号を出力し、キーマトリックス回路は、３
本のキースキャン信号回路と、４本のキー信号出力回路
でマトリックスを構成し、３本のキースキャン信号回路
と４本のキー信号出力回路の各交点にキースイッチＫ１
〜Ｋ１２を設け、２、４及び８倍の分周信号を各々キー
スキャン信号Ｓ１、Ｓ２及びＳ３として入力している。
キー信号出力回路はエンコーダ３に入力し、エンコーダ
３でキースイッチＫ１〜Ｋ１２の内操作されたキースイ
ッチを判別し、操作されたキースイッチに対応した制御
信号を出力する。
実施例を示すブロック図であり、図中、図１で示したも
のと同一のものは同一の記号で示している。本体側で発
生させ伝送されてきた基準キースキャン信号を入力端子
１を介して８進カウンタ２に入力している。８進カウン
タ２では基準キースキャン信号を分周して、２、４及び
８倍の分周信号を出力し、キーマトリックス回路は、３
本のキースキャン信号回路と、４本のキー信号出力回路
でマトリックスを構成し、３本のキースキャン信号回路
と４本のキー信号出力回路の各交点にキースイッチＫ１
〜Ｋ１２を設け、２、４及び８倍の分周信号を各々キー
スキャン信号Ｓ１、Ｓ２及びＳ３として入力している。
キー信号出力回路はエンコーダ３に入力し、エンコーダ
３でキースイッチＫ１〜Ｋ１２の内操作されたキースイ
ッチを判別し、操作されたキースイッチに対応した制御
信号を出力する。
【０００７】図２は、本発明のキーマトリックス回路の
動作を示すタイミング図である。上段は８進カウンタ２
に入力される基準キースキャン信号であり、信号Ｓ１は
２倍に分周されたキースキャン信号を示し、信号Ｓ２は
４倍に分周されたキースキャン信号を示し、信号Ｓ３は
８倍に分周されたキースキャン信号を示している。エン
コーダ３のキー信号入力端子は、例えば図に示すように
５Ｖの電圧でプルアップされており、通常はＨレベルに
維持されている。信号Ｓ１の供給ラインに設けられてい
るキースイッチＫ１〜Ｋ４の操作状態を検出する場合
は、８進カウンタ２からタイミング信号をエンコーダ３
に入力し、エンコーダ３でＬ１の位置を検出タイミング
として検出する。Ｌ１の所は、信号Ｓ２及びＳ３がＨレ
ベルで信号Ｓ１のみがＬレベルになっている位置であ
り、キースイッチＫ１〜Ｋ４のいずれか、あるいは複数
が投入された場合でも、エンコーダ３へのキー信号入力
がＬレベルとなるため、エンコーダ３で操作されたキー
スイッチを判別することができる。
動作を示すタイミング図である。上段は８進カウンタ２
に入力される基準キースキャン信号であり、信号Ｓ１は
２倍に分周されたキースキャン信号を示し、信号Ｓ２は
４倍に分周されたキースキャン信号を示し、信号Ｓ３は
８倍に分周されたキースキャン信号を示している。エン
コーダ３のキー信号入力端子は、例えば図に示すように
５Ｖの電圧でプルアップされており、通常はＨレベルに
維持されている。信号Ｓ１の供給ラインに設けられてい
るキースイッチＫ１〜Ｋ４の操作状態を検出する場合
は、８進カウンタ２からタイミング信号をエンコーダ３
に入力し、エンコーダ３でＬ１の位置を検出タイミング
として検出する。Ｌ１の所は、信号Ｓ２及びＳ３がＨレ
ベルで信号Ｓ１のみがＬレベルになっている位置であ
り、キースイッチＫ１〜Ｋ４のいずれか、あるいは複数
が投入された場合でも、エンコーダ３へのキー信号入力
がＬレベルとなるため、エンコーダ３で操作されたキー
スイッチを判別することができる。
【０００８】同様に、信号Ｓ２の供給ラインに設けられ
ているキースイッチＫ５〜Ｋ８の操作状態を検出する場
合は、８進カウンタ２からタイミング信号をエンコーダ
３に入力し、エンコーダ３でＬ２の位置を検出タイミン
グとして検出する。Ｌ２の所は、信号Ｓ１及びＳ３がＨ
レベルで信号Ｓ２のみがＬレベルになっている位置であ
り、キースイッチＫ５〜Ｋ８のいずれか、あるいは複数
が投入された場合でも、エンコーダ３へのキー信号入力
がＬレベルとなるため、エンコーダ３で操作されたキー
スイッチを判別することができる。同様に、信号Ｓ３の
供給ラインに設けられているキースイッチＫ９〜Ｋ１２
の操作状態を検出する場合は、８進カウンタ２からタイ
ミング信号をエンコーダ３に入力し、エンコーダ３でＬ
３の位置を検出タイミングとして検出する。Ｌ３の所
は、信号Ｓ１及びＳ２がＨレベルで信号Ｓ３のみがＬレ
ベルになっている位置であり、キースイッチＫ９〜Ｋ１
２のいずれか、あるいは複数が投入された場合でも、エ
ンコーダ３へのキー信号入力がＬレベルとなるため、エ
ンコーダ３で操作されたキースイッチを判別することが
できる。
ているキースイッチＫ５〜Ｋ８の操作状態を検出する場
合は、８進カウンタ２からタイミング信号をエンコーダ
３に入力し、エンコーダ３でＬ２の位置を検出タイミン
グとして検出する。Ｌ２の所は、信号Ｓ１及びＳ３がＨ
レベルで信号Ｓ２のみがＬレベルになっている位置であ
り、キースイッチＫ５〜Ｋ８のいずれか、あるいは複数
が投入された場合でも、エンコーダ３へのキー信号入力
がＬレベルとなるため、エンコーダ３で操作されたキー
スイッチを判別することができる。同様に、信号Ｓ３の
供給ラインに設けられているキースイッチＫ９〜Ｋ１２
の操作状態を検出する場合は、８進カウンタ２からタイ
ミング信号をエンコーダ３に入力し、エンコーダ３でＬ
３の位置を検出タイミングとして検出する。Ｌ３の所
は、信号Ｓ１及びＳ２がＨレベルで信号Ｓ３のみがＬレ
ベルになっている位置であり、キースイッチＫ９〜Ｋ１
２のいずれか、あるいは複数が投入された場合でも、エ
ンコーダ３へのキー信号入力がＬレベルとなるため、エ
ンコーダ３で操作されたキースイッチを判別することが
できる。
【０００９】従って、本体側に基準キースキャン信号を
発生させるキースキャン信号回路を設け、キーボード側
にキースイッチＫ１〜Ｋ１２と８進カウンタ２を設け
て、本体側で発生させた基準キースキャン信号をキーボ
ード側に伝送し、８進カウンタ２で基準キースキャン信
号を分周してキーマトリックス回路を動作させるように
すれば、本体側からのキースキャン信号の伝送線の数を
低減させることができる。また、キー数が増加した場合
でも基準キースキャン信号の伝送線１本と電源及びアー
ス線を含む最少の接続線の本数でキーマトリックス回路
を動作させることができる。
発生させるキースキャン信号回路を設け、キーボード側
にキースイッチＫ１〜Ｋ１２と８進カウンタ２を設け
て、本体側で発生させた基準キースキャン信号をキーボ
ード側に伝送し、８進カウンタ２で基準キースキャン信
号を分周してキーマトリックス回路を動作させるように
すれば、本体側からのキースキャン信号の伝送線の数を
低減させることができる。また、キー数が増加した場合
でも基準キースキャン信号の伝送線１本と電源及びアー
ス線を含む最少の接続線の本数でキーマトリックス回路
を動作させることができる。
【００１０】キースイッチＫ１〜Ｋ１２と８進カウンタ
２を同一基板上に設けるようにすれば、基板間の接続線
の本数を減らすことも可能となる。ｎ本のキースキャン
信号回路と、ｍ本のキー信号出力回路でキーマトリック
ス回路を構成した場合は、基準キースキャン信号を分周
して、２倍、４倍、──２のｎ乗倍迄の各分周信号を出
力する分周回路を用いて、ｎ本のキースキャン信号回路
の各々に異なる分周信号をキースキャン信号として供給
するようにすれば良い。分周回路として２のｎ乗進数カ
ウンタを用いるようにしても良い。分周回路としてカウ
ンタを使用するようにすれば、カウンタのリセット機能
を生かして、誤動作等が生じた場合に簡単にリセットが
可能となるため、キーマトリックス回路の動作の信頼性
を高めることができる。
２を同一基板上に設けるようにすれば、基板間の接続線
の本数を減らすことも可能となる。ｎ本のキースキャン
信号回路と、ｍ本のキー信号出力回路でキーマトリック
ス回路を構成した場合は、基準キースキャン信号を分周
して、２倍、４倍、──２のｎ乗倍迄の各分周信号を出
力する分周回路を用いて、ｎ本のキースキャン信号回路
の各々に異なる分周信号をキースキャン信号として供給
するようにすれば良い。分周回路として２のｎ乗進数カ
ウンタを用いるようにしても良い。分周回路としてカウ
ンタを使用するようにすれば、カウンタのリセット機能
を生かして、誤動作等が生じた場合に簡単にリセットが
可能となるため、キーマトリックス回路の動作の信頼性
を高めることができる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
キースイッチ側に備えた分周回路で本体側から伝送され
た基準キースキャン信号を分周し、各キースキャン信号
を発生させ、キーマトリックス回路が動作するようにし
ているため、本体側からのキースキャン信号の伝送線の
数を低減させ、また、キー数が増加した場合でも基準キ
ースキャン信号の伝送線１本と電源及びアース線を含む
最少の接続線の本数でキーマトリックス回路を動作させ
ることができるという効果がある。
キースイッチ側に備えた分周回路で本体側から伝送され
た基準キースキャン信号を分周し、各キースキャン信号
を発生させ、キーマトリックス回路が動作するようにし
ているため、本体側からのキースキャン信号の伝送線の
数を低減させ、また、キー数が増加した場合でも基準キ
ースキャン信号の伝送線１本と電源及びアース線を含む
最少の接続線の本数でキーマトリックス回路を動作させ
ることができるという効果がある。
【図１】本発明のキーマトリックス回路の一実施例を示
すブロック図である。
すブロック図である。
【図２】本発明のキーマトリックス回路の動作を示すタ
イミング図である。
イミング図である。
【図３】従来例のキーマトリックス回路を示すブロック
図である。
図である。
１ 入力端子 ２ ８進カウンタ ３ エンコーダ ４ 本体側 Ｋ１ キースイッチ Ｋ２ キースイッチ Ｋ３ キースイッチ Ｋ４ キースイッチ Ｋ５ キースイッチ Ｋ６ キースイッチ Ｋ７ キースイッチ Ｋ８ キースイッチ Ｋ９ キースイッチ Ｋ１０ キースイッチ Ｋ１１ キースイッチ Ｋ１２ キースイッチ
Claims (3)
- 【請求項１】 ｎ本のキースキャン信号回路と、ｍ本の
キー信号出力回路でマトリックスを構成したキーマトリ
ックス回路において、基準キースキャン信号を分周して
２のｎ乗倍迄の各分周信号を出力する分周回路を設け
て、前記ｎ本のキースキャン信号回路の各々に異なる分
周信号をキースキャン信号として供給することを特徴と
するキーマトリックス回路。 - 【請求項２】 前記キーマトリックス回路にエンコーダ
を設けて、同エンコーダに前記ｍ本のキー信号出力回路
を接続し、前記分周回路よりタイミング信号を同エンコ
ーダに入力して、同エンコーダで前記キー信号出力回路
からの入力を判別して信号を出力することを特徴とする
請求項１記載のキーマトリックス回路。 - 【請求項３】 前記分周回路が２のｎ乗進数カウンタと
からなる請求項１又は２記載のキーマトリックス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5118780A JPH06332597A (ja) | 1993-05-20 | 1993-05-20 | キーマトリックス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5118780A JPH06332597A (ja) | 1993-05-20 | 1993-05-20 | キーマトリックス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06332597A true JPH06332597A (ja) | 1994-12-02 |
Family
ID=14744903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5118780A Pending JPH06332597A (ja) | 1993-05-20 | 1993-05-20 | キーマトリックス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06332597A (ja) |
-
1993
- 1993-05-20 JP JP5118780A patent/JPH06332597A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103178825B (zh) | 按键控制装置 | |
| JPH06332597A (ja) | キーマトリックス回路 | |
| US5208582A (en) | Multiplexing input device to be used in combination with an integrated computer mouse control circuit | |
| US5702625A (en) | Encoder key input device for a microwave oven and interrupt processing method using the same | |
| KR950014977B1 (ko) | 동작 패널 제어 장치 | |
| JPH1074125A (ja) | キーパッド取り扱い回路 | |
| JP2742760B2 (ja) | 情報表示装置 | |
| JPS61174862A (ja) | スイツチ検出回路 | |
| JP2001255983A (ja) | キーマトリクス装置 | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| KR20000005271U (ko) | 키패드 상태 스캐닝 로직을 이용한 스위치 상태검출 회로 | |
| JPS63224412A (ja) | キ−・マトリツクス・スイツチ | |
| JPH0330215A (ja) | スイッチ回路 | |
| JPH01295319A (ja) | キー入力装置 | |
| JP3104390B2 (ja) | タッチパネル付きスイッチ装置 | |
| JP2940509B2 (ja) | データ検出回路 | |
| JP2000172416A (ja) | キー入力装置 | |
| JPH029300A (ja) | リモートコントロール装置 | |
| JPS62144223A (ja) | 静電容量式キ−ボ−ドスイツチ | |
| JPH02252014A (ja) | スイッチ入力回路 | |
| JPH07264074A (ja) | アナログ入出力端末装置 | |
| JPS6278619A (ja) | キ−入力装置 | |
| JPS60175135A (ja) | キ−スキヤン回路 | |
| JPH07163069A (ja) | 遠隔制御装置 | |
| EP0560997A4 (en) | Signal processing system of plurality of manual pulse generators |