JPH06326696A - 標本化周波数再生方式 - Google Patents
標本化周波数再生方式Info
- Publication number
- JPH06326696A JPH06326696A JP5132474A JP13247493A JPH06326696A JP H06326696 A JPH06326696 A JP H06326696A JP 5132474 A JP5132474 A JP 5132474A JP 13247493 A JP13247493 A JP 13247493A JP H06326696 A JPH06326696 A JP H06326696A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- oscillator
- sampling frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 68
- 230000005540 biological transmission Effects 0.000 claims abstract description 37
- 238000000926 separation method Methods 0.000 claims description 21
- 238000000605 extraction Methods 0.000 claims description 19
- 238000012544 monitoring process Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】 伝送路周波数と標本化周波数が非同期で動作
している送信装置と受信装置間で、標本化周波数を同期
させる。 【構成】 送信装置５から伝送されてきた標本化周波数
情報と、受信装置６側の標本化周波数情報を比較して制
御する手段に加え、バッファメモリ１３の書き込みリセ
ット信号に対する読み出しリセット信号の相対位置を情
報化したものを周波数制御に加える構成とした。これに
より標本化周波数の再生を従来より滑らかに行うことが
でき、再生した標本化クロックのジッタを低減すること
ができる。
している送信装置と受信装置間で、標本化周波数を同期
させる。 【構成】 送信装置５から伝送されてきた標本化周波数
情報と、受信装置６側の標本化周波数情報を比較して制
御する手段に加え、バッファメモリ１３の書き込みリセ
ット信号に対する読み出しリセット信号の相対位置を情
報化したものを周波数制御に加える構成とした。これに
より標本化周波数の再生を従来より滑らかに行うことが
でき、再生した標本化クロックのジッタを低減すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明はアナログ信号を伝送路周
波数とは異なる周波数で標本化して伝送する装置に係
り、特に伝送路フレーム内に送信装置側の標本化周波数
に関する情報を多重して伝送する装置における標本化周
波数再生方式に関するものである。
波数とは異なる周波数で標本化して伝送する装置に係
り、特に伝送路フレーム内に送信装置側の標本化周波数
に関する情報を多重して伝送する装置における標本化周
波数再生方式に関するものである。
【０００２】
【従来の技術】従来の標本化周波数再生方式の一例を図
２に示し説明する。従来の標本化周波数再生方式はこの
図２に示すように、送信装置２５にアナログ信号を標本
化するための発振器２１と、この発振器２１とは周波数
が異なる発振器２２と、発振器２１の出力と発振器２２
の出力を入力とする比較回路２３と、主信号ａと比較回
路２３の出力を入力とする多重回路２４とを備えてい
る。
２に示し説明する。従来の標本化周波数再生方式はこの
図２に示すように、送信装置２５にアナログ信号を標本
化するための発振器２１と、この発振器２１とは周波数
が異なる発振器２２と、発振器２１の出力と発振器２２
の出力を入力とする比較回路２３と、主信号ａと比較回
路２３の出力を入力とする多重回路２４とを備えてい
る。
【０００３】一方、受信装置２６は、送信装置２５から
の出力信号を入力とする分離回路２７と、送信装置２５
からの出力信号を入力とするタイミング抽出回路２８
と、制御回路２９の出力を入力とする電圧制御発振器３
０と、タイミング抽出回路２８の出力を入力とするパル
スジェネレータ３１と、電圧制御発振器３０の出力を入
力とするパルスジェネレータ３２と、分離回路２７の一
方の出力とパルスジェネレータ３１および３２の各出力
を入力とするバッファメモリ３３と、電圧制御発振器３
０の出力とタイミング抽出回路２８の出力を入力とする
比較回路３４と、この比較回路３４の出力と分離回路２
７の他方の出力を入力とする制御回路２９とを備え、制
御回路２９の出力が電圧制御発振器３０に入力されてい
る。ｂはバッファメモリ３３から読み出された主信号で
ある。
の出力信号を入力とする分離回路２７と、送信装置２５
からの出力信号を入力とするタイミング抽出回路２８
と、制御回路２９の出力を入力とする電圧制御発振器３
０と、タイミング抽出回路２８の出力を入力とするパル
スジェネレータ３１と、電圧制御発振器３０の出力を入
力とするパルスジェネレータ３２と、分離回路２７の一
方の出力とパルスジェネレータ３１および３２の各出力
を入力とするバッファメモリ３３と、電圧制御発振器３
０の出力とタイミング抽出回路２８の出力を入力とする
比較回路３４と、この比較回路３４の出力と分離回路２
７の他方の出力を入力とする制御回路２９とを備え、制
御回路２９の出力が電圧制御発振器３０に入力されてい
る。ｂはバッファメモリ３３から読み出された主信号で
ある。
【０００４】つぎにその動作について説明する。まず、
送信装置２５の発振器２１はアナログ信号を標本化する
ため、発振器２２は伝送路フレームを構築するために使
用されており、これらは異なる周波数で動作している。
そして、発振器２１および２２の各出力を入力とする比
較回路２３は、発振器２２の出力を基準として、発振器
２１の周波数を相対的に表わす送信標本化周波数情報を
生成する。この送信標本化周波数情報は主信号ａに多重
するため多重回路２４に入力され、主信号ａと多重した
後受信装置２６に伝送される。
送信装置２５の発振器２１はアナログ信号を標本化する
ため、発振器２２は伝送路フレームを構築するために使
用されており、これらは異なる周波数で動作している。
そして、発振器２１および２２の各出力を入力とする比
較回路２３は、発振器２２の出力を基準として、発振器
２１の周波数を相対的に表わす送信標本化周波数情報を
生成する。この送信標本化周波数情報は主信号ａに多重
するため多重回路２４に入力され、主信号ａと多重した
後受信装置２６に伝送される。
【０００５】つぎに、この信号を受信する受信装置２６
では、送信装置２５からの出力信号を入力とする分離回
路２７で主信号から送信標本化周波数情報を分離し、送
信装置２５の発振器２１の標本化周波数情報を得る。ま
た、送信装置２５からの出力信号はタイミング抽出回路
２８に入力され、伝送路周波数成分の抽出を行う。この
タイミング抽出回路２８の出力を入力とするパルスジェ
ネレータ３１はバッファメモリ３３へ主信号を書き込む
ためのパルスを生成し、バッファメモリ３３に出力す
る。電圧制御発振器３０の出力を入力とするパルスジェ
ネレータ３２はバッファメモリ３３から主信号ｂを読み
出すためのパルスを生成し、バッファメモリ３３に出力
する。
では、送信装置２５からの出力信号を入力とする分離回
路２７で主信号から送信標本化周波数情報を分離し、送
信装置２５の発振器２１の標本化周波数情報を得る。ま
た、送信装置２５からの出力信号はタイミング抽出回路
２８に入力され、伝送路周波数成分の抽出を行う。この
タイミング抽出回路２８の出力を入力とするパルスジェ
ネレータ３１はバッファメモリ３３へ主信号を書き込む
ためのパルスを生成し、バッファメモリ３３に出力す
る。電圧制御発振器３０の出力を入力とするパルスジェ
ネレータ３２はバッファメモリ３３から主信号ｂを読み
出すためのパルスを生成し、バッファメモリ３３に出力
する。
【０００６】そして、分離回路２７の一方の出力とパル
スジェネレータ３１の出力およびパルスジェネレータ３
２の出力を入力とするバッファメモリ３３は、主信号の
伝送路クロックから標本化クロックへのクロック乗換を
行う。電圧制御発振器３０の出力とタイミング抽出回路
２８の出力を入力とする比較回路３４では、送信装置２
５の比較回路２３と同様に、抽出した伝送路周波数を基
準として、電圧制御発振器３０の周波数を相対的に表わ
す受信標本化周波数情報を生成する。分離回路２７の他
方の出力である送信標本化周波数情報と比較回路３４の
出力である受信標本化周波数情報を入力とする制御回路
２９ではこの送信標本化周波数情報と受信標本化周波数
情報との差を比較して両者の周波数のズレを認識し、周
波数差が零（０）になるように電圧制御発振器３０の制
御電圧をコントロールする。
スジェネレータ３１の出力およびパルスジェネレータ３
２の出力を入力とするバッファメモリ３３は、主信号の
伝送路クロックから標本化クロックへのクロック乗換を
行う。電圧制御発振器３０の出力とタイミング抽出回路
２８の出力を入力とする比較回路３４では、送信装置２
５の比較回路２３と同様に、抽出した伝送路周波数を基
準として、電圧制御発振器３０の周波数を相対的に表わ
す受信標本化周波数情報を生成する。分離回路２７の他
方の出力である送信標本化周波数情報と比較回路３４の
出力である受信標本化周波数情報を入力とする制御回路
２９ではこの送信標本化周波数情報と受信標本化周波数
情報との差を比較して両者の周波数のズレを認識し、周
波数差が零（０）になるように電圧制御発振器３０の制
御電圧をコントロールする。
【０００７】
【発明が解決しようとする課題】この従来の標本化周波
数再生方式では、標本化周波数情報に量子化誤差が含ま
れるため再生したクロックのジッタが大きくなってしま
うという問題があった。本発明はかかる問題を解決する
ためになされたもので、伝送路周波数と標本化周波数が
非同期で動作している送信装置と受信装置間で、標本化
周波数を同期させる標本化周波数再生方式を得ることを
目的とする。
数再生方式では、標本化周波数情報に量子化誤差が含ま
れるため再生したクロックのジッタが大きくなってしま
うという問題があった。本発明はかかる問題を解決する
ためになされたもので、伝送路周波数と標本化周波数が
非同期で動作している送信装置と受信装置間で、標本化
周波数を同期させる標本化周波数再生方式を得ることを
目的とする。
【０００８】
【課題を解決するための手段】本発明の標本化周波数再
生方式は、伝送路周波数と標本化周波数が非同期で動作
している送信装置と受信装置において、送信装置にはア
ナログ信号を標本化するための第１の発振器と、この第
１の発振器とは周波数が異なる第２の発振器と、上記第
１の発振器の出力と上記第２の発振器の出力を入力とす
る第１の比較回路と、主信号と上記第１の比較回路の出
力を入力とする多重回路とを備え、受信装置には上記送
信装置からの出力信号を入力とする分離回路と、上記送
信装置からの出力信号を入力とするタイミング抽出回路
と、このタイミング抽出回路の出力を入力とする第１の
パルスジェネレータと、制御回路の出力を入力とする電
圧制御発振器と、この電圧制御発振器の出力を入力とす
る第２のパルスジェネレータと、上記分離回路の一方の
出力と上記第１のパルスジェネレータの出力と上記第２
のパルスジェネレータの出力とを入力とするバッファメ
モリと、上記第１のパルスジェネレータの出力と上記第
２のパルスジェネレータの出力を入力とする位相情報生
成回路と、上記電圧制御発振器の出力と上記タイミング
抽出回路の出力を入力とする第２の比較回路と、この第
２の比較回路の出力と上記分離回路の他方の出力を入力
とする安定状態監視回路とを備え、上記安定状態監視回
路の出力と上記位相情報生成回路の出力が上記制御回路
に入力されている。
生方式は、伝送路周波数と標本化周波数が非同期で動作
している送信装置と受信装置において、送信装置にはア
ナログ信号を標本化するための第１の発振器と、この第
１の発振器とは周波数が異なる第２の発振器と、上記第
１の発振器の出力と上記第２の発振器の出力を入力とす
る第１の比較回路と、主信号と上記第１の比較回路の出
力を入力とする多重回路とを備え、受信装置には上記送
信装置からの出力信号を入力とする分離回路と、上記送
信装置からの出力信号を入力とするタイミング抽出回路
と、このタイミング抽出回路の出力を入力とする第１の
パルスジェネレータと、制御回路の出力を入力とする電
圧制御発振器と、この電圧制御発振器の出力を入力とす
る第２のパルスジェネレータと、上記分離回路の一方の
出力と上記第１のパルスジェネレータの出力と上記第２
のパルスジェネレータの出力とを入力とするバッファメ
モリと、上記第１のパルスジェネレータの出力と上記第
２のパルスジェネレータの出力を入力とする位相情報生
成回路と、上記電圧制御発振器の出力と上記タイミング
抽出回路の出力を入力とする第２の比較回路と、この第
２の比較回路の出力と上記分離回路の他方の出力を入力
とする安定状態監視回路とを備え、上記安定状態監視回
路の出力と上記位相情報生成回路の出力が上記制御回路
に入力されている。
【０００９】
【作用】本発明においては、送信装置側および受信装置
側の標本化周波数情報だけではなく、メモリの位相情報
を加えて標本化周波数の制御を行うようにする。
側の標本化周波数情報だけではなく、メモリの位相情報
を加えて標本化周波数の制御を行うようにする。
【００１０】
【実施例】つぎに本発明について図面を参照して説明す
る。図１は本発明による標本化周波数再生方式の一実施
例を示すブロック図である。この図１において、５およ
び６は伝送路周波数と標本化周波数が非同期で動作して
いる送信装置および受信装置である。１はアナログ信号
を標本化するための発振器、２はこの発振器１とは周波
数が異なる発振器、３は発振器１の出力と発振器２の出
力を入力とする比較回路、４は主信号ａと比較回路３の
出力を入力とする多重回路で、これらは送信装置５に備
えられている。
る。図１は本発明による標本化周波数再生方式の一実施
例を示すブロック図である。この図１において、５およ
び６は伝送路周波数と標本化周波数が非同期で動作して
いる送信装置および受信装置である。１はアナログ信号
を標本化するための発振器、２はこの発振器１とは周波
数が異なる発振器、３は発振器１の出力と発振器２の出
力を入力とする比較回路、４は主信号ａと比較回路３の
出力を入力とする多重回路で、これらは送信装置５に備
えられている。
【００１１】７は送信装置５からの出力信号を入力とす
る分離回路、８は送信装置５からの出力信号を入力とす
るタイミング抽出回路、９はこのタイミング抽出回路８
の出力を入力とするパルスジェネレータ、１１は制御回
路１０の出力を入力とする電圧制御発振器、１２はこの
電圧制御発振器１１の出力を入力とするパルスジェネレ
ータ、１３は分離回路７の一方の出力とパルスジェネレ
ータ９，１２の各出力を入力とするバッファメモリ、１
４はパルスジェネレータ９および１２の各出力を入力と
する位相情報生成回路、１５は電圧制御発振器１１の出
力とタイミング抽出回路８の出力を入力とする比較回
路、１６はこの比較回路１５の出力と分離回路７の他方
の出力を入力とする安定状態監視回路で、これらは受信
装置６に備えられている。そして、安定状態監視回路１
６の出力と位相情報生成回路１４の出力が制御回路１０
に入力されている。ｂはバッファメモリ１３から得られ
る主信号である。
る分離回路、８は送信装置５からの出力信号を入力とす
るタイミング抽出回路、９はこのタイミング抽出回路８
の出力を入力とするパルスジェネレータ、１１は制御回
路１０の出力を入力とする電圧制御発振器、１２はこの
電圧制御発振器１１の出力を入力とするパルスジェネレ
ータ、１３は分離回路７の一方の出力とパルスジェネレ
ータ９，１２の各出力を入力とするバッファメモリ、１
４はパルスジェネレータ９および１２の各出力を入力と
する位相情報生成回路、１５は電圧制御発振器１１の出
力とタイミング抽出回路８の出力を入力とする比較回
路、１６はこの比較回路１５の出力と分離回路７の他方
の出力を入力とする安定状態監視回路で、これらは受信
装置６に備えられている。そして、安定状態監視回路１
６の出力と位相情報生成回路１４の出力が制御回路１０
に入力されている。ｂはバッファメモリ１３から得られ
る主信号である。
【００１２】つぎにこの図１に示す実施例の動作を説明
する。まず、送信装置５の発振器１はアナログ信号を標
本化し、発振器２は伝送路フレームを構築するために使
用されており、この発振器１と発振器２は異なる周波数
で動作している。この発振器１，２の各出力を入力とす
る比較回路３は、発振器２の出力を基準として発振器１
の周波数を相対的に表わす送信標本化周波数情報を生成
する。この送信標本化周波数情報は主信号ａに多重する
ため多重回路４に入力され、主信号ａと多重した後受信
装置６に伝送される。
する。まず、送信装置５の発振器１はアナログ信号を標
本化し、発振器２は伝送路フレームを構築するために使
用されており、この発振器１と発振器２は異なる周波数
で動作している。この発振器１，２の各出力を入力とす
る比較回路３は、発振器２の出力を基準として発振器１
の周波数を相対的に表わす送信標本化周波数情報を生成
する。この送信標本化周波数情報は主信号ａに多重する
ため多重回路４に入力され、主信号ａと多重した後受信
装置６に伝送される。
【００１３】つぎに、受信装置６は、送信装置５から伝
送された信号を入力とする分離回路７で主信号から送信
標本化周波数情報を分離し、送信装置５の発振器１の標
本化周波数情報を得る。また、送信装置５から伝送され
た信号はタイミング抽出回路８に入力され、伝送路周波
数成分の抽出を行う。そして、電圧制御発振器１１の出
力とタイミング抽出回路８の出力を入力とする比較回路
１５では、送信装置５の比較回路３と同様に、伝送路周
波数を基準として電圧制御発振器１１の周波数を相対的
に表わす受信標本化周波数情報を生成する。タイミング
抽出回路８の出力を入力とするパルスジェネレータ９
は、分離回路７の一方の出力をバッファメモリ１３に書
き込むためのパルスを生成し、このバッファメモリ１３
と位相情報生成回路１４に出力する。電圧制御発振器１
１の出力を入力とするパルスジェネレータ１２は、バッ
ファメモリ１３から主信号を読み出すためのパルスを生
成し、バッファメモリ１３と位相情報生成回路１４に出
力する。分離回路７の一方の出力とパルスジェネレータ
９の出力およびパルスジェネレータ１２の出力を入力と
するバッファメモリ１３では、主信号の伝送路クロック
から標本化クロックへのクロック乗換を行う。
送された信号を入力とする分離回路７で主信号から送信
標本化周波数情報を分離し、送信装置５の発振器１の標
本化周波数情報を得る。また、送信装置５から伝送され
た信号はタイミング抽出回路８に入力され、伝送路周波
数成分の抽出を行う。そして、電圧制御発振器１１の出
力とタイミング抽出回路８の出力を入力とする比較回路
１５では、送信装置５の比較回路３と同様に、伝送路周
波数を基準として電圧制御発振器１１の周波数を相対的
に表わす受信標本化周波数情報を生成する。タイミング
抽出回路８の出力を入力とするパルスジェネレータ９
は、分離回路７の一方の出力をバッファメモリ１３に書
き込むためのパルスを生成し、このバッファメモリ１３
と位相情報生成回路１４に出力する。電圧制御発振器１
１の出力を入力とするパルスジェネレータ１２は、バッ
ファメモリ１３から主信号を読み出すためのパルスを生
成し、バッファメモリ１３と位相情報生成回路１４に出
力する。分離回路７の一方の出力とパルスジェネレータ
９の出力およびパルスジェネレータ１２の出力を入力と
するバッファメモリ１３では、主信号の伝送路クロック
から標本化クロックへのクロック乗換を行う。
【００１４】そして、パルスジェネレータ９の出力とパ
ルスジェネレータ１２の出力を入力とする位相情報生成
回路１４は、バッファメモリ１３の書き込みリセット信
号に対する読み出しリセット信号の相対位置を検出し、
これを情報化して出力する。分離回路７の他方の出力で
ある送信標本化周波数情報と比較回路１５の出力である
受信標本化周波数情報を入力とする安定状態監視回路１
６では、送信標本化周波数情報と受信標本化周波数情報
との差を比較して両者の周波数のズレを認識し、周波数
差がある範囲外のときには、送信装置５の発振器１と電
圧制御発振器１１の周波数が同一になるような制御信号
を制御回路１０に送出し、周波数差がある範囲内のとき
はその出力を停止する。安定状態監視回路１６の出力と
位相情報生成回路１４の出力を入力とする制御回路１０
では、位相情報生成回路１４の出力と安定状態監視回路
１６の出力を使用して、送信標本化周波数情報と受信標
本化周波数情報の差がある範囲以上の場合には、安定状
態監視回路１６の出力と位相情報生成回路１４の出力の
両方を使用して、送信装置５の発振器１の周波数と電圧
制御発振器１１の差が零（０）になるように電圧制御発
振器１１の制御を行い、送信標本化周波数情報と受信標
本化周波数情報の差がある範囲以下の場合には、位相情
報生成回路１４の出力のみで両者の周波数差が零（０）
になるように電圧制御発振器１１の制御を行う。
ルスジェネレータ１２の出力を入力とする位相情報生成
回路１４は、バッファメモリ１３の書き込みリセット信
号に対する読み出しリセット信号の相対位置を検出し、
これを情報化して出力する。分離回路７の他方の出力で
ある送信標本化周波数情報と比較回路１５の出力である
受信標本化周波数情報を入力とする安定状態監視回路１
６では、送信標本化周波数情報と受信標本化周波数情報
との差を比較して両者の周波数のズレを認識し、周波数
差がある範囲外のときには、送信装置５の発振器１と電
圧制御発振器１１の周波数が同一になるような制御信号
を制御回路１０に送出し、周波数差がある範囲内のとき
はその出力を停止する。安定状態監視回路１６の出力と
位相情報生成回路１４の出力を入力とする制御回路１０
では、位相情報生成回路１４の出力と安定状態監視回路
１６の出力を使用して、送信標本化周波数情報と受信標
本化周波数情報の差がある範囲以上の場合には、安定状
態監視回路１６の出力と位相情報生成回路１４の出力の
両方を使用して、送信装置５の発振器１の周波数と電圧
制御発振器１１の差が零（０）になるように電圧制御発
振器１１の制御を行い、送信標本化周波数情報と受信標
本化周波数情報の差がある範囲以下の場合には、位相情
報生成回路１４の出力のみで両者の周波数差が零（０）
になるように電圧制御発振器１１の制御を行う。
【００１５】
【発明の効果】以上説明したように本発明は、送信装置
側および受信装置側の標本化周波数情報だけではなく、
メモリの位相情報を加えて標本化周波数の制御を行うよ
うにしたので、量子化誤差等が原因で発生する再生クロ
ックのジッタを低減できる効果がある。また、信号出力
位相を一定にすることができるという効果を有する。
側および受信装置側の標本化周波数情報だけではなく、
メモリの位相情報を加えて標本化周波数の制御を行うよ
うにしたので、量子化誤差等が原因で発生する再生クロ
ックのジッタを低減できる効果がある。また、信号出力
位相を一定にすることができるという効果を有する。
【図１】本発明による標本化周波数再生方式の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】従来の標本化周波数再生方式の一例を示すブロ
ック図である。
ック図である。
１，２ 発振器 ３ 比較回路 ４ 多重回路 ５ 送信装置 ６ 受信装置 ７ 分離回路 ８ タイミング抽出回路 ９ パルスジェネレータ １０ 制御回路 １１ 電圧制御発振器 １２ パルスジェネレータ １３ バッファメモリ １４ 位相情報生成回路 １５ 比較回路 １６ 安定状態監視回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】本発明の標本化周波数再
生方式は、伝送路周波数と標本化周波数が非同期で動作
している送信装置と受信装置において、送信装置にはア
ナログ信号を標本化するための第１の発振器と、この第
１の発振器とは周波数が異なる第２の発振器と、上記第
１の発振器の出力と上記第２の発振器の出力を入力とす
る第１の比較回路と、主信号と上記第１の比較回路の出
力を入力とする多重回路とを備え、受信装置には上記送
信装置からの出力信号を入力とする分離回路と、上記送
信装置からの出力信号を入力とするタイミング抽出回路
と、このタイミング抽出回路の出力を入力とする第１の
パルスジェネレータと、制御回路の出力を入力とする電
圧制御発振器と、この電圧制御発振器の出力を入力とす
る第２のパルスジェネレータと、上記分離回路の一方の
出力と上記第１のパルスジェネレータの出力と上記第２
のパルスジェネレータの出力とを入力とするバッファメ
モリと、上記第１のパルスジェネレータの出力と上記第
２のパルスジェネレータの出力を入力とする位相情報生
成回路と、上記電圧制御発振器の出力と上記タイミング
抽出回路の出力を入力とする第２の比較回路と、この第
２の比較回路の出力と上記分離回路の他方の出力を入力
とする安定状態監視回路とを備え、上記安定状態監視回
路の出力と上記位相情報生成回路の出力が上記制御回路
に入力されている。また、受信信号から送信側の標本化
周波数情報を分離して出力する分離回路と、受信信号か
ら抽出した伝送路周波数成分を出力するタイミング抽出
回路と、制御回路から入力された制御電圧に応じた周波
数の信号を出力する電圧制御発振器と、この電圧制御発
振器の出力信号と前記伝送路周波数成分とを入力し、伝
送路周波数を基準として受信側の標本化周波数情報を生
成する生成手段と、受信信号の伝送路クロックから標本
化クロックへのクロック乗換を行うバッファメモリと、
このバッファメモリの書き込みリセット信号に対する読
み出しリセット信号の相対位置を検出し情報化して出力
する位置情報生成回路と、分離回路からの送信側の標本
化周波数情報と前記生成手段からの受信側の標本化周波
数情報との差を検出し、その差が所定の範囲外にあると
きは前記送信側の標本化周波数情報の周波数と電圧制御
発振器の周波数とが同一になるように制御回路を制御
し、その差が所定の範囲内にあるときはその制御を停止
する安定状態監視回路とを備え、制御回路は位置情報生
成回路と安定状態監視回路からの各出力を入力し、送信
側の標本化周波数情報と受信側の標本化周波数情報との
差が所定の範囲外にあるときは両出力を使用して送信側
の標本化周波数情報の周波数と電圧制御発振器の発振周
波数が同一になるように電圧制御発振器を制御し、差が
所定の範囲内にあるときは位置情報生成回路の出力のみ
により送信側の標本化周波数情報の周波数と電圧制御発
振器の発振周波数が同一になるように電圧制御発振器を
制御するものである。
生方式は、伝送路周波数と標本化周波数が非同期で動作
している送信装置と受信装置において、送信装置にはア
ナログ信号を標本化するための第１の発振器と、この第
１の発振器とは周波数が異なる第２の発振器と、上記第
１の発振器の出力と上記第２の発振器の出力を入力とす
る第１の比較回路と、主信号と上記第１の比較回路の出
力を入力とする多重回路とを備え、受信装置には上記送
信装置からの出力信号を入力とする分離回路と、上記送
信装置からの出力信号を入力とするタイミング抽出回路
と、このタイミング抽出回路の出力を入力とする第１の
パルスジェネレータと、制御回路の出力を入力とする電
圧制御発振器と、この電圧制御発振器の出力を入力とす
る第２のパルスジェネレータと、上記分離回路の一方の
出力と上記第１のパルスジェネレータの出力と上記第２
のパルスジェネレータの出力とを入力とするバッファメ
モリと、上記第１のパルスジェネレータの出力と上記第
２のパルスジェネレータの出力を入力とする位相情報生
成回路と、上記電圧制御発振器の出力と上記タイミング
抽出回路の出力を入力とする第２の比較回路と、この第
２の比較回路の出力と上記分離回路の他方の出力を入力
とする安定状態監視回路とを備え、上記安定状態監視回
路の出力と上記位相情報生成回路の出力が上記制御回路
に入力されている。また、受信信号から送信側の標本化
周波数情報を分離して出力する分離回路と、受信信号か
ら抽出した伝送路周波数成分を出力するタイミング抽出
回路と、制御回路から入力された制御電圧に応じた周波
数の信号を出力する電圧制御発振器と、この電圧制御発
振器の出力信号と前記伝送路周波数成分とを入力し、伝
送路周波数を基準として受信側の標本化周波数情報を生
成する生成手段と、受信信号の伝送路クロックから標本
化クロックへのクロック乗換を行うバッファメモリと、
このバッファメモリの書き込みリセット信号に対する読
み出しリセット信号の相対位置を検出し情報化して出力
する位置情報生成回路と、分離回路からの送信側の標本
化周波数情報と前記生成手段からの受信側の標本化周波
数情報との差を検出し、その差が所定の範囲外にあると
きは前記送信側の標本化周波数情報の周波数と電圧制御
発振器の周波数とが同一になるように制御回路を制御
し、その差が所定の範囲内にあるときはその制御を停止
する安定状態監視回路とを備え、制御回路は位置情報生
成回路と安定状態監視回路からの各出力を入力し、送信
側の標本化周波数情報と受信側の標本化周波数情報との
差が所定の範囲外にあるときは両出力を使用して送信側
の標本化周波数情報の周波数と電圧制御発振器の発振周
波数が同一になるように電圧制御発振器を制御し、差が
所定の範囲内にあるときは位置情報生成回路の出力のみ
により送信側の標本化周波数情報の周波数と電圧制御発
振器の発振周波数が同一になるように電圧制御発振器を
制御するものである。
Claims (1)
- 【請求項１】 伝送路周波数と標本化周波数が非同期で
動作している送信装置と受信装置において、送信装置に
はアナログ信号を標本化するための第１の発振器と、こ
の第１の発振器とは周波数が異なる第２の発振器と、前
記第１の発振器の出力と前記第２の発振器の出力を入力
とする第１の比較回路と、主信号と前記第１の比較回路
の出力を入力とする多重回路とを備え、受信装置には前
記送信装置からの出力信号を入力とする分離回路と、前
記送信装置からの出力信号を入力とするタイミング抽出
回路と、このタイミング抽出回路の出力を入力とする第
１のパルスジェネレータと、制御回路の出力を入力とす
る電圧制御発振器と、この電圧制御発振器の出力を入力
とする第２のパルスジェネレータと、前記分離回路の一
方の出力と前記第１のパルスジェネレータの出力および
前記第２のパルスジェネレータの出力とを入力とするバ
ッファメモリと、前記第１のパルスジェネレータの出力
と前記第２のパルスジェネレータの出力を入力とする位
相情報生成回路と、前記電圧制御発振器の出力と前記タ
イミング抽出回路の出力を入力とする第２の比較回路
と、この第２の比較回路の出力と前記分離回路の他方の
出力を入力とする安定状態監視回路とを備え、前記安定
状態監視回路の出力と前記位相情報生成回路の出力が前
記制御回路に入力されていることを特徴とする標本化周
波数再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5132474A JPH07114402B2 (ja) | 1993-05-11 | 1993-05-11 | 標本化周波数再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5132474A JPH07114402B2 (ja) | 1993-05-11 | 1993-05-11 | 標本化周波数再生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326696A true JPH06326696A (ja) | 1994-11-25 |
| JPH07114402B2 JPH07114402B2 (ja) | 1995-12-06 |
Family
ID=15082225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5132474A Expired - Lifetime JPH07114402B2 (ja) | 1993-05-11 | 1993-05-11 | 標本化周波数再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114402B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873237B1 (ko) | 2000-09-21 | 2008-12-10 | 지에스아이 루모닉스 코포레이션 | 디지털 제어 서보 시스템 |
| GB0313887D0 (en) | 2003-06-16 | 2003-07-23 | Gsi Lumonics Ltd | Monitoring and controlling of laser operation |
| JP2007519122A (ja) | 2004-01-23 | 2007-07-12 | ジーエスアイ・グループ・コーポレーション | 有限回転モータ・システムにおけるコントローラを診断するためのシステム及び方法 |
-
1993
- 1993-05-11 JP JP5132474A patent/JPH07114402B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114402B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982828A (en) | Synchronous data transfer system using time stamp | |
| JPS6194429A (ja) | 位相同期回路 | |
| US20030132783A1 (en) | Clock switching circuitry for jitter reduction | |
| JPH06326696A (ja) | 標本化周波数再生方式 | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| JPH06296173A (ja) | デジタルオーディオインターフェイス受信装置 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP2609582B2 (ja) | 伝送系におけるクロック同期方法 | |
| JP2723819B2 (ja) | 標本化クロック再生装置 | |
| JP2643523B2 (ja) | ビット多重装置 | |
| KR100784949B1 (ko) | 데이터 변환 시스템 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| KR100233535B1 (ko) | 디지탈 오디오 입력 지터 제거 장치 | |
| JP2542933B2 (ja) | 時間軸補正回路 | |
| JPH08154088A (ja) | 位相調整回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| KR960002325A (ko) | 위상동기 일치회로 | |
| JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
| JPH04352535A (ja) | ループ式伝送路制御方式 | |
| JPH10154973A (ja) | 通信装置 | |
| JPH0537521A (ja) | データ伝送装置 | |
| JPH0734540Y2 (ja) | 発振停止回路付デジタル・オ−ディオ・インタ−フェ−ス回路 | |
| JP2775813B2 (ja) | 映像アナログ・デジタル変換装置 | |
| JPH0382291A (ja) | 位相同期装置 | |
| JPH05336088A (ja) | 速度変換ビット分離装置 |