KR100784949B1

KR100784949B1 - 데이터 변환 시스템

Info

Publication number: KR100784949B1
Application number: KR1020067004850A
Authority: KR
Inventors: 아츠시 타부치
Original assignee: 캐노퍼스 가부시키가이샤
Priority date: 2006-03-09
Filing date: 2003-09-19
Publication date: 2007-12-13
Also published as: KR20060054460A

Abstract

본 발명은 정보 처리 장치에서 출력되는 데이터를 다른(異) 포맷의 데이터로 리얼타임(real time)으로 변환할 때에, 데이터의 전송(轉送)과 변환된 데이터의 출력을 동기(同期; synchronizing)시키는 것에 의해, 동화상(動畵像; moving image) 데이터에서의 프레임 누락(落; missing)이나 프레임 되풀이(繰返; repetition: 반복) 등의 화상의 결함(缺陷; defect)이 생기는 것을 방지하는 데이터 변환 시스템을 제공한다. 이 데이터 변환 시스템은 IEEE1394 버스 상(上)의 제1 노드와 제2 노드중 어느것인가(either) 한쪽이 사이클 마스터로 되고, 사이클 마스터가 출력하는 사이클 스타트 패킷에 동기해서, 제1 노드에서 제2 노드로의 제1 데이터의 전송을 행함과 동시에, 제2 노드에서 제1 데이터로부터 변환된 제2 데이터를 외부에서 입력되는 레퍼런스 신호에 동기해서 출력하는 데이터 변환 시스템으로서, 제1 노드 및 제2 노드의 적어도 한쪽에 설치되고, 외부에서 입력되는 레퍼런스 신호를 수신(受信)하는 외부 동기 신호 수신부와, 사이클 마스터가 출력하는 사이클 스타트 패킷의 주파수를 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 동기시키는 동기 조정부를 구비한다.

Description

데이터 변환 시스템{DATA CONVERSION SYSTEM}

본 발명은 정보 처리 장치에서 출력되는 데이터를 다른(異) 포맷의 데이터로 리얼타임(real time)으로 변환하기 위한 데이터 변환 시스템에 관한 것으로, 특히 IEEE1394 버스 상(上)의 제1 노드와 제2 노드중 어느것인가(either) 한쪽이 사이클 마스터로 되고, 사이클 마스터가 출력하는 사이클 스타트 패킷에 동기(同期; synchronizing)해서, 제1 노드에서 제2 노드로의 제1 데이터의 전송(轉送)을 행함과 동시에, 제2 노드에서 제1 데이터로부터 변환된 제2 데이터를 외부에서 입력되는 레퍼런스(reference) 신호에 동기해서 출력하는 데이터 변환 시스템에 관한 것이다.

퍼스널 컴퓨터(PC)의 데이터 기록 용량(容量) 및 처리 속도의 현저한 향상에 의해 비디오 편집(編集)을 PC 상에서 행하는, 소위 논리니어(non-linear; 非線形) 편집이 보급(普及)되어 오고 있다. 비디오 소재(素材)를 PC에 취입(取入; load 또는 take into)하거나, 편집한 후의 비디오 화상을 출력할 때에는, 비디오 캡쳐 보드나 비디오 편집 보드 등의 전용(專用) 하드웨어를 PC의 확장 슬롯에 추가 삽입하 고, 이 하드웨어를 거쳐서 데이터의 입출력을 행하고 있다.

현재에도, 아날로그 비디오나 하이 엔드(high end; 컴퓨터 분야에서 32비트의 최신 기종과 같이 고속이고 다기능인 것) 업무용의 신호를 취급(扱; treat)하기 위해서는, 전용 하드웨어가 필요하게 되지만, 민생(民生) 기기나 로우 엔드(low end; 컴퓨터 분야에서 16비트로서 저가로 판매되고 있는 것) 업무용으로 널리 이용되고 있는 DV(Digital Video)라고 하는 포맷의 데이터를 취급할 뿐이라면, 범용의 값싼(安價; low cost) 1394OHCI 준거(準據)의 IEEE1394 인터페이스 규격의 하드웨어이더라도 실용(實用)할 수 있도록 되어 있다.

이것은, PC의 CPU 능력이 향상한 것에 의해, 전용 하드웨어를 이용하는 일 없이 비디오 편집 등의 처리를 실용적으로 실행할 수 있게 된 것에 더(加)하여, 대표적인 비디오 편집 소프트웨어가 DV 포맷으로 데이터의 입출력을 행하는 인터페이스로서, 1394OHCI 준거의 IEEE1394 인터페이스를 서포트하게 된 것이 요인(要因)으로 되고 있다.

1394OHCI 준거의 IEEE1394 인터페이스는 데스크탑형(型) PC 뿐만 아니라, 노트북형 PC에도 표준 탑재(搭載)되는 경우도 많으며, DV 포맷으로의 비디오 입출력부터 편집까지를 노트형 PC 1대로 행하는 것도 가능해지고 있다.

DV 포맷의 비디오 소재만을 취급하는 경우에는, 전술(前述)한 바와 같은 시스템으로 완결할 수 있지만, 아날로그 비디오 화상이나 업무용의 SDI 포맷의 소재를 취급할 필요가 있는 케이스도 적지 않으며, 그와 같은 경우에는, 포맷의 상호 변환을 행할 필요가 있다. DV 포맷의 비디오 소재와 아날로그 비디오 화상이나 SDI 포맷의 비디오 소재와의 사이에서 데이터의 상호 변환을 하기 위해서는, 입력된 아날로그 비디오 신호 또는 SDI 비디오 신호를 리얼타임으로 DV 포맷으로 변환하면서 DV 신호로서 출력하거나, 그 역(逆)으로 DV 포맷의 비디오 신호를 아날로그 비디오 신호나 SDI 비디오 신호로 변환하면서 출력하는 외부부착(外付; off-chip 또는 external) 유닛형의 DV 컨버터가 병용(倂用)되는 경우가 많다.

민생용부터 업무용에 이르기까지 다양한 DV 컨버터가 존재하고 있지만, 업무 용도(用途)로는 외부 동기(젠락(Gen-lock; generator lock))라고 불리는 기능이 필요하게 되는 경우가 있다. 이 외부 동기 기능을 갖지 않는 DV 컨버터에서는, PC로부터 1394OHCI 준거의 IEEE1394 인터페이스를 거쳐서 출력되는 DV 신호에서 아날로그 비디오 신호 또는 SDI 비디오 신호로 변환할 때, PC로부터 출력되는 DV 신호의 프레임 주파수의 타이밍에서, 변환 결과의 아날로그 비디오 신호 또는 SDI 비디오 신호를 출력한다.

외부 동기 기능을 가지는 DV 컨버터의 경우, 레퍼런스 입력 단자를 거쳐서 출력 타이밍의 기준으로 되는 레퍼런스 신호가 입력된다. PC의 1394OHCI 준거의 IEEE1394 인터페이스에서 출력된 DV 비디오 신호를 아날로그 비디오 신호나 SDI 비디오 신호로 변환하는 경우에는, 변환 결과의 신호를 버퍼링하면서 레퍼런스 신호에 동기시켜 출력한다.

IEEE1394 버스 상에 접속된 노드 사이(間)의 데이터 전송에는, Asynchronous 전송(비동기(非同期) 전송) 모드와 Isochronous 전송(아이소크로너스(同期) 전송) 모드가 있으며, 영상·음성의 전송에는 아이소크로너스 전송 모드가 이용된다. PC 의 1394OHCI 준거의 IEEE1394 인터페이스를 거쳐서 DV 비디오 신호를 출력하는 경우도 이 아이소크로너스 전송 모드를 이용한다.

PC와 DV 컨버터가 IEEE1394 버스 상의 노드로서 존재하고, PC의 1394OHCI 준거의 IEEE1394 인터페이스를 거쳐서 DV 컨버터에 DV 비디오 신호를 출력하는 경우, PC 또는 DV 컨버터의 어느것인가 한쪽이 전송 사이클을 관리하는 사이클 마스터라고 불리는 노드로 되며, 일정(一定; certain) 주기(125μsec)로 사이클 스타트 패킷을 IEEE1394 버스 상에 출력한다.

PC의 1394OHCI 준거의 IEEE1394 인터페이스는 사이클 마스터가 출력하는 사이클 스타트 패킷을 검출할 때마다(度), IEEE1394로 정의(定義)되고 있는 아이소크로너스 전송용의 패킷 형식으로 DV 포맷의 비디오 신호를 송신(送信)한다.

이와 같이, PC의 1394OHCI 준거의 IEEE1394 인터페이스에서 출력되는 DV 비디오 신호의 프레임 주파수는, 사이클 마스터가 출력하는 사이클 스타트 패킷의 주파수와 동기하게 된다. 사이클 마스터가 출력하는 사이클 스타트 패킷의 125μsec라고 하는 간격(間隔)은, 사이클 마스터로 된 노드의 클럭 소스 24.576㎒로부터 일정비(一定比)로 분주(分周)되어 생성되지만, 각 하드웨어에 구비되는 개개의 클럭 소스의 편차(deviation 또는 variation)로 인해, 주파수의 흔들림(搖; fluctuation)이 생기게 된다. 따라서, PC의 1394OHCI 준거의 IEEE1394 인터페이스에서 출력되는 DV 비디오 신호의 프레임 주파수가 사용하는 기기에 따라 다르기 때문에, 외부에서 DV 컨버터에 입력되는 레퍼런스 신호의 프레임 주파수와 평균적으로 일치하지 않게 되고, DV 컨버터측에서 버퍼링을 행해도, PC 측으로부터의 전송 속도가 빠른(速) 경우에는 출력되는 아날로그 비디오 신호 또는 SDI 비디오 신호에 프레임 누락(落; missing)이 생기고, PC 측으로부터의 전송 속도가 느린(遲) 경우에는 출력되는 아날로그 비디오 신호 또는 SDI 비디오 신호에 프레임의 되풀이(繰返; repetition: 반복)가 발생한다고 하는 문제가 있다.

이와 같은 프레임 누락이나 프레임의 되풀이가 발생하는 타이밍은 예측하는 것이 곤란하고, PC측에 탑재된 비디오 편집 소프트웨어에 의해 프레임 단위로 정확하게 편집이 행해졌음에도 불구하고, 최종적으로 출력되는 화상에는 프레임 누락이나 프레임의 되풀이 등의 결함(缺陷; defect)이 부정기적(不定期的)으로 발생할 우려가 있다.

본 발명은 정보 처리 장치에서 출력되는 데이터를 다른 포맷의 데이터로 리얼타임으로 변환할 때에, 데이터의 전송과 변환된 데이터의 출력을 동기시키는 것에 의해, 동화상(動畵像; moving image) 데이터에서의 프레임 누락이나 프레임 되풀이 등의 화상의 결함이 생기는 것을 방지하는 데이터 변환 시스템을 제공한다.

본 발명의 청구항 1에 관련된 데이터 변환 시스템은, IEEE1394 버스 상의 제1 노드와 제2 노드중 어느것인가 한쪽이 사이클 마스터로 되고, 사이클 마스터가 출력하는 사이클 스타트 패킷에 동기해서, 제1 노드에서 제2 노드로의 제1 데이터의 전송을 행함과 동시에, 제2 노드에서 제1 데이터로부터 변환된 제2 데이터를 외부에서 입력되는 레퍼런스 신호에 동기해서 출력하는 데이터 변환 시스템으로서, 제1 노드 및 제2 노드의 적어도 한쪽에 설치되고, 외부에서 입력되는 레퍼런스 신호를 수신(受信)하는 외부 동기 신호 수신부와, 사이클 마스터가 출력하는 사이클 스타트 패킷의 주파수를 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 동기시키는 동기 조정부를 구비한다.

이 경우, 사이클 스타트 패킷의 주파수가 레퍼런스 신호와 동기하는 것에 의해, 제1 노드에서 출력되는 데이터의 전송 레이트(rate)와 제2 노드에서 출력되는 제2 데이터의 출력 레이트를 일치시킬 수 있어, 출력되는 제2 데이터 중(中)에 데이터의 결락(缺落; dropout)이나 되풀이가 발생하는 것을 방지할 수가 있다. 특히, DV 포맷 등의 비디오 신호를 다른 포맷의 비디오 신호로 변환할 때에는, 프레임 누락이나 프레임의 되풀이 등의 화상 결함의 발생을 방지하는 것이 가능해진다.

본 발명의 청구항 2에 관련된 데이터 변환 시스템은 청구항 1에 기재된 데이터 변환 시스템으로서, 제1 노드는 제1 데이터로서 DV 포맷의 비디오 신호를 출력하는 1394OHCI 준거의 IEEE1394 인터페이스를 구비하는 하드웨어이며, 제2 노드는 제2 데이터로서 아날로그 비디오 신호 또는 SDI 비디오 신호를 출력하는 데이터 변환 하드웨어이다.

이 경우, DV 포맷의 비디오 신호의 출력을 레퍼런스 신호에 동기한 주파수로 출력하는 것에 의해, 아날로그 비디오 신호 또는 SDI 비디오 신호에 프레임 누락이나 프레임의 되풀이 등의 화상 결함이 발생하는 것을 방지할 수가 있다.

본 발명의 청구항 3에 관련된 데이터 변환 시스템은 청구항 1 또는 2에 기재된 데이터 변환 시스템으로서, 제2 노드는 외부 동기 신호 수신부 및 동기 조정부를 구비하고, 데이터 전송시에서의 사이클 마스터로 되는 것을 특징으로 한다.

이 경우, 제1 노드 측에서 출력되는 데이터의 전송 레이트를, 제2 노드에서 수신한 레퍼런스 신호에 동기시킬 수가 있다.

본 발명의 청구항 4에 관련된 데이터 변환 시스템은 청구항 1 또는 2에 기재된 데이터 변환 시스템으로서, 제1 노드는 동기 조정부를 구비하고, 제2 노드는 외부 동기 신호 수신부 및 동기 조정부를 구비하고, 사이클 마스터로 된 노드의 동기 조정부가 사이클 스타트 패킷의 주파수를 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 동기시켜 출력한다.

이 경우, 제1 노드 및 제2 노드의 어느것인가가 사이클 마스터로 된 경우이더라도, 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 동기한 데이터 전송을 행하는 것이 가능하고, 제2 노드에서 출력되는 데이터 중에 결함이 발생하는 것을 방지할 수 있다.

본 발명의 청구항 5에 관련된 데이터 변환 시스템은 청구항 4에 기재된 데이터 변환 시스템으로서, 제1 노드가 사이클 마스터로 된 경우에, 제2 노드의 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 의거해서 생성되는 동기 조정용 신호를 IEEE1394 인터페이스의 애싱크로너스(Asynchronous; 非同期) 전송에 의해 제2 노드에서 제1 노드로 송신한다.

이 경우, 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 의거해서 생성되는 동기 조정용 신호를 IEEE1394 버스를 이용해서 송신하고 있으므로, 제1 노드가 사이클 마스터로 된 경우이더라도, 특히 배선(配線)을 증가하는 일 없이 동기 조정용 신호를 송신하는 것이 가능해진다.

본 발명의 청구항 6에 관련된 데이터 변환 시스템은 청구항 4에 기재된 데이터 변환 시스템으로서, 제1 노드가 사이클 마스터로 된 경우에, 제2 노드의 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 의거해서 생성되는 동기 조정용 신호를 제2 노드에서 제1 노드로 송신하기 위한 전용 동기 신호선을 구비하고 있다.

이 경우, 제2 노드 측에 외부 동기용의 레퍼런스 신호가 입력되고, 제1 노드가 사이클 마스터로 되는 경우이더라도, 제1 노드로부터의 데이터의 전송 레이트를 레퍼런스 신호에 확실하게 동기시키는 것이 가능해진다.

본 발명의 청구항 7에 관련된 데이터 변환 시스템은 청구항 1 또는 2에 기재된 데이터 변환 시스템으로서, 제1 노드는 외부 동기 신호 수신부 및 동기 조정부를 구비하고, 데이터 전송시에서의 사이클 마스터로 되는 것을 특징으로 한다.

이 경우, 제1 노드에서 출력되는 데이터의 프레임 주파수가 이미 완전하게 외부 동기하고 있기 때문에, 제2 노드에서는 단순히 변환 처리를 행할 뿐으로 좋고, 제2 노드가 외부 동기 기능을 가지지 않는 DV 컨버터이더라도 시스템 전체로서 프레임 누락이나 프레임 되풀이가 없는 외부 동기를 실현하는 것이 가능해진다.

도 1은 제1 실시예의 간략 블록도,

도 2는 제2 실시예의 간략 블록도,

도 3은 제3 실시예의 간략 블록도.

[발명을 실시하기 위한 최량의 형태]

본 발명에서는, IEEE1394 버스 상의 노드로서, 1394OHCI 준거의 IEEE1394 인터페이스를 구비한 하드웨어(PC)와, PC에서 출력되는 DV 비디오 신호를 아날로그 비디오 신호 또는 SDI 비디오 신호로 변환해서 출력하는 변환 하드웨어(이하, DV 컨버터라고 칭(稱)한다)가 접속되어 있는 경우를 고찰(考察)한다. PC의 1394OHCI 준거의 IEEE1394 인터페이스에서 출력되는 DV 포맷의 비디오 신호는 아이소크로너스 전송 모드로 제2 노드인 DV 컨버터에 전송된다.

아이소크로너스 전송 모드는 IEEE1394 버스 상의 사이클 마스터라고 불리는 노드에 의해서 관리되고, 사이클 마스터가 125μsec마다(每) 출력하는 사이클 스타트 패킷에 의거해서, PC의 1394OHCI 준거의 IEEE1394 인터페이스로부터 DV 포맷의 비디오 신호가 출력된다.

이 사이클 스타트 패킷의 간격은 사이클 마스터의 클럭 소스 24.576㎒로부터 일정비로 분주되고 있으며, 외부 동기 회로에 입력되는 레퍼런스 신호와의 어긋남(offset 또는 difference)이 생기기 때문에, DV 컨버터에서 변환된 아날로그 비디오 신호나 SDI 비디오 신호를 출력할 때에 버퍼링을 행했다고 해도 프레임 누락이나 프레임의 되풀이 등의 결함이 생기게 된다. 이 때문에, 본 발명에서는 사이클 마스터의 클럭 소스의 주파수를 레퍼런스 신호에 의해 피드백(feedback) 제어해서, 사이클 마스터가 출력하는 사이클 스타트 패킷의 간격을 125μsec보다 길게 하거나 짧게 하거나 해서, 그 결과로서 IEEE1394의 전송 레이트를 동적(動的; dynamic)으 로 변화시키고, 그것에 의해, 1394OHCI 준거의 IEEE1394 인터페이스에서 출력되는 DV 포맷의 비디오 신호의 프레임 주파수의 평균을 외부 동기용 레퍼런스 신호의 주파수에 일치시키도록 하고 있다.

이하에, 구체적인 실시예에 의거해서 상세하게 설명한다.

<실시예 1>

본 발명의 제1 실시예에 대해서 도 1에 의거해서 설명한다.

도 1에서는, 1394OHCI 준거의 IEEE1394 하드웨어인 PC(10)와, DV 포맷의 비디오 신호를 아날로그 비디오 신호 또는 SDI 비디오 신호로 변환하는 DV 컨버터(20)가 IEEE1394 케이블(30)에 의해 접속되어 있다.

PC(10)에는, DV 포맷의 동화상 데이터를 격납(格納; store 또는 storage)하는 하드 디스크 등의 기록 매체를 포함하는 DV 데이터 처리부(11), IEEE1394로 정의되어 있는 패킷 형식으로 데이터를 입출력하는 IEEE1394 회로(12), 수정(水晶) 발진자(發振子) 등으로 구성되는 클럭 소스(13)를 구비하고 있다. 또한, PC(10) 내에는 CPU, ROM, RAM, 그 밖의 인터페이스류(類)가 내장(內藏)되어 있으며, 도면에서는 이들 기능부는 생략하고 있다. 또, PC(10)에서는, 적어도 DV 포맷의 데이터를 편집하기 위한 비디오 편집 소프트웨어가 실행 가능한 환경으로 되어 있고, DV 데이터 처리부(11) 및 IEEE1394 회로(12)를 거쳐서 출력하는 것이 가능하게 되어 있다.

DV 컨버터(20)에는, IEEE1394 케이블(30)을 거쳐서 전송되어 오는 DV 포맷의 비디오 신호를 수신하기 위한 IEEE1394 회로(21), 전송되어 오는 DV 포맷의 비디오 신호를 아날로그 비디오 신호 또는 SDI 비디오 신호로 변환하는 데이터 변환 회로(23), 변환된 비디오 신호를 일단(一旦) 버퍼링하는 프레임 버퍼(24), 외부로부터의 레퍼런스 신호를 수신하는 외부 동기 회로(25), 외부 동기 회로(25)에 의한 전압(電壓)의 피드백 제어를 받는 클럭 발진 회로 VCXO(Voltage Controlled Crystal Oscillator)(22)를 구비하고 있다. 이 DV 컨버터(20)에 대해서도 CPU, ROM, RAM, 각종 인터페이스 등을 내장하고 있으며, 도면에서는 이들 기능부를 생략하고 있다.

이와 같이 한 제1 실시예에서는, DV 컨버터(20) 측의 IEEE1394 노드가 사이클 마스터로 된다. 사이클 마스터로 된 DV 컨버터(20)의 IEEE1394 회로(21)는 125μsec마다 사이클 스타트 패킷을 IEEE1394 버스 상에 출력하지만, 이 사이클 스타트 패킷의 간격을 결정하는 클럭 발진 회로가 외부 동기 회로(25)에 의해서 제어되고 있다.

외부 동기 회로(25)는 입력되는 레퍼런스 신호와 출력되는 아날로그 비디오 신호 또는 SDI 비디오 신호의 타이밍 차(差)를 일정하게 유지(保; retain 또는 keep)하도록, VCXO(22)의 전압을 피드백 제어해서 VCXO(22)의 발진 주파수를 제어한다. 이것에 의해, VCXO(22)의 클럭을 일정비로 분주해서 생성되는 사이클 스타트 패킷의 출력 간격이 변화하고, 이 사이클 스타트 패킷의 간격에 의해 결정되는 PC(10)의 1394OHCI 준거의 IEEE1394 측으로부터의 전송 레이트도 레퍼런스 신호와 동기시킬 수가 있다.

이와 같이 해서, DV 컨버터(20)에서는, PC(10)의 1394OHCI 준거 IEEE1394 인터페이스로부터의 DV 비디오 신호의 전송을 받아서, 데이터 변환 후의 아날로그 비 디오 신호 또 SDI 비디오 신호를 프레임 누락이나 프레임의 되풀이 등의 결함이 없는 상태에서 레퍼런스 신호에 완전하게 동기해서 출력하는 것이 가능해진다.

이 제1 실시예의 경우, PC(10) 측의 IEEE1394 하드웨어는 표준품(標準品)인 채로 구성할 수가 있다.

<실시예 2>

IEEE1394 버스에 접속된 PC 및 DV 컨버터의 IEEE1394 회로중 어느쪽이 사이클 마스터로 되는지 특정할 수 없는 경우가 있다. DV 컨버터 측이 사이클 마스터로 될 수 없었던 경우에는, PC측의 IEEE1394 노드가 사이클 마스터로 되게 되며, PC측의 클럭 발진 주파수를 레퍼런스 신호에 동기하도록 제어할 필요가 있다. 이와 같은 경우를 본 발명의 제2 실시예로서 도 2에 의거해서 설명한다.

도 2에서는, 1394OHCI 준거의 IEEE1394 하드웨어인 PC(10)와 DV 포맷의 비디오 신호를 아날로그 비디오 신호 또는 SDI 비디오 신호로 변환하는 DV 컨버터(20)가 IEEE1394 케이블(30)에 의해 접속되어 있다.

PC(10)에는, DV 포맷의 동화상 데이터를 격납하는 하드디스크 등의 기록 매체를 포함하는 DV 데이터 처리부(11), IEEE1394로 정의되어 있는 패킷 형식으로 데이터를 입출력하는 IEEE1394 회로(12), 전압의 피드백에 의해 발진 주파수의 제어가 가능한 VCXO(14)를 구비하고 있다. 전술한 바와 같이, PC(10) 내에는 CPU, ROM, RAM, 그 밖의 인터페이스류가 내장되어 있고, 도면에서는 이들 기능부는 생략하고 있다. 또, PC(10)에서는, 적어도 DV 포맷의 데이터를 편집하기 위한 비디오 편집 소프트웨어가 실행 가능한 환경으로 되어 있으며, DV 데이터 처리부(11) 및 IEEE1394 회로(12)를 거쳐서 출력하는 것이 가능하게 되어 있다.

DV 컨버터(20)에는, IEEE1394 케이블(30)을 거쳐서 전송되어 오는 DV 포맷의 비디오 신호를 수신하기 위한 IEEE1394 회로(21), 전송되어 오는 DV 포맷의 비디오 신호를 아날로그 포맷의 비디오 신호 또는 SDI 포맷의 비디오 신호로 변환하는 데이터 변환 회로(23), 변환된 비디오 신호를 일단 버퍼링하는 프레임 버퍼(24), 외부로부터의 레퍼런스 신호를 수신하는 외부 동기 회로(25), 외부 동기 회로(25)에 의한 전압의 피드백 제어를 받는 클럭 발진 회로 VCXO(Voltage Controlled Crystal Oscillator)(22)를 구비하고 있다. 이 DV 컨버터(20)에 대해서도 CPU, ROM, RAM, 각종 인터페이스 등을 내장하고 있으며, 도면에서는 이들 기능부를 생략하고 있다.

이와 같이 한 제2 실시예에서는, DV 컨버터(20) 측의 IEEE1394 노드가 사이클 마스터로 된 경우에는, 제1 실시예와 마찬가지로 해서, 입력되는 레퍼런스 신호와 아날로그 비디오 신호 또는 SDI 비디오 신호의 타이밍 차를 일정하게 유지하도록, VCXO(22)의 전압을 피드백 제어해서 VCXO(22)의 발진 주파수를 제어한다. 이것에 의해, VCXO(22)의 클럭을 일정비로 분주해서 생성되는 사이클 스타트 패킷의 출력 간격이 변화하고, 이 사이클 스타트 패킷의 간격에 의해 결정되는 PC(10)의 1394OHCI 준거의 IEEE1394 측으로부터의 전송 레이트도 레퍼런스 신호와 동기시킬 수가 있다.

또, PC(10) 측의 IEEE1394 노드가 사이클 마스터로 된 경우에는, DV 컨버터(20)의 외부 동기 회로(25)에서 수신한 레퍼런스 신호를 IEEE1394 케이블(30)에 의해 PC(10) 측에 송신하고, 레퍼런스 신호와 사이클 스타트 패킷과의 타이밍 차를 일정하게 유지하도록, PC(10) 측의 VCXO(14)를 피드백 제어한다. 레퍼런스 신호를 DV 컨버터(20)에서 PC(10)로 송신하려면, 비동기(Asynchronous) 전송 모드로 전송할 수 있으며, 이 경우, PC(10) 측으로 AV/C 프로토콜에 의해 송신되어 오는 커맨드를 해석하기 위한 알고리즘 등을 구비할 필요가 있다. 이것에 의해, VCXO(14)의 클럭을 일정비로 분주해서 생성되는 사이클 스타트 패킷의 출력 간격이 변화하고, 이 사이클 스타트 패킷의 간격에 의해 결정되는 PC(10)의 1394OHCI 준거의 IEEE1394 측으로부터의 전송 레이트도 레퍼런스 신호와 동기시킬 수가 있다.

이와 같이 해서, 제2 실시예에서는, PC(10)와 DV 컨버터(20)중 어느것인가가 사이클 마스터로 된 경우에서도, 데이터 변환 후의 아날로그 비디오 신호 또 SDI 비디오 신호를 프레임 누락이나 프레임의 되풀이 등의 결함이 없는 상태에서 레퍼런스 신호에 완전하게 동기해서 출력하는 것이 가능하다.

<변형예>

DV 컨버터(20)의 외부 동기 회로(25)에 입력되는 레퍼런스 신호에 의거해서 생성되는 동기 조정용 신호를 PC(10) 측에 송신하기 위한 전용 제어 신호선(31)을 별도(別途) 설치하는 것이 가능하다. 이 경우, 레퍼런스 신호에 의거해서 생성되는 동기 조정용 신호를 전용 제어 신호선(31)에 의해 확실하게 송신하여, PC(10) 측의 VCXO(14)의 피드백 제어를 행하는 것이 가능해진다.

<실시예 3>

PC측에 외부 동기용의 레퍼런스 신호를 입력하고, 이 레퍼런스 신호에 동기하도록 PC측에서 DV 컨버터로의 전송 주파수를 제어하도록 구성하는 것이 가능하 다. 이와 같은 경우를 제3 실시예로서 도 3에 의거해서 설명한다.

도 3에서는, 1394OHCI 준거의 IEEE1394 하드웨어인 PC(10)와, DV 포맷의 비디오 신호를 아날로그 비디오 신호 또는 SDI 비디오 신호로 변환하는 DV 컨버터(20)가 IEEE1394 케이블(30)에 의해 접속되어 있다.

PC(10)에는, DV 포맷의 동화상 데이터를 격납하는 하드디스크 등의 기록 매체를 포함하는 DV 데이터 처리부(11), IEEE1394로 정의되어 있는 패킷 형식으로 데이터를 입출력하는 IEEE1394 회로(12), 전압의 피드백에 의해 발진 주파수의 제어가 가능한 VCXO(14) 및 외부로부터의 레퍼런스 신호를 수신하는 외부 동기 회로(15)를 구비하고 있다. 전술한 바와 같이, PC(10) 내에는 CPU, ROM, RAM, 그 밖의 인터페이스류가 내장되어 있고, 도면에서는 이들 기능부는 생략하고 있다. 또, PC(10)에서는, 적어도 DV 포맷의 데이터를 편집하기 위한 비디오 편집 소프트웨어가 실행 가능한 환경으로 되어 있으며, DV 데이터 처리부(11) 및 IEEE1394 회로(12)를 거쳐서 출력하는 것이 가능하게 되어 있다.

DV 컨버터(20)에는, IEEE1394 케이블(30)을 거쳐서 전송되어 오는 DV 포맷의 비디오 신호를 수신하기 위한 IEEE1394 회로(21), 전송되어 오는 DV 포맷의 비디오 신호를 아날로그 비디오 신호 또는 SDI 비디오 신호로 변환하는 데이터 변환 회로(23), 수정 발진자 등으로 구성되는 클럭 소스(26) 등을 구비하고 있다. 이 DV 컨버터(20)에 대해서도 CPU, ROM, RAM, 각종 인터페이스 등을 내장하고 있으며, 도면에서는 이들 기능부를 생략하고 있다.

이와 같이 한 제3 실시예에서는, PC(10)의 외부 동기 회로(15)에서 수신한 레퍼런스 신호에 의거해서, 레퍼런스 신호와 사이클 스타트 패킷과의 타이밍 차를 일정하게 유지하도록, PC(10)측의 VCXO(14)를 피드백 제어한다. 이것에 의해, VCXO(14)의 클럭을 일정비로 분주해서 생성되는 사이클 스타트 패킷의 출력 간격이 변화하고, 이 사이클 스타트 패킷의 간격에 의해 결정되는 PC(10)의 1394OHCI 준거의 IEEE1394 측으로부터의 전송 레이트도 레퍼런스 신호와 동기시킬 수가 있다. 또한, 이 경우, PC(10)의 IEEE1394 노드가 사이클 마스터로 될 필요가 있다.

이와 같이 해서, 제3 실시예에서는, 데이터 변환 후의 아날로그 비디오 신호 또 SDI 비디오 신호를 프레임 누락이나 프레임의 되풀이 등의 결함이 없는 상태에서 레퍼런스 신호에 완전하게 동기해서 출력하는 것이 가능하다.

이 제3 실시예의 경우, DV 컨버터(20) 측의 하드웨어는 범용품(汎用品)을 그대로 이용해서 구성하는 것이 가능해진다.

이와 같이 해서 본 발명에 의하면, 외부 동기용의 레퍼런스 신호에 동기해서 출력되는 데이터와, 1394OHCI 준거의 IEEE1394 인터페이스를 거쳐서 출력되는 데이터의 프레임 주파수를 동기시킬 수 있어, 프레임 주파수의 어긋남에 의거하는 프레임 누락이나 프레임의 되풀이 등의 데이터의 결함을 방지하는 것이 가능해진다.

본 발명에서는, DV 포맷으로의 비디오 신호를 PC에서 출력하고, 이것을 아날로그 비디오 신호나 SDI 비디오 신호로 변환할 때에, IEEE1394에 의한 전송 레이트와 출력 프레임 레이트를 동기시켜서, 프레임 누락이나 프레임의 되풀이 등의 화상 결함의 발생을 방지할 수가 있다. 변환을 행하는 데이터 포맷은 실시예에서 설명한 것에 한정되는 것은 아니며, 아날로그 비디오 신호, SDI 비디오 신호, DV 비디오 신호, MPEG1, MPEG2, MPEG4, 그 밖의 포맷의 비디오 신호 사이의 상호 변환 등에 적용하는 것이 가능하다. 또, 동화상 데이터에 한정되는 것은 아니며, 음성 데이터에 적용하는 것도 가능하다.

Claims

IEEE1394 버스 상(上)의 제 1 노드와 제 2 노드를 포함하는 데이터 변환 시스템에 있어서,

상기 IEEE1394 버스 상(上)의 제 1 노드와 제 2 노드 중 어느 한쪽이 사이클 마스터로 되고,

상기 제 1 노드는, 소정 포맷의 데이터를 제 2 노드에 전송하는 전송 회로를 구비하고,

상기 제 2 노드는, 상기 제 1 노드에서 전송되어온 소정 포맷의 데이터를 수신하는 수신 회로와, 수신한 소정 포맷의 데이터를 다른 포맷의 데이터로 리얼타임으로 변환하는 데이터 변환 회로를 구비하며,

상기 데이터 변환 시스템은,

상기 제 1 노드 및 제 2 노드의 적어도 한쪽에 설치되고, 외부에서 입력되는 레퍼런스 신호를 수신하는 외부 동기(同期) 신호 수신부와,

상기 사이클 마스터로 되는 노드의 전송 회로 또는 수신 회로가 출력하는 사이클 스타트 패킷의 주파수를, 상기 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 동기시키는 동기 조정부

를 구비하는,

데이터 변환 시스템.
제 1 항에 있어서,

상기 제1 노드는 제1 데이터로서 DV 포맷의 비디오 신호를 출력하는 1394OHCI 준거의 IEEE1394 인터페이스를 구비하는 하드웨어이며, 상기 제2 노드는 제2 데이터로서 아날로그 비디오 신호 또는 SDI 비디오 신호를 출력하는 데이터 변환 하드웨어인 데이터 변환 시스템.
제 1 항 또는 제 2 항에 있어서,

상기 제2 노드는 상기 외부 동기 신호 수신부 및 동기 조정부를 구비하고, 데이터 전송시에서의 사이클 마스터로 되는 데이터 변환 시스템.
제 1 항 또는 제 2 항에 있어서,

상기 제1 노드는 상기 동기 조정부를 구비하고, 상기 제2 노드는 상기 외부 동기 신호 수신부 및 동기 조정부를 구비하고, 사이클 마스터로 된 노드의 동기 조정부가 사이클 스타트 패킷의 주파수를 상기 외부 동기 신호 수신부에서 수신한 레퍼런스 신호에 동기시켜 출력하는 데이터 변환 시스템.
제 4 항에 있어서,

상기 제1 노드가 사이클 마스터로 된 경우에, 제2 노드의 외부 동기 신호 수신부에서 수신한 레퍼런스 신호를 IEEE1394 인터페이스의 애싱크로너스(Asynchronous; 非同期) 전송에 의해 제2 노드에서 제1 노드로 송신(送信)하는 데이터 변환 시스템.
제 4 항에 있어서,

상기 제1 노드가 사이클 마스터로 된 경우에, 제2 노드의 외부 동기 신호 수신부에서 수신한 레퍼런스 신호를 제2 노드에서 제1 노드로 송신하기 위한 전용(專用) 동기 신호선을 구비하는 데이터 변환 시스템.
제 1 항 또는 제 2 항에 있어서,

상기 제1 노드는 상기 외부 동기 신호 수신부 및 동기 조정부를 구비하고, 데이터 전송시에서의 사이클 마스터로 되는 데이터 변환 시스템.