JPH06326435A - 半導体装置搭載基板 - Google Patents
半導体装置搭載基板Info
- Publication number
- JPH06326435A JPH06326435A JP10963293A JP10963293A JPH06326435A JP H06326435 A JPH06326435 A JP H06326435A JP 10963293 A JP10963293 A JP 10963293A JP 10963293 A JP10963293 A JP 10963293A JP H06326435 A JPH06326435 A JP H06326435A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- semiconductor device
- ribs
- substrate body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板のコンパクト化の要請の満たし、かつ導
体の形成が容易な半導体装置の搭載基板を得る。 【構成】 一端が基板本体１に搭載される半導体装置と
接続され他端が基板本体１の側面側に延びる表面導体２
と、基板本体１裏面に形成され基板本体１の側面側に延
びる裏面端子３とを備え、更に基板本体１の側面に複数
のリブ５を突設して、複数のリブ５の間に表面導体２と
裏面端子３とを接続する導体６を形成する。
体の形成が容易な半導体装置の搭載基板を得る。 【構成】 一端が基板本体１に搭載される半導体装置と
接続され他端が基板本体１の側面側に延びる表面導体２
と、基板本体１裏面に形成され基板本体１の側面側に延
びる裏面端子３とを備え、更に基板本体１の側面に複数
のリブ５を突設して、複数のリブ５の間に表面導体２と
裏面端子３とを接続する導体６を形成する。
Description
【０００１】
【産業上の利用分野】本発明はＩＣやＬＳＩ等の半導体
装置を搭載するための基板構造に関する。
装置を搭載するための基板構造に関する。
【０００２】
【従来の技術】かかる基板構造には、例えば特開昭５３
−４６６６７号公報、特開昭５５−９４１０号公報、特
開昭５７−８７１９６号公報などがあり、いわゆるスル
ーホールを有する基板構造が開示されている。
−４６６６７号公報、特開昭５５−９４１０号公報、特
開昭５７−８７１９６号公報などがあり、いわゆるスル
ーホールを有する基板構造が開示されている。
【０００３】セラミックス製のかかる基板は、基板の表
面と裏面とにまずそれぞれ配線及び端子を例えばスクリ
ーン印刷法で形成した後、裏面からバキュームで吸引し
ながらスルーホール部に厚膜ペーストを充填印刷する。
これにより、スルーホール内面の周壁に基板の表面配線
と裏面端子とを接続する導体が形成される。このような
構造を持つことにより、絶縁基板のコンパクト化を達成
することができる。
面と裏面とにまずそれぞれ配線及び端子を例えばスクリ
ーン印刷法で形成した後、裏面からバキュームで吸引し
ながらスルーホール部に厚膜ペーストを充填印刷する。
これにより、スルーホール内面の周壁に基板の表面配線
と裏面端子とを接続する導体が形成される。このような
構造を持つことにより、絶縁基板のコンパクト化を達成
することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記ス
ルーホールを有するセラミック基板の製造において、ス
ルーホールの形成は、グリーンシートの金型打抜き成形
によるため、形成すべきスルーホールの直径及びスルー
ホール間の間隔には製造上の制約がある。例えば、スル
ーホールの直径としては最小限約０．３ｍｍ、また、ス
ルーホール間の距離は最低限基板の厚み分程度が要求さ
れる。
ルーホールを有するセラミック基板の製造において、ス
ルーホールの形成は、グリーンシートの金型打抜き成形
によるため、形成すべきスルーホールの直径及びスルー
ホール間の間隔には製造上の制約がある。例えば、スル
ーホールの直径としては最小限約０．３ｍｍ、また、ス
ルーホール間の距離は最低限基板の厚み分程度が要求さ
れる。
【０００５】このため、基板の表面と裏面の間を多数導
通をとるため多くのスルーホールが要求される場合で
は、スルーホールの数が多いと叉は同直径が大きいと、
基板表面に配線を行うスペースが無くなってしまう。ま
た、スルーホールを避けて配線する必要があり、このた
め、冗長な配線パターン構造となり基板面積が必然的に
大きくなる。通常、このような基板を１枚のシートから
多数個取りで製造する場合、グリーンシートの焼成収縮
によりスルーホールのピッチ間隔が安定せず、スルーホ
ールを厚膜ペーストで充填印刷を行う際には、シートの
焼成収縮等を予め予測し、ピッチ間隔の変動を考慮した
印刷版を複数用意することが必要となる等の不具合が生
じる。また多数あるスルーホールに導体ペーストが充分
に充填できず、導通不良を生じる恐れもある。
通をとるため多くのスルーホールが要求される場合で
は、スルーホールの数が多いと叉は同直径が大きいと、
基板表面に配線を行うスペースが無くなってしまう。ま
た、スルーホールを避けて配線する必要があり、このた
め、冗長な配線パターン構造となり基板面積が必然的に
大きくなる。通常、このような基板を１枚のシートから
多数個取りで製造する場合、グリーンシートの焼成収縮
によりスルーホールのピッチ間隔が安定せず、スルーホ
ールを厚膜ペーストで充填印刷を行う際には、シートの
焼成収縮等を予め予測し、ピッチ間隔の変動を考慮した
印刷版を複数用意することが必要となる等の不具合が生
じる。また多数あるスルーホールに導体ペーストが充分
に充填できず、導通不良を生じる恐れもある。
【０００６】そこで、本発明が解決すべき課題は、基板
のコンパクト化の要請の満たし、かつ導体の形成が容易
な半導体装置の搭載基板を得ることにある。
のコンパクト化の要請の満たし、かつ導体の形成が容易
な半導体装置の搭載基板を得ることにある。
【０００７】
【課題を解決するための手段】本発明の半導体搭載基板
は、一端が基板本体に搭載される半導体装置と接続され
他端が同基板本体の側面側に延びる表面導体と、前記基
板本体裏面に形成され同基板本体の側面に延びる裏面端
子とを備え、更に前記基板本体の側面に複数のリブを突
設して、該複数のリブの間に前記表面導体と裏面端子と
を接続する導体を形成したことを特徴とする。
は、一端が基板本体に搭載される半導体装置と接続され
他端が同基板本体の側面側に延びる表面導体と、前記基
板本体裏面に形成され同基板本体の側面に延びる裏面端
子とを備え、更に前記基板本体の側面に複数のリブを突
設して、該複数のリブの間に前記表面導体と裏面端子と
を接続する導体を形成したことを特徴とする。
【０００８】この導体形成用のリブは、基板表面の導体
と基板裏面の裏面端子とを接続する導体を形成できるも
のであれば良く、幅３０〜１０００μｍ、リブ高さ１０
〜５００μｍ、特に安定接続のためには、幅１００μ
ｍ、高さ１００μｍ程度が望ましい。またリブとリブの
間隔はスクリーン印刷法の場合、４０〜１００μｍ程度
が望ましい。フォトリソグラフィー法を採用する場合
は、さらにファインピッチが可能となり間隔３０μｍも
形成できる。
と基板裏面の裏面端子とを接続する導体を形成できるも
のであれば良く、幅３０〜１０００μｍ、リブ高さ１０
〜５００μｍ、特に安定接続のためには、幅１００μ
ｍ、高さ１００μｍ程度が望ましい。またリブとリブの
間隔はスクリーン印刷法の場合、４０〜１００μｍ程度
が望ましい。フォトリソグラフィー法を採用する場合
は、さらにファインピッチが可能となり間隔３０μｍも
形成できる。
【０００９】
【作用】本発明によれば、基板本体の側面に表面の導体
と裏面端子とを接続する導体が形成できるので、スルー
ホールを形成することなくコンパクトな半導体装置の搭
載を可能とする基板を供給することが可能となった。
と裏面端子とを接続する導体が形成できるので、スルー
ホールを形成することなくコンパクトな半導体装置の搭
載を可能とする基板を供給することが可能となった。
【００１０】
【実施例】図１は本発明の一実施例である半導体装置用
搭載基板の表面側の斜視図、図２は同裏面側の斜視図で
ある。
搭載基板の表面側の斜視図、図２は同裏面側の斜視図で
ある。
【００１１】同図において、１は厚み０．５ｍｍ、幅４
ｍｍ、長さ２３ｍｍのアルミナ製基板本体、２は基板本
体１の表面に形成された表面導体、３は基板本体１の裏
面に形成された裏面端子をそれぞれ示し、これら表面導
体２と裏面端子３は、基板本体１の両側面に突設した複
数のリブ５間の導体６によって接続されている。
ｍｍ、長さ２３ｍｍのアルミナ製基板本体、２は基板本
体１の表面に形成された表面導体、３は基板本体１の裏
面に形成された裏面端子をそれぞれ示し、これら表面導
体２と裏面端子３は、基板本体１の両側面に突設した複
数のリブ５間の導体６によって接続されている。
【００１２】図３は基板本体１側面部の詳細図で、同図
に示すようにリブ５は、基板本体１側面にガラスからな
る絶縁ペーストを印刷法により等間隔に形成したもの
で、幅６０μｍ、高さ８０μｍとし、各リブ５の間は４
０μｍの隙間を設けている。そしてこの各リブ５の間の
溝内に印刷によって導体６が形成されている。
に示すようにリブ５は、基板本体１側面にガラスからな
る絶縁ペーストを印刷法により等間隔に形成したもの
で、幅６０μｍ、高さ８０μｍとし、各リブ５の間は４
０μｍの隙間を設けている。そしてこの各リブ５の間の
溝内に印刷によって導体６が形成されている。
【００１３】表面導体２、裏面端子３及び導体６の材料
としては、Ａｕの他、Ａｇ、Ａｇ−Ｐｔ、Ａｕ−Ｐｔ、
Ｃｕ等が使用でき、その厚みも所望により０．１〜１０
μｍとすることができる。このように、厚み０．１〜１
０μｍの導体を形成することによって、表面導体２及び
裏面端子３と側面の導体６との充分な導通が得られる。
としては、Ａｕの他、Ａｇ、Ａｇ−Ｐｔ、Ａｕ−Ｐｔ、
Ｃｕ等が使用でき、その厚みも所望により０．１〜１０
μｍとすることができる。このように、厚み０．１〜１
０μｍの導体を形成することによって、表面導体２及び
裏面端子３と側面の導体６との充分な導通が得られる。
【００１４】なお、本実施例では基板本体１の両側にリ
ブを形成しているが、これに限定されず、基板本体１の
片側にのみ或いは３方向、４方向（周囲）に設けること
も勿論可能である。
ブを形成しているが、これに限定されず、基板本体１の
片側にのみ或いは３方向、４方向（周囲）に設けること
も勿論可能である。
【００１５】次いで図４及び図５を参照して、上記実施
例の半導体装置搭載基板の製造方法について説明する。
例の半導体装置搭載基板の製造方法について説明する。
【００１６】まず、図４（ａ）に示す基板本体形成用の
大型セラミック基板１０の表面及び裏面に、図１〜図３
に示す表面導体２、裏面端子３を形成する。図４（ｂ）
〜図４（ｅ）はこの手順を示す断面図で、まず図４
（ｂ）に示すように大型セラミック基板１０の表面及び
裏面に、スクリーン印刷により厚膜導体２０を全面印刷
する。さらにこの上から感光性樹脂、いわゆるフォトレ
ジスト２１を塗布する（図４（ｃ））。次いで、図４
（ｄ）に示すように、所望のパターンを形成したフォト
マスク２２をかけて露光した後これを現像すると、厚膜
導体２０の上に所望のパターンが形成される。これをエ
ッチングしフォトレジスト膜を剥離することにより、表
面導体２と裏面端子３を有する図４（ｅ）に示すものが
得られる。
大型セラミック基板１０の表面及び裏面に、図１〜図３
に示す表面導体２、裏面端子３を形成する。図４（ｂ）
〜図４（ｅ）はこの手順を示す断面図で、まず図４
（ｂ）に示すように大型セラミック基板１０の表面及び
裏面に、スクリーン印刷により厚膜導体２０を全面印刷
する。さらにこの上から感光性樹脂、いわゆるフォトレ
ジスト２１を塗布する（図４（ｃ））。次いで、図４
（ｄ）に示すように、所望のパターンを形成したフォト
マスク２２をかけて露光した後これを現像すると、厚膜
導体２０の上に所望のパターンが形成される。これをエ
ッチングしフォトレジスト膜を剥離することにより、表
面導体２と裏面端子３を有する図４（ｅ）に示すものが
得られる。
【００１７】図５（ａ）はこの方法によって、大型セラ
ミック基板１０に３列１０行、計３０個の基板が形成さ
れた状態を示す。この所望のパターンが形成された大型
セラミック基板１０を切断機によって切断分離した後、
図５（ｂ）に示すように長手方向の側面が上面となるよ
うに縦に並べて固定する。この側面部（他の側面部も同
様）に図５（ｃ）に示すように、連続したガラス製のリ
ブ１１を印刷法によって形成し、約５５０℃で焼成固着
する。次いで、図６に示す、リブ１１の間の溝と同じピ
ッチでスリット３１を形成したメタルスクリーン３０を
用い、リブ１１の間の溝に印刷法によって導体ペースト
を落とし込み、これを約５３０℃で焼成する。その際、
導体ペーストとしては、粘度１０，０００ｃｐｓのＡｕ
厚膜ペーストを使用することができる。これによって、
図５（ｄ）に示すようにリブ１１の間の溝に導体２を形
成する。最後に、図５（ｅ）に示すように、各基板本体
１の間を、リブ１１の形成方向と直角方向に幅１５０μ
ｍのダイシングブレードＤでスライスすることによっ
て、図１〜図３に示す半導体装置搭載基板が完成する。
ミック基板１０に３列１０行、計３０個の基板が形成さ
れた状態を示す。この所望のパターンが形成された大型
セラミック基板１０を切断機によって切断分離した後、
図５（ｂ）に示すように長手方向の側面が上面となるよ
うに縦に並べて固定する。この側面部（他の側面部も同
様）に図５（ｃ）に示すように、連続したガラス製のリ
ブ１１を印刷法によって形成し、約５５０℃で焼成固着
する。次いで、図６に示す、リブ１１の間の溝と同じピ
ッチでスリット３１を形成したメタルスクリーン３０を
用い、リブ１１の間の溝に印刷法によって導体ペースト
を落とし込み、これを約５３０℃で焼成する。その際、
導体ペーストとしては、粘度１０，０００ｃｐｓのＡｕ
厚膜ペーストを使用することができる。これによって、
図５（ｄ）に示すようにリブ１１の間の溝に導体２を形
成する。最後に、図５（ｅ）に示すように、各基板本体
１の間を、リブ１１の形成方向と直角方向に幅１５０μ
ｍのダイシングブレードＤでスライスすることによっ
て、図１〜図３に示す半導体装置搭載基板が完成する。
【００１８】なお、縦に並べて固定された各基板本体１
の間には、図７（ａ）に示すように表面導体２及び裏面
端子３の厚みの分だけ隙間Ｓが生じており、印刷法によ
り形成したリブ１１は、図７（ｂ）で示したようにこの
隙間Ｓの部分が薄くなる。このため上記図５（ｆ）で説
明したように、切断機でスライスすることなくブレーク
するだけで分離することも可能である。
の間には、図７（ａ）に示すように表面導体２及び裏面
端子３の厚みの分だけ隙間Ｓが生じており、印刷法によ
り形成したリブ１１は、図７（ｂ）で示したようにこの
隙間Ｓの部分が薄くなる。このため上記図５（ｆ）で説
明したように、切断機でスライスすることなくブレーク
するだけで分離することも可能である。
【００１９】また、各リブ１１間の溝に導体２を形成す
る方法として、図８（ａ）に示す下方に突出した突起３
５を設けた例えばシリコンゴム製のハンコ状スタンプ３
６を用いることができる。図８（ｂ）の断面図に示すよ
うに、突起３５の先端に導体ペースト３７を付着させた
状態で転写印刷することにより、各リブ１１間の溝に導
体２を形成する。その際、スタンプ３６を室温とし、基
板本体１側を約７０℃に保持してスタンプすることによ
り、転写性が向上する。
る方法として、図８（ａ）に示す下方に突出した突起３
５を設けた例えばシリコンゴム製のハンコ状スタンプ３
６を用いることができる。図８（ｂ）の断面図に示すよ
うに、突起３５の先端に導体ペースト３７を付着させた
状態で転写印刷することにより、各リブ１１間の溝に導
体２を形成する。その際、スタンプ３６を室温とし、基
板本体１側を約７０℃に保持してスタンプすることによ
り、転写性が向上する。
【００２０】図９は他の製造プロセスを示す説明図で、
上記図５（ｅ）での印刷工程に代え、図９（ａ）に示す
ようにリブ１１を形成した後、頂部を含む側面部全面に
導体ペースト１５を印刷し、その後、図９（ｂ）に示す
ようにリブ１１の頂部をラッピング１６して、この部分
の導体を除去してリブ１１間の絶縁を確保し、各リブ１
１の間に導体を形成する。なお、他の工程は図４に示す
ものと同じである。
上記図５（ｅ）での印刷工程に代え、図９（ａ）に示す
ようにリブ１１を形成した後、頂部を含む側面部全面に
導体ペースト１５を印刷し、その後、図９（ｂ）に示す
ようにリブ１１の頂部をラッピング１６して、この部分
の導体を除去してリブ１１間の絶縁を確保し、各リブ１
１の間に導体を形成する。なお、他の工程は図４に示す
ものと同じである。
【００２１】このように一旦側面全面に導体を印刷する
ことにより、ペーストが側面溝部に充分にだれて落ち込
むため、基板表裏面の導体と端子間に充分な導通が可能
となる。
ことにより、ペーストが側面溝部に充分にだれて落ち込
むため、基板表裏面の導体と端子間に充分な導通が可能
となる。
【００２２】本実施例の搭載基板は、接続用の導体がリ
ブによって保護されるため、使用時の振動等による磨耗
・損傷と、それによる断線が防止でき、表面導体と裏面
端子との接続が長期間より一層確実なものとなり信頼性
の高い製品となった。さらに、基板本体の側面に溝を形
成するものにくらべ、溝形成時に基板本体を傷つけると
ころが全く無く、製造の確実さ及び容易さに優れたもの
である。
ブによって保護されるため、使用時の振動等による磨耗
・損傷と、それによる断線が防止でき、表面導体と裏面
端子との接続が長期間より一層確実なものとなり信頼性
の高い製品となった。さらに、基板本体の側面に溝を形
成するものにくらべ、溝形成時に基板本体を傷つけると
ころが全く無く、製造の確実さ及び容易さに優れたもの
である。
【００２３】
【発明の効果】以上に述べたように、本発明は、搭載基
板本体側面に、裏面端子と基板本体表面に形成した導体
とを接続する導体を形成することによって、基板を大き
くすることなく、搭載された半導体装置と裏面端子との
導通が可能となる。
板本体側面に、裏面端子と基板本体表面に形成した導体
とを接続する導体を形成することによって、基板を大き
くすることなく、搭載された半導体装置と裏面端子との
導通が可能となる。
【図１】本発明の一実施例である半導体装置用搭載基板
の表面側の斜視図である。
の表面側の斜視図である。
【図２】図１に示す半導体装置用搭載基板の裏面側の斜
視図である。
視図である。
【図３】図１に示す半導体装置用搭載基板の側面部の詳
細図である。
細図である。
【図４】図１に示す半導体装置用搭載基板の製造工程の
一部を示す説明図である。
一部を示す説明図である。
【図５】図１に示す半導体装置用搭載基板の製造工程の
一部を示す説明図である。
一部を示す説明図である。
【図６】リブの間の印刷に用いるメタルスクリーンの斜
視図である。
視図である。
【図７】リブの形成状態を示す説明図である。
【図８】リブ間の溝への印刷方法の説明図である。
【図９】製造工程の他の実施例を示す説明図である。
１ 基板本体、２ 表面導体、３ 裏面端子、５ リ
ブ、６ 導体、１０ 大型セラミック基板、１１ リ
ブ、１５ 導体ペースト、２０ 厚膜導体、２１フォト
レジスト、３１ スリット、３５ 突起、３６ ハンコ
状スタンブ、３７導体ペースト、Ｓ 隙間、Ｄ ダイシ
ングブレード
ブ、６ 導体、１０ 大型セラミック基板、１１ リ
ブ、１５ 導体ペースト、２０ 厚膜導体、２１フォト
レジスト、３１ スリット、３５ 突起、３６ ハンコ
状スタンブ、３７導体ペースト、Ｓ 隙間、Ｄ ダイシ
ングブレード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 倫明 福岡県朝倉郡夜須町大字三並字八ツ並2160 番地九州ノリタケ株式会社内 (72)発明者 池末 和利 福岡県朝倉郡夜須町大字三並字八ツ並2160 番地九州ノリタケ株式会社内
Claims (1)
- 【請求項１】 一端が基板本体に搭載される半導体装置
と接続され他端が同基板本体の側面側に延びる表面導体
と、前記基板本体裏面に形成され同基板本体の側面側に
延びる裏面端子とを備え、更に前記基板本体の側面に複
数のリブを突設して、該複数のリブの間に前記表面導体
と裏面端子とを接続する導体を形成した半導体装置搭載
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10963293A JPH06326435A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置搭載基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10963293A JPH06326435A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置搭載基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326435A true JPH06326435A (ja) | 1994-11-25 |
Family
ID=14515206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10963293A Pending JPH06326435A (ja) | 1993-05-11 | 1993-05-11 | 半導体装置搭載基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326435A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612900A (en) * | 1995-05-08 | 1997-03-18 | Kabushiki Kaisha Toshiba | Video encoding method and system which encodes using a rate-quantizer model |
| US5623424A (en) * | 1995-05-08 | 1997-04-22 | Kabushiki Kaisha Toshiba | Rate-controlled digital video editing method and system which controls bit allocation of a video encoder by varying quantization levels |
| US5684714A (en) * | 1995-05-08 | 1997-11-04 | Kabushiki Kaisha Toshiba | Method and system for a user to manually alter the quality of a previously encoded video sequence |
| US5819004A (en) * | 1995-05-08 | 1998-10-06 | Kabushiki Kaisha Toshiba | Method and system for a user to manually alter the quality of previously encoded video frames |
| US5838874A (en) * | 1995-05-08 | 1998-11-17 | Kabushiki Kaisha Toshiba | Audiovisual encoding system with a reduced number of audio encoders |
| US6026232A (en) * | 1995-07-13 | 2000-02-15 | Kabushiki Kaisha Toshiba | Method and system to replace sections of an encoded video bitstream |
| JP2014072240A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
| WO2022215597A1 (ja) * | 2021-04-06 | 2022-10-13 | キヤノン株式会社 | ベース部材 |
-
1993
- 1993-05-11 JP JP10963293A patent/JPH06326435A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612900A (en) * | 1995-05-08 | 1997-03-18 | Kabushiki Kaisha Toshiba | Video encoding method and system which encodes using a rate-quantizer model |
| US5623424A (en) * | 1995-05-08 | 1997-04-22 | Kabushiki Kaisha Toshiba | Rate-controlled digital video editing method and system which controls bit allocation of a video encoder by varying quantization levels |
| US5684714A (en) * | 1995-05-08 | 1997-11-04 | Kabushiki Kaisha Toshiba | Method and system for a user to manually alter the quality of a previously encoded video sequence |
| US5819004A (en) * | 1995-05-08 | 1998-10-06 | Kabushiki Kaisha Toshiba | Method and system for a user to manually alter the quality of previously encoded video frames |
| US5838874A (en) * | 1995-05-08 | 1998-11-17 | Kabushiki Kaisha Toshiba | Audiovisual encoding system with a reduced number of audio encoders |
| US6026232A (en) * | 1995-07-13 | 2000-02-15 | Kabushiki Kaisha Toshiba | Method and system to replace sections of an encoded video bitstream |
| JP2014072240A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
| WO2022215597A1 (ja) * | 2021-04-06 | 2022-10-13 | キヤノン株式会社 | ベース部材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242932B1 (en) | Interposer for semiconductor components having contact balls | |
| EP0013562B1 (en) | Method of making electronic packages | |
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| US4672418A (en) | Integrated circuit packages | |
| JPH06326435A (ja) | 半導体装置搭載基板 | |
| JP2001305570A (ja) | 表示パネルモジュール及びその製造方法 | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| US6819127B1 (en) | Method for testing semiconductor components using interposer | |
| GB2151853A (en) | Method of fabricating a circuit substrate which includes one or more apertures therethrough | |
| JP2003043064A (ja) | 接触子製造用金型及びその製造方法並びに接触子の製造方法 | |
| JP2002075567A (ja) | 電気コネクタ及びその製造方法 | |
| JP2003124387A (ja) | 半導体装置及び該半導体装置に使用されるプリント基板 | |
| JP2002299520A (ja) | 配線基板および多数個取り配線基板 | |
| JPS5931091A (ja) | 混成集積回路装置 | |
| WO1997002579A1 (fr) | Dispositif de puce a plusieurs elements et son procede de fabrication | |
| JP3048069B2 (ja) | 支持体に集積回路チップを実装する方法及びその支持体 | |
| JP2669072B2 (ja) | 集積回路パッケージ | |
| JPH09213881A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2812806B2 (ja) | テストパット付集積回路用パッケージ | |
| JPS609273B2 (ja) | 表示装置 | |
| JP2004111833A (ja) | チップ抵抗器の製造方法 | |
| JP2503311B2 (ja) | 熱圧着型フィルムコネクタの接続方法 | |
| JPH1164369A (ja) | 半導体センサ | |
| JP2003045517A (ja) | 電気接続部材 | |
| JPH06334061A (ja) | 半導体搭載用基板 |