JPH06318966A - 高速ディジタル専用回線のインタフェース方式 - Google Patents
高速ディジタル専用回線のインタフェース方式Info
- Publication number
- JPH06318966A JPH06318966A JP5131024A JP13102493A JPH06318966A JP H06318966 A JPH06318966 A JP H06318966A JP 5131024 A JP5131024 A JP 5131024A JP 13102493 A JP13102493 A JP 13102493A JP H06318966 A JPH06318966 A JP H06318966A
- Authority
- JP
- Japan
- Prior art keywords
- line
- speed digital
- host processor
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 収容した高速ディジタル専用回線の通信制御
を行う場合に、回線の種類毎のインタフェース回路及び
ソフトウェアを省略し装置を経済的に構成する。 【構成】 ホストプロセッサ１０にＶ．２４相互接続回
路１１を接続し、相互接続回路と回線２間に、制御部１
８及び擬似応答部２０を設ける。データ通信の開始に先
立ち、プロセッサから回線側へ制御情報が出力される
と、擬似応答部は回線からの状態信号を監視する。そし
て監視結果に基づきデータの通信が開始されると、通信
データは、制御部により予め定めたチャネルに対し挿入
及び抽出が行われる。この結果、収容される回線種類が
異なっても同一の構成で対処できる。
を行う場合に、回線の種類毎のインタフェース回路及び
ソフトウェアを省略し装置を経済的に構成する。 【構成】 ホストプロセッサ１０にＶ．２４相互接続回
路１１を接続し、相互接続回路と回線２間に、制御部１
８及び擬似応答部２０を設ける。データ通信の開始に先
立ち、プロセッサから回線側へ制御情報が出力される
と、擬似応答部は回線からの状態信号を監視する。そし
て監視結果に基づきデータの通信が開始されると、通信
データは、制御部により予め定めたチャネルに対し挿入
及び抽出が行われる。この結果、収容される回線種類が
異なっても同一の構成で対処できる。
Description
【０００１】
【産業上の利用分野】本発明は、収容した高速ディジタ
ル専用回線に対するデータ通信制御を行う高速ディジタ
ル専用回線のインタフェース方式に関する。
ル専用回線に対するデータ通信制御を行う高速ディジタ
ル専用回線のインタフェース方式に関する。
【０００２】
【従来の技術】データ通信制御装置に高速ディジタル専
用回線を収容した場合、従来は、このデータ通信制御装
置内のホストプロセッサが直接、収容した高速ディジタ
ル専用回線に対する通信制御を行うようにしている。
用回線を収容した場合、従来は、このデータ通信制御装
置内のホストプロセッサが直接、収容した高速ディジタ
ル専用回線に対する通信制御を行うようにしている。
【０００３】
【発明が解決しようとする課題】しかし、従来のよう
に、データ通信制御装置内のホストプロセッサが直接高
速ディジタル専用回線の通信制御を行うように構成する
と、専用回線の種類に応じて各々回線インタフェース回
路及びホストプロセッサのソフトウェアが必要になり、
装置を構成するうえで不経済になるという問題を生じて
いる。
に、データ通信制御装置内のホストプロセッサが直接高
速ディジタル専用回線の通信制御を行うように構成する
と、専用回線の種類に応じて各々回線インタフェース回
路及びホストプロセッサのソフトウェアが必要になり、
装置を構成するうえで不経済になるという問題を生じて
いる。
【０００４】したがって本発明は、収容した高速ディジ
タル専用回線の通信制御を行う場合に、専用回線の種類
毎の回線インタフェース回路及びソフトウェアを省略し
て、装置を経済的に構成することを目的とする。
タル専用回線の通信制御を行う場合に、専用回線の種類
毎の回線インタフェース回路及びソフトウェアを省略し
て、装置を経済的に構成することを目的とする。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、ＣＣＩＴＴＶ．２４勧告で定義され
るＶ．２４相互接続回路をホストプロセッサに接続する
と共に、Ｖ．２４相互接続回路と高速ディジタル専用回
線との間に、高速ディジタル専用回線への送信データを
予め定めたチャネルに挿入しかつこの高速ディジタル専
用回線からの受信データを予め定めたチャネルから抽出
する制御を行う制御部と、高速ディジタル専用回線への
制御情報及び高速ディジタル専用回線からの状態信号を
監視するとともに監視結果をホストプロセッサに通知す
る擬似応答部とを設けたものである。
るために本発明は、ＣＣＩＴＴＶ．２４勧告で定義され
るＶ．２４相互接続回路をホストプロセッサに接続する
と共に、Ｖ．２４相互接続回路と高速ディジタル専用回
線との間に、高速ディジタル専用回線への送信データを
予め定めたチャネルに挿入しかつこの高速ディジタル専
用回線からの受信データを予め定めたチャネルから抽出
する制御を行う制御部と、高速ディジタル専用回線への
制御情報及び高速ディジタル専用回線からの状態信号を
監視するとともに監視結果をホストプロセッサに通知す
る擬似応答部とを設けたものである。
【０００６】
【作用】データ通信の開始に先立ち、ホストプロセッサ
からＶ．２４相互接続回路を介して高速ディジタル専用
回線側へ制御情報が出力されると、擬似応答部では、高
速ディジタル専用回線からの状態信号を監視する。そし
てこの監視結果に基づきホストプロセッサによりデータ
通信が開始され、この通信データは、制御部により予め
定めたチャネルに対し挿入及び抽出が行われる。
からＶ．２４相互接続回路を介して高速ディジタル専用
回線側へ制御情報が出力されると、擬似応答部では、高
速ディジタル専用回線からの状態信号を監視する。そし
てこの監視結果に基づきホストプロセッサによりデータ
通信が開始され、この通信データは、制御部により予め
定めたチャネルに対し挿入及び抽出が行われる。
【０００７】
【実施例】以下、本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示すブロック図であ
る。同図において、１はデータ通信制御装置であり、こ
のデータ通信制御装置１は高速ディジタル専用回線（以
下、回線）２を収容してその通信制御を行うものであ
る。ここで、ディジタル通信制御装置１は、次のように
構成されている。即ち、１０はホストプロセッサ、１１
はホストプロセッサ１０側と回線２側との間で送受信デ
ータ及び制御情報を介在するＣＣＩＴＴＶ．２４勧告で
定義されるＶ．２４相互接続回路、１２はホストプロセ
ッサ側からの送信データ及び制御情報を回線２のフレー
ムフォーマットに変換するフレームデコーダ部、１３は
回線２への適合符号及び電気的レベルに変換するための
レベル変換部、１４は回線２の送信側線路と接続される
送信トランスである。
る。図１は、本発明の一実施例を示すブロック図であ
る。同図において、１はデータ通信制御装置であり、こ
のデータ通信制御装置１は高速ディジタル専用回線（以
下、回線）２を収容してその通信制御を行うものであ
る。ここで、ディジタル通信制御装置１は、次のように
構成されている。即ち、１０はホストプロセッサ、１１
はホストプロセッサ１０側と回線２側との間で送受信デ
ータ及び制御情報を介在するＣＣＩＴＴＶ．２４勧告で
定義されるＶ．２４相互接続回路、１２はホストプロセ
ッサ側からの送信データ及び制御情報を回線２のフレー
ムフォーマットに変換するフレームデコーダ部、１３は
回線２への適合符号及び電気的レベルに変換するための
レベル変換部、１４は回線２の送信側線路と接続される
送信トランスである。
【０００８】また、１５は回線２の受信側線路と接続さ
れる受信トランス、１６は回線２からの受信信号を装置
内部の電気的レベル及び適合符号に変換するためのレベ
ル変換部、１７は回線２のフレームフォーマットの中か
ら受信データ及び制御情報を取り出すフレームデコーダ
部、１８は回線２への送信データを予め定めたチャネル
に挿入すると共に回線２からの受信データを予め定めた
チャネルから抽出する制御を行う制御部、１９はホスト
プロセッサ１０及び制御部１８の制御により回線２側へ
の送信データをレベル変換部１３の入力側の直前で装置
側へ受信データとして折り返すループバック部、２０は
ホストプロセッサ１０からの制御情報と回線２からの状
態信号とを監視しこれを編集してホストプロセッサ１０
へ制御情報として通知する擬似応答部である。
れる受信トランス、１６は回線２からの受信信号を装置
内部の電気的レベル及び適合符号に変換するためのレベ
ル変換部、１７は回線２のフレームフォーマットの中か
ら受信データ及び制御情報を取り出すフレームデコーダ
部、１８は回線２への送信データを予め定めたチャネル
に挿入すると共に回線２からの受信データを予め定めた
チャネルから抽出する制御を行う制御部、１９はホスト
プロセッサ１０及び制御部１８の制御により回線２側へ
の送信データをレベル変換部１３の入力側の直前で装置
側へ受信データとして折り返すループバック部、２０は
ホストプロセッサ１０からの制御情報と回線２からの状
態信号とを監視しこれを編集してホストプロセッサ１０
へ制御情報として通知する擬似応答部である。
【０００９】次に、以上のように構成されたデータ通信
制御装置１についてその動作を説明する。データ通信制
御装置１から回線２を介し図示省略した相手装置へデー
タを送信する場合は、データの送信に先立ち、まずホス
トプロセッサ１０はＶ．２４相互接続回路１１を介し制
御情報として送信要求信号を出力する。この送信要求信
号が出力されたときに擬似応答部２０では、フレームデ
コーダ部１７から得られる回線２からの状態信号を監視
する。そして、回線２が同期確立状態になったことを上
記状態信号から検知すると、Ｖ．２４相互接続回路１１
を介しホストプロセッサ１０へ制御情報として送信許可
信号を返送する。
制御装置１についてその動作を説明する。データ通信制
御装置１から回線２を介し図示省略した相手装置へデー
タを送信する場合は、データの送信に先立ち、まずホス
トプロセッサ１０はＶ．２４相互接続回路１１を介し制
御情報として送信要求信号を出力する。この送信要求信
号が出力されたときに擬似応答部２０では、フレームデ
コーダ部１７から得られる回線２からの状態信号を監視
する。そして、回線２が同期確立状態になったことを上
記状態信号から検知すると、Ｖ．２４相互接続回路１１
を介しホストプロセッサ１０へ制御情報として送信許可
信号を返送する。
【００１０】ホストプロセッサ１０では、この送信許可
信号の受信により回線２を介して相手装置へデータの送
信を開始する。この場合、送信データは、フレームデコ
ーダ部１２で制御部１８によって予め設定されたフレー
ムフォーマットで規定されるチャネルに挿入され、レベ
ル変換部１３及び送信トランス１４を経て回線２側へ送
られる。また回線２を介する相手装置側からのデータ
は、受信トランス１５及びレベル変換部１６を経てフレ
ームデコーダ部１７へ入り、同様に制御部１８によって
予め設定されたフレームフォーマットのチャネルの中の
該当チャネルから抽出されＶ．２４相互接続回路１１を
介しホストプロセッサ１０で受信される。
信号の受信により回線２を介して相手装置へデータの送
信を開始する。この場合、送信データは、フレームデコ
ーダ部１２で制御部１８によって予め設定されたフレー
ムフォーマットで規定されるチャネルに挿入され、レベ
ル変換部１３及び送信トランス１４を経て回線２側へ送
られる。また回線２を介する相手装置側からのデータ
は、受信トランス１５及びレベル変換部１６を経てフレ
ームデコーダ部１７へ入り、同様に制御部１８によって
予め設定されたフレームフォーマットのチャネルの中の
該当チャネルから抽出されＶ．２４相互接続回路１１を
介しホストプロセッサ１０で受信される。
【００１１】このように、収容した回線２とデータ通信
制御装置１内のホストプロセッサ１０とをＶ．２４相互
接続回路１１を介して接続可能としたことにより、従来
の通信回線毎に異なる回線インタフェース回路やこれに
関わるホストプロセッサ１０のソフトウェアが不要とな
る。また、Ｖ．２４相互接続回路と共通の入出力を有す
る他の汎用装置においても、本実施例の構成を用いれば
専用のインタフェース回路を有せずに収容した高速ディ
ジタル専用回線を介しデータの送受信を行うことができ
る。
制御装置１内のホストプロセッサ１０とをＶ．２４相互
接続回路１１を介して接続可能としたことにより、従来
の通信回線毎に異なる回線インタフェース回路やこれに
関わるホストプロセッサ１０のソフトウェアが不要とな
る。また、Ｖ．２４相互接続回路と共通の入出力を有す
る他の汎用装置においても、本実施例の構成を用いれば
専用のインタフェース回路を有せずに収容した高速ディ
ジタル専用回線を介しデータの送受信を行うことができ
る。
【００１２】なお、本データ通信制御装置１では、回線
２或いはデータ通信制御装置１が障害となった場合、ホ
ストプロセッサ１０はこれらの障害を切り分けるために
制御情報として試験信号を出力する。ループバック部１
９ではこの試験信号を受信すると、続いてホストプロセ
ッサ１０から送信されるデータをレベル変換部１３の直
前でフレームデコーダ部１７側へ折り返し、ホストプロ
セッサ１０へ受信データとして与えるようにする。この
結果、データ通信制御装置１内での内部折り返し試験を
行うことが可能になる。
２或いはデータ通信制御装置１が障害となった場合、ホ
ストプロセッサ１０はこれらの障害を切り分けるために
制御情報として試験信号を出力する。ループバック部１
９ではこの試験信号を受信すると、続いてホストプロセ
ッサ１０から送信されるデータをレベル変換部１３の直
前でフレームデコーダ部１７側へ折り返し、ホストプロ
セッサ１０へ受信データとして与えるようにする。この
結果、データ通信制御装置１内での内部折り返し試験を
行うことが可能になる。
【００１３】
【発明の効果】以上説明したように本発明は、ホストプ
ロセッサにＶ．２４相互接続回路を接続するとともに、
このＶ．２４相互接続回路と高速ディジタル専用回線間
に、擬似応答部及び制御部を設け、データ通信の開始に
先立ち、ホストプロセッサからＶ．２４相互接続回路を
介して高速ディジタル専用回線側へ制御情報が出力され
ると、擬似応答部では、高速ディジタル専用回線からの
状態信号を監視するとともに、この監視結果に基づきホ
ストプロセッサによりデータの通信が開始されると、こ
の通信データは、制御部により予め定めたチャネルに対
し挿入及び抽出が行われるように構成したので、収容さ
れる専用回線の種類が異なっても同一の構成で対処で
き、したがって従来の専用回線の種類毎の回線インタフ
ェース回路及びホストプロセッサのソフトウェアが省略
できるため、装置を経済的に構成できるという効果があ
る。
ロセッサにＶ．２４相互接続回路を接続するとともに、
このＶ．２４相互接続回路と高速ディジタル専用回線間
に、擬似応答部及び制御部を設け、データ通信の開始に
先立ち、ホストプロセッサからＶ．２４相互接続回路を
介して高速ディジタル専用回線側へ制御情報が出力され
ると、擬似応答部では、高速ディジタル専用回線からの
状態信号を監視するとともに、この監視結果に基づきホ
ストプロセッサによりデータの通信が開始されると、こ
の通信データは、制御部により予め定めたチャネルに対
し挿入及び抽出が行われるように構成したので、収容さ
れる専用回線の種類が異なっても同一の構成で対処で
き、したがって従来の専用回線の種類毎の回線インタフ
ェース回路及びホストプロセッサのソフトウェアが省略
できるため、装置を経済的に構成できるという効果があ
る。
【図１】本発明に係る高速ディジタル専用回線のインタ
フェース方式を適用した装置のブロック図である。
フェース方式を適用した装置のブロック図である。
１ データ通信制御装置 ２ 高速ディジタル専用回線 １０ ホストプロセッサ １１ Ｖ．２４相互接続回路 １２，１７ フレームデコーダ部 １３，１６ レベル変換部 １８ 制御部 １９ ループバック部 ２０ 擬似応答部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、ＣＣＩＴＴＶ．２４勧告で定義され
るＶ．２４相互接続回路をホストプロセッサに接続する
と共に、Ｖ．２４相互接続回路と高速ディジタル専用回
線との間に、高速ディジタル専用回線への送信データを
予め定めたチャネルに挿入しかつこの高速ディジタル専
用回線からの受信データを予め定めたチャネルから抽出
する制御を行う制御部と、高速ディジタル専用回線への
制御情報及び高速ディジタル専用回線からの状態信号を
監視するとともに監視結果をホストプロセッサに通知す
る擬似応答部とを設けたものである。また、ホストプロ
セッサ側からの送信データおよび制御情報を高速ディジ
タル専用回線のフレームフォーマットに変換する第１の
フレームデコーダ部と、この第１のフレームデコーダ部
から出力される信号を回線内部の適合符号および電気レ
ベルに変換する第１のレベル変換器と、高速ディジタル
専用回線からの受信信号を装置内部の電気レベルおよび
適合符号に変換する第２のレベル変換器と、高速ディジ
タル専用回線のフレームフォーマットの中から受信デー
タおよび制御情報を取り出す第２のフレームデコーダ部
とを設けたものである。また、ホストプロセッサおよび
制御部の制御により、高速ディジタル専用回線側へ送る
送信データを第１のレベル変換器の直前で装置側へ受信
データとして折り返すループバック部を設けたものであ
る。
るために本発明は、ＣＣＩＴＴＶ．２４勧告で定義され
るＶ．２４相互接続回路をホストプロセッサに接続する
と共に、Ｖ．２４相互接続回路と高速ディジタル専用回
線との間に、高速ディジタル専用回線への送信データを
予め定めたチャネルに挿入しかつこの高速ディジタル専
用回線からの受信データを予め定めたチャネルから抽出
する制御を行う制御部と、高速ディジタル専用回線への
制御情報及び高速ディジタル専用回線からの状態信号を
監視するとともに監視結果をホストプロセッサに通知す
る擬似応答部とを設けたものである。また、ホストプロ
セッサ側からの送信データおよび制御情報を高速ディジ
タル専用回線のフレームフォーマットに変換する第１の
フレームデコーダ部と、この第１のフレームデコーダ部
から出力される信号を回線内部の適合符号および電気レ
ベルに変換する第１のレベル変換器と、高速ディジタル
専用回線からの受信信号を装置内部の電気レベルおよび
適合符号に変換する第２のレベル変換器と、高速ディジ
タル専用回線のフレームフォーマットの中から受信デー
タおよび制御情報を取り出す第２のフレームデコーダ部
とを設けたものである。また、ホストプロセッサおよび
制御部の制御により、高速ディジタル専用回線側へ送る
送信データを第１のレベル変換器の直前で装置側へ受信
データとして折り返すループバック部を設けたものであ
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9371−5Ｋ Ｈ０４Ｌ 13/00 ３１３
Claims (1)
- 【請求項１】 高速ディジタル専用回線を収容すると共
に、ホストプロセッサを備え、高速ディジタル専用回線
を介してデータの通信制御を行うデータ通信制御装置に
おいて、 ＣＣＩＴＴＶ．２４勧告で定義されるＶ．２４相互接続
回路をホストプロセッサに接続すると共に、このＶ．２
４相互接続回路と高速ディジタル専用回線との間に、高
速ディジタル専用回線への送信データを予め定めたチャ
ネルに挿入しかつこの高速ディジタル専用回線からの受
信データを予め定めたチャネルから抽出する制御を行う
制御部と、高速ディジタル専用回線への制御情報及びこ
の高速ディジタル専用回線からの状態信号を監視すると
ともに監視結果をホストプロセッサに通知する擬似応答
部とを設けたことを特徴とする高速ディジタル専用回線
のインタフェース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131024A JPH0831892B2 (ja) | 1993-05-10 | 1993-05-10 | 高速ディジタル専用回線のインタフェース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131024A JPH0831892B2 (ja) | 1993-05-10 | 1993-05-10 | 高速ディジタル専用回線のインタフェース方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318966A true JPH06318966A (ja) | 1994-11-15 |
| JPH0831892B2 JPH0831892B2 (ja) | 1996-03-27 |
Family
ID=15048230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5131024A Expired - Lifetime JPH0831892B2 (ja) | 1993-05-10 | 1993-05-10 | 高速ディジタル専用回線のインタフェース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831892B2 (ja) |
-
1993
- 1993-05-10 JP JP5131024A patent/JPH0831892B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831892B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2635190B2 (ja) | 電話回線網に対する個人用コンピュータの接続装置 | |
| JP3094087B2 (ja) | インタフエースユニツト | |
| EP0167590B1 (en) | Communication system having reconfigurable data terminals | |
| US4707849A (en) | High speed automatic test apparatus especially for electronic directory terminals | |
| JPH06318966A (ja) | 高速ディジタル専用回線のインタフェース方式 | |
| JP2953997B2 (ja) | 多機能型終端装置 | |
| JP3005412B2 (ja) | ファクシミリ装置 | |
| JP3222154B2 (ja) | Ｉｓｄｎ用端末装置 | |
| JP2820983B2 (ja) | Ｉインタフェース加入者線試験方法 | |
| JP2805265B2 (ja) | ターミナルアダプタおよびその接続制御方法 | |
| WO1985005519A1 (en) | Apparatus for interfacing with x21 equipment | |
| JP3449861B2 (ja) | 網終端装置 | |
| JPH0324839A (ja) | ターミナルアダプタ | |
| JPS5919656B2 (ja) | 通信制御装置 | |
| JPH07121039B2 (ja) | インタフェース装置 | |
| JPS6227582B2 (ja) | ||
| JPH05236543A (ja) | 宅内通信制御装置 | |
| JP2000151745A (ja) | シリアルインタフェース装置 | |
| JPH0414944A (ja) | ポータブルターミナル | |
| JP2000138732A (ja) | 回線インタフェース制御装置および方法 | |
| JPS6248848A (ja) | 折返経路設定方式 | |
| JPH02270455A (ja) | デジタル交換機 | |
| JPH0654052A (ja) | Ｉｓｄｎ回線起動方式 | |
| JPH0690273A (ja) | ビデオテックス情報センタ局の機能試験方法 | |
| JPH04280541A (ja) | 通信制御装置 |