JPH06318965A - データ受信装置及びデータ送受信装置 - Google Patents

データ受信装置及びデータ送受信装置

Info

Publication number
JPH06318965A
JPH06318965A JP5108481A JP10848193A JPH06318965A JP H06318965 A JPH06318965 A JP H06318965A JP 5108481 A JP5108481 A JP 5108481A JP 10848193 A JP10848193 A JP 10848193A JP H06318965 A JPH06318965 A JP H06318965A
Authority
JP
Japan
Prior art keywords
data
received
flag
transmission
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5108481A
Other languages
English (en)
Inventor
Masaru Mori
勝 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5108481A priority Critical patent/JPH06318965A/ja
Publication of JPH06318965A publication Critical patent/JPH06318965A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 本発明はデータ受信装置及びデータ送受信装
置に関し、不正データを受信した場合に、処理の軽減、
処理時間の短縮ができることを目的とする。 【構成】 データ部分の前後にスタートフラグとストッ
プフラグを有するデータフレームよりなるデータを受信
して、データ格納部１２は受信データを格納する。デー
タ処理手段１３は、上記格納された受信データを読み出
して処理を行う。受信データ長監視手段１４は、受信デ
ータのデータ長を計数して、所定値を越えるデータ長の
データを受信した場合には、上記データ処理手段１３に
不正データを受信したことを通知する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ受信装置及びデー
タ送受信装置に係り、特に、通信装置等の監視制御を行
うために監視制御データの送受信を行うデータ受信装置
及びデータ送受信装置に関する。
【０００２】このデータ受信装置及びデータ送受信装置
では、データ受信装置で不正データを受信した場合の、
処理の軽減、及び処理時間の短縮が必要とされている。
【０００３】
【従来の技術】図１１は、監視制御を行うデータ送受信
装置の一例の構成図を示す。親局３１と子局３４は例え
ば通信装置であり、親局３１と子局３４が無線又は有線
の伝送路を介して接続されている。親局３１は、子局３
４との間で監視制御データの送受信を行い、子局３４の
動作モードの設定、動作状態のチェック等を行う。
【０００４】親局３１のデータ送信装置３２から送信さ
れたデータは、伝送路を介して子局３４のデータ受信装
置３５に供給される。また、子局３４のデータ送信装置
３６から送信されたデータは、伝送路を介して親局３１
のデータ受信装置３３に供給される。
【０００５】図１１で示したように、親局３１又は子局
３４のデータ送信装置から送信されたデータは、無線又
は有線の伝送路を介して相手局のデータ受信装置で受信
される。親局３１、子局３４夫々のデータ受信装置は、
受信データ処理回路を備えており、データ受信装置で受
信された受信データは、この受信データ処理回路に供給
されて処理される。
【０００６】図１２は、従来の一例の受信データ処理回
路の構成図を示す。親局３１と子局間の通信フォーマッ
トとしては、例えば、ＨＤＬＣ（ハイレベル・データリ
ンク制御）手順を用いる。送受信データのフレームフォ
ーマットは、可変長のデータ部分の前後に、特定のビッ
トパターンのスタートフラグとストップフラグを設けた
構成である。
【０００７】図１２において、フラグ検出部７１は、受
信データ内にスタートフラグを検出すると、書込みタイ
ミング作成部７２に対して、受信処理の開始を指示す
る。書込みタイミング作成部７２は、フラグ検出部７１
から受信処理の開始を指示されると、受信処理を開始し
て、シリアル／パラレル変換部７３に対しては変換制御
信号を供給する。この変換制御信号は、受信データの各
ビットに同期した変換タイミング信号と、変換の開始を
指示する変換開始信号からなる。
【０００８】また、同時に、書込みタイミング作成部７
２は、バッファ７４に対しては、パラレルに変換された
データをバッファ７４に書き込むための書込みタイミン
グ信号を供給する。
【０００９】フラグ検出部７１は、受信データ内にスト
ップフラグを検出すると、書込みタイミング作成部７２
に対して、受信完了を伝える。書込みタイミング作成部
７２は、フラグ検出部７１から受信完了を伝えられる
と、シリアル／パラレル変換部７３に対して、変換停止
信号を供給し、変換タイミング信号の供給を停止し、同
時に、バッファ７４に対する書込みタイミング信号の供
給を停止する。
【００１０】また、書込みタイミング作成部７２は、フ
ラグ検出部７１から受信完了を伝えられると、ＣＰＵ
（中央処理装置）７７に対して、バッファ７４に書き込
まれた受信データの処理の開始を指示する書込み完了通
知を供給する。
【００１１】ＣＰＵ７７は、この書込み完了通知を受け
ると、バッファ７４にアドレス信号を供給し、データバ
スを介してバッファ７４から受信データを読み出し、受
信データの処理を行う。
【００１２】
【発明が解決しようとする課題】図１２に示す従来のデ
ータ受信装置の受信データ処理回路では、スタートフラ
グが受信されてからストップフラグが受信されるまで、
バッファ７４に対して連続して受信データを蓄えてい
る。このため、伝送路の品質が悪く、ストップフラグが
欠損してしまった場合、受信バッファ７４には、次のス
タートフラグ又はストップフラグが受信されるまで、デ
ータの書き込みが続けられてしまう。
【００１３】この場合、バッファ７４に書き込まれたデ
ータは不正データであるが、欠損したストップフラグの
次のフラグが受信された後で、ＣＰＵ７７がバッファ７
４のデータを読み出すまで、正規のデータか不正データ
かを区別できない。
【００１４】上記のように、不正データを受信して、ス
トップフラグが欠損した場合、不正データの検出時点が
遅くなり、また、不正データを読み出す時間がかかり、
無駄な処理時間がかかるという問題がある。
【００１５】また、ストップフラグを正しく受信した場
合でも、データの途中に不正データが生じたときは、ス
トップフラグが受信された後で、ＣＰＵ７７がバッファ
７４のデータを読み出すまで、不正データを検出できな
いため、不正データの検出時点が遅く、また、不正デー
タを読み出す時間がかかる。
【００１６】本発明は、上記の点に鑑みてなされたもの
で、データ受信装置で不正データを受信した場合におけ
る、処理の軽減、処理時間の短縮ができるデータ受信装
置及びデータ送受信装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】図１、図２は本発明の原
理構成図を示す。図１に示すように、請求項１の発明で
は、データ部分の前後にスタートフラグとストップフラ
グを有するデータフレームよりなるデータを受信して、
データ格納部１２は受信データを格納し、データ処理手
段１３は、上記格納された受信データを読み出して処理
を行う。
【００１８】受信データ長監視手段１４は、受信データ
のデータ部分のデータ長を計数して、所定値を越えるデ
ータ長のデータを受信した場合には、上記データ処理手
段１３に不正データを受信したことを通知する。
【００１９】図２に示すように、請求項２の発明では、
受信装置２３は、スタートフラグとストップフラグを有
し、前記データ部分が所定長のデータブロックに分けら
れ、上記各データブロック間に区切りフラグを付加され
たデータフレームよりなるデータを受信する。
【００２０】複数の受信データ格納手段２６1 〜２６n
は、上記受信したデータのデータブロックを格納する。
【００２１】制御手段２５は、上記受信したデータの上
記区切りフラグを受信する毎に、上記受信データ格納手
段２６1 〜２６n を順次切り換えて上記データブロック
を書き込ませ、かつ、書込みの完了した上記受信データ
格納手段２６1 〜２６n についての書込み完了通知を上
記データ処理手段２７に供給し、上記書込みの完了した
受信データ格納手段２６1 〜２６n からの読み出しをさ
せる。データ処理手段２７は、上記書込み完了通知を受
けて、上記格納された受信データを読み出して処理を行
う。
【００２２】
【作用】請求項１の発明では、所定値を越えるデータ長
のデータを受信した場合には、データ処理手段に不正デ
ータを受信したことを通知する。このため、データ処理
手段は、不正データを受信した直後に、データ格納部か
らデータを読み出すことなく、不正データを受信したこ
とを知ることができ、不正データ受信時の処理を軽減
し、処理時間を短縮することを可能とする。
【００２３】請求項２の発明では、複数の受信データ格
納手段を設け、受信データフレームの所定長のデータブ
ロック毎に付加されている区切りフラグを検出する毎に
受信データブロックを書き込む受信データ格納手段を切
り換え、かつ、書込み完了通知をデータ処理手段に供給
する。従って、データ処理手段は、書込み完了通知を受
ける毎に、データの書き込みが完了した受信データ格納
手段から受信データを読み出せる。このため、早い時点
から受信データの処理を開始して処理時間を短縮するこ
とができる。
【００２４】また、受信データの途中からデータが不正
となった場合、不正データを受信後の区切りフラグ検出
直後に、データ処理手段は、受信データ格納手段から受
信データを読み出して、不正データを受信したことを知
り、不正データ受信時の処理を開始することができる。
このため、不正データ受信時の処理時間を短縮し、か
つ、処理を軽減することを可能とする。
【００２５】
【実施例】以下に示す実施例では、図１１に示したデー
タ送受信装置の例で説明する。図１１で示したように、
親局３１と子局３４は例えば通信装置であり、親局３１
と子局３４が無線又は有線の伝送路を介して接続されて
いる。親局３１は、子局３４との間で監視制御データの
送受信を行い、子局３４の動作モードの設定、動作状態
のチェック等を行う。
【００２６】例えば、親局３１は制御データを子局３４
に送信して、子局３４の現用系と予備系の切り替えを行
う。また、子局３４は、異常状態が発生した場合、警報
データを親局３１に送信し、親局３１は、この警報デー
タを受けて、必要な処理を行う。データの送受信の方法
としては、例えば、定期ポーリングによる方法がある。
【００２７】親局３１のデータ送信装置３２から送信さ
れたデータは、伝送路を介して子局３４のデータ受信装
置３５に供給され、子局３４のデータ送信装置３６から
送信されたデータは、伝送路を介して親局３１のデータ
受信装置３３に供給される。
【００２８】親局３１のデータ送信装置３２、及び子局
３４のデータ送信装置３６は、送信データを生成する送
信データ生成回路を備えている。また、親局３１のデー
タ受信装置３３、子局３４のデータ受信装置３５は、受
信データ処理回路を備えており、データ受信装置で受信
された受信データは、この受信データ処理回路に供給さ
れて処理される。
【００２９】図３は本発明の第１実施例の送信データ生
成回路の構成図を示す。送信データ生成回路は、全体の
制御を行うＣＰＵ４１、送信データを蓄えるバッファ４
２、スタートフラグとストップフラグを作成するフラグ
作成部４５、データとフラグの切り替えを行う切替部４
６、パラレル／シリアル変換部４７、書込みタイミング
作成部４３、送信タイミング作成部４４から構成され
る。
【００３０】親局３１と子局３４間の通信フォーマット
としては、例えば、ＨＤＬＣ手順を用いる。図４は本発
明の第１実施例におけるフレームフォーマットの説明図
を示す。送受信データフレームのフレームフォーマット
は通信フォーマットに従ったものであり、図４に示すよ
うに、可変長のデータ部分の前後に、特定のビットパタ
ーンのスタートフラグとストップフラグを設けた構成で
ある。例えばＨＤＬＣ手順の場合、スタートフラグとス
トップフラグは、８ビットのパターンである。
【００３１】次に、送信データ生成回路の動作について
説明する。送信データ生成回路は、上記フレームフォー
マットの送信データフレームを生成する。自局のデータ
送信装置から相手局に対してデータフレームを送信する
場合、ＣＰＵ４１は、データの書込みの開始通知を書込
みタイミング作成部４３に供給し、また、バッファ４２
にアドレス信号を供給し、データバスを介して送信デー
タを供給する。
【００３２】書込みタイミング作成部４３は、上記開始
通知を受けると、バッファ４２に対して書込みタイミン
グ信号を供給する。これにより、バッファ４２に送信デ
ータが書き込まれる。この後、書込みタイミング作成部
４３は、送信タイミング作成部４４に送信スタート信号
を供給する。
【００３３】送信タイミング作成部４４は、上記送信ス
タート信号を受けると、シリアル／パラレル変換部４７
に対する、変換タイミング信号の供給を開始する。ま
た、送信タイミング作成部４４は、上記送信スタート信
号を受けると、先ず、スタートフラグを送出させるため
に、フラグ作成部４５に読み出し信号を供給し、フラグ
作成部４５からの信号を選択させる切替信号を切替部４
６に供給する。これにより、フラグ作成部４５で作成さ
れたスタートフラグが切替部４６を介してパラレル／シ
リアル変換部４７に供給されて、シリアルデータとして
送出される。
【００３４】スタートフラグの送出に続いて、バッファ
４２内のデータを送出させるために、送信タイミング作
成部４４は、バッファ４２に読み出し信号を供給し、バ
ッファ４２からの信号を選択させる切替信号を切替部４
６に供給する。これにより、バッファ４２内のデータが
切替部４６を介してパラレル／シリアル変換部４７に供
給されて、スタートフラグに続いて、シリアルデータと
して送出される。
【００３５】ＣＰＵ４１は、データの終了時点で、終了
通知を書込みタイミング作成部４３に供給する。書込み
タイミング作成部４３は、上記終了通知を受けると、送
信タイミング作成部４４に送信ストップ信号を供給す
る。
【００３６】送信タイミング作成部４４は、上記送信ス
トップ信号を受けると、データに続いてストップフラグ
を送出させるために、フラグ作成部４５に読み出し信号
を供給し、フラグ作成部４５からの信号を選択させる切
替信号を切替部４６に供給する。これにより、フラグ作
成部４５で作成されたストップフラグが切替部４６を介
してパラレル／シリアル変換部４７に供給されて、シリ
アルデータとして送出される。
【００３７】上記のようにして、図３の送信データ生成
回路にて、図４に示すフレームフォーマットの送信デー
タフレームが生成される。
【００３８】次に、第１実施例の受信データ処理回路に
ついて説明する。図５は本発明の第１実施例の受信デー
タ処理回路の構成図を示す。図５の受信データ処理回路
は、シリアル／パラレル変換部５３、バッファ５４、バ
ッファ５４へのデータの書込み制御を行うフラグ検出部
５１と書込みタイミング作成部５２、受信データの処理
を行うＣＰＵ５７を備えている。また、図１２に示す従
来回路と異なり、受信データのデータ長を監視するため
の、カウント値制御部５６とビットカウンタ５５を備え
ている。
【００３９】次に、図５の受信データ処理回路の動作に
ついて説明する。第１実施例では、ビットカウンタ５５
で、受信データのデータ部分のビット数をカウントし
て、カウント制御部５６に予め設定された閾値より多く
カウントした場合は、不正データであると判断する。な
お、この閾値は、受信データのデータ部分の最大データ
長よりも長い値に設定しておく。
【００４０】図６は第１実施例の受信データ処理回路に
おける受信処理手順を示すフローチャートを示す。フラ
グ検出部５１は、受信データ内にスタートフラグを検出
すると（ステップ１０１）、ビットカウンタ５５をスタ
ートさせ、受信データのデータ部分のビット数のカウン
トを開始させる（ステップ１０２）。
【００４１】これと同時に、フラグ検出部５１は、書込
みタイミング作成部５２に対して、受信処理の開始を指
示する。書込みタイミング作成部５２は、フラグ検出部
５１から受信処理の開始を指示されると、受信処理を開
始して、シリアル／パラレル変換部５３に対しては、変
換制御信号を供給する。この変換制御信号は、受信デー
タの各ビットに同期した変換タイミング信号と、変換の
開始を指示する変換開始信号からなる。
【００４２】また、書込みタイミング作成部５２は、バ
ッファ５４に対しては、パラレルに変換されたデータを
バッファ５４に書き込むための書込みタイミング信号を
供給する。例えば、シリアル／パラレル変換部５３が８
ビット単位で変換する場合、８ビットのシリアルデータ
がパラレルデータに変換されたタイミングで、書き込み
を指示する書込みタイミング信号がバッファ５３に供給
される。このようにして、バッファ５４にデータが書き
込まれる（ステップ１０３）。
【００４３】ビットカウンタ５５は、フラグ検出部５１
によりカウントを開始されると、受信データの各ビット
に同期した信号、例えば、受信データに同期させてデー
タ受信装置で生成した内部クロックをカウントする。
【００４４】スタートフラグが検出された後は、ステッ
プ１０４，１０５にて、ビットカウンタ５５のカウント
値の監視と、ストップフラグの監視が行なわれる。ステ
ップ１０４で、ビットカウンタ５５のカウント値が、カ
ウント制御部５６に設定されている閾値を越えて、カウ
ントオーバーフローが発生した場合、ビットカウンタ５
５は、オーバーフロー通知信号をＣＰＵ５７に供給する
（ステップ１１０）。これにより、ＣＰＵ５７は、ビッ
トカウンタ５５から供給されたオーバーフロー通知信号
を確認し（ステップ１１１）、オーバーフロー発生時の
処理を行い（ステップ１１２）、受信処理を終える。
【００４５】ビットカウンタ５５のオーバーフローは、
伝送路の品質が劣化してストップフラグが欠損した場合
に発生する。伝送路が無線の場合、例えば、フェージン
グにより比較的長い時間、伝送路の品質劣化が生じる。
また、伝送路が有線の同軸ケーブルの場合も、ケーブル
の劣化等により、比較的長い時間の伝送路の品質劣化が
生じる。
【００４６】オーバーフロー発生時の処理としては、例
えば、受信した不正データを無効とし、自局の送信デー
タ生成回路を介して、相手局にデータの再送信を要求す
る信号を送信させる処理がある。
【００４７】ステップ１０４で、カウントオーバーフロ
ーが発生していない場合で、ステップ１０５にて、フラ
グ検出部５１がストップフラグを検出しなかった場合
は、ステップ１０４に戻り、ビットカウンタ５５のカウ
ント値の監視、ストップフラグの監視が続けられる。
【００４８】ステップ１０５で、フラグ検出部５１がス
トップフラグを検出した場合、フラグ検出部５１は、ビ
ットカウンタ５５をストップさせる（ステップ１０
６）。また、フラグ検出部５１は、書込みタイミング作
成部５２に対して、受信完了を伝える。書込みタイミン
グ作成部５２は、フラグ検出部５１から受信完了を伝え
られると、シリアル／パラレル変換部５３に変換停止信
号を供給し、バッファ５４に対する書込みタイミング信
号の供給を停止する。これにより、シリアル／パラレル
変換部５３での変換動作が停止され、バッファ５４への
データの書き込みが停止される（ステップ１０７）。
【００４９】また、書込みタイミング作成部５２は、フ
ラグ検出部５１から受信完了を伝えられると、ＣＰＵ５
７に対して、バッファ５４に書き込まれた受信データの
処理の開始を指示する書込み完了通知を供給する（ステ
ップ１０８）。
【００５０】ＣＰＵ５７は、この書込み完了通知を受け
ると、バッファ５４にアドレス信号を供給して、データ
バスを介してバッファ５４から受信データを読み出し、
受信データの処理を行う。受信データが、例えば、子局
から親局に送信された警報データの場合、親局は、警報
の内容に応じて子局の制御を行う等の処理を行う。（ス
テップ１０９）。
【００５１】上記のように、第１実施例では、予め設定
しておいた閾値より長いデータが受信されると、バッフ
ァ５４へのデータの書き込みが停止されて、カウントオ
ーバーフローがＣＰＵ５７に通知される。ＣＰＵ５７
は、このカウントオーバーフローが通知されると、受信
データが不正データであると判断して、不正データ受信
時の処理を行う。
【００５２】このため、伝送路の品質の劣化等により、
ストップビットが欠損して不正データとなった場合、不
必要にバッファ５４にデータが書き込まれ続けることが
無い。また、ＣＰＵ５７は、不正データを受信した直後
に、バッファ５４からデータを読み出すことなく、不正
データを受信したことを知ることができ、不正データ受
信時の処理を軽減し、処理時間を削減することができ
る。
【００５３】図７は本発明の第２実施例の送信データ生
成回路の構成図を示す。図７において、図３と同一構成
部分には同一符号を付し、適宜説明を省略する。図７の
回路では、後述するコンティニュ・フラグの付加に関わ
る送信タイミング作成部４８とフラグ作成部４９が、図
３の回路と異なる。
【００５４】図８は本発明の第２実施例におけるフレー
ムフォーマットの説明図を示す。第２実施例では、送信
データ生成回路において、図８に示すように、データフ
レームのスタートフラグとストップフラグ間の可変長の
データ部分を、予め設定した所定ビット長のデータブロ
ックに区切り、コンティニュ・フラグを付加している。
図８では、データ部分がデータブロック＃１〜データブ
ロック＃３に分けられ、２つのコンティニュ・フラグが
付加された例である。
【００５５】次に、図７の送信データ生成回路の動作に
ついて説明する。自局のデータ送信装置から相手局に対
してデータフレームを送信する場合、ＣＰＵ４１は、デ
ータの書込みの開始通知を書込みタイミング作成部４３
に供給し、また、バッファ４２にアドレス信号を供給
し、データバスを介して送信データを供給する。
【００５６】書込みタイミング作成部４３は、上記開始
通知を受けると、バッファ４２に対して書込みタイミン
グ信号を供給する。これにより、バッファ４２に送信デ
ータが書き込まれる。この後、書込みタイミング作成部
４３は、送信タイミング作成部４８に送信スタート信号
を供給する。
【００５７】送信タイミング作成部４８は、上記送信ス
タート信号を受けると、シリアル／パラレル変換部４７
に対する、変換タイミング信号の供給を開始する。ま
た、送信タイミング作成部４８は、上記送信スタート信
号を受けると、先ず、スタートフラグを送出させるため
に、フラグ作成部４９に読み出し信号を供給し、フラグ
作成部４９からの信号を選択させる切替信号を切替部４
６に供給する。これにより、フラグ作成部４９で作成さ
れたスタートフラグが切替部４６を介してパラレル／シ
リアル変換部４７に供給されて、シリアルデータとして
送出される。
【００５８】スタートフラグの送出に続いて、バッファ
４２内のデータを送出させるために、送信タイミング作
成部４８は、バッファ４２に読み出し信号を供給し、バ
ッファ４２からの信号を選択させる切替信号を切替部４
６に供給する。これにより、バッファ４２内のデータが
切替部４６を介してパラレル／シリアル変換部４７に供
給されて、スタートフラグに続いて、シリアルデータと
して送出される。
【００５９】送信タイミング作成部４８は、上記データ
の送出開始後、予め設定された所定のデータ長毎に、コ
ンティニュ・フラグを付加するための制御を行う。即
ち、送出データ長が所定値になると、送信タイミング作
成部４８は、バッファ４２からのデータの読み出しを停
止し、フラグ作成部４８からコンティニュ・フラグを読
み出す。また、この際、切替部４６にフラグ作成部４９
からの信号を選択させる。これにより、コンティニュ・
フラグがパラレル／シリアル変換部４７でシリアルデー
タに変換されて送出される。
【００６０】コンティニュ・フラグの付加が終わると、
送信タイミング作成部４８は、フラグ作成部４９からの
読み出しを停止し、バッファ４２から次のデータの読み
出しを行う。以後、同様にして、所定データ長毎に、コ
ンティニュ・フラグの付加を行う。
【００６１】ＣＰＵ４１は、データの終了時点で、終了
通知を書込みタイミング作成部４３に供給する。書込み
タイミング作成部４３は、上記終了通知を受けると、送
信タイミング作成部４８に送信ストップ信号を供給す
る。
【００６２】送信タイミング作成部４８は、上記送信ス
トップ信号を受けると、データに続いてストップフラグ
を送出させるために、フラグ作成部４９に読み出し信号
を供給し、フラグ作成部４９からの信号を選択させる切
替信号を切替部４６に供給する。これにより、フラグ作
成部４９で作成されたストップフラグが切替部４６を介
してパラレル／シリアル変換部４７に供給されて、シリ
アルデータとして送出される。
【００６３】上記のようにして、図７の送信データ生成
回路にて、図８に示すフレームフォーマットの送信デー
タフレームが生成される。
【００６４】次に、第２実施例の受信データ処理回路に
ついて説明する。図９は本発明の第２実施例の受信デー
タ処理回路の構成図を示す。図９において、図５と同一
構成部分には、同一符号を付し、適宜説明を省略する。
図９の受信データ処理回路は、シリアル／パラレル変換
部５３、２つのバッファ６４1 ，６４2 、バッファ６４
1 ，６４2 への受信データの書込み制御を行うフラグ検
出部６１と書込みタイミング作成部６２、受信データの
処理を行うＣＰＵ５７を備えている。
【００６５】次に、図９の受信データ処理回路の動作に
ついて説明する。第２実施例では、受信データフレーム
中のコンティニュ・フラグを受信する毎に、データを書
き込むバッファをバッファ６４1 とバッファ６４2 とで
切り替える。バッファ６４1，６４2 の夫々は、コンテ
ィニュ・フラグで区切られた所定長のデータブロックを
書き込める容量を持っている。ＣＰＵ５７は、バッファ
６４1 ，６４2 の夫々に対して、書き込みの終わった時
点でデータを読み出して処理を行う。
【００６６】図１０は第２実施例の受信データ処理回路
における受信処理手順を示すフローチャートを示す。フ
ラグ検出部６１は、受信データ内にスタートフラグを検
出すると（ステップ２０１）、書込みタイミング作成部
６２に対して、受信処理の開始を指示する。書込みタイ
ミング作成部６２は、フラグ検出部６１から受信処理の
開始を指示されると、受信処理を開始して、シリアル／
パラレル変換部５３に対しては、変換制御信号を供給す
る（ステップ２０２）。
【００６７】また、書込みタイミング作成部６２は、バ
ッファ６４1 に対して、パラレルに変換されたデータブ
ロックを書き込むための書込みタイミング信号を供給す
る一方、バッファ６４2 に対しては、書込みタイミング
信号を供給しない（ステップ２０３）。このようにし
て、バッファ６４1 へのデータの書き込みが開始される
（ステップ２０４）。
【００６８】この後、ステップ２０５，２０６にて、ス
トップフラグとコンティニュ・フラグの監視が行なわれ
る。ステップ２０５で、フラグ検出部６１は、ストップ
フラグを検出すると、書込みタイミング作成部６２に受
信完了を伝える。書込みタイミング作成部６２は、フラ
グ検出部６１から受信完了を伝えられると、ＣＰＵ５７
に対して、バッファ６４1 に書き込まれた受信データの
処理開始を指示する書込み完了通知＃１を供給する（ス
テップ２０７）。
【００６９】ＣＰＵ５７は、この書込み完了通知＃１を
受けると、バッファ６４1 にアドレス信号を供給して、
データバスを介してバッファ６４1 から受信したデータ
ブロックを読み出し、受信データの処理を行う（ステッ
プ２０８）。
【００７０】フラグ検出部６１がステップ２０５で、ス
トップフラグを検出しなかった場合で、ステップ２０６
で、コンティニュ・フラグを検出しなかった場合は、ス
テップ２０５に戻り、ストップフラグとコンティニュ・
フラグの監視が続けられる。
【００７１】ステップ２０６で、フラグ検出部６１がコ
ンティニュ・フラグを検出した場合、フラグ検出部６１
は、書込みタイミング作成部６２にコンティニュ・フラ
グの検出を通知する。書込みタイミング作成部６２は、
フラグ検出部６１からコンティニュ・フラグの検出を通
知されると、バッファ６４1 に対する書込みタイミング
信号の供給を停止する一方、バッファ６４2 に対する書
込みタイミング信号を供給する。また、書込みタイミン
グ作成部６２は、バッファ６４1 に書き込まれた受信デ
ータの処理開始を指示する書込み完了通知＃１をＣＰＵ
５７に供給する（ステップ２０９）。
【００７２】これにより、受信データを書き込むバッフ
ァがバッファ６４1 からバッファ６４2 に切り換えられ
て、コンティニュ・フラグに続くデータブロックのバッ
ファ６４2 への書き込みが開始される。また、ＣＰＵ５
７は、この書込み完了通知＃１を受けて、バッファ６４
1 にアドレス信号を供給して、データバスを介してバッ
ファ６４1 から受信したデータブロックを読み出し、受
信データの処理を行う（ステップ２１０）。
【００７３】この後、ステップ２１１，２１２にて、ス
トップフラグとコンティニュ・フラグの監視が行なわれ
る。ステップ２１１で、フラグ検出部６１は、ストップ
フラグを検出すると、書込みタイミング作成部６２に受
信完了を伝える。書込みタイミング作成部６２は、フラ
グ検出部６１から受信完了を伝えられると、ＣＰＵ５７
に対して、バッファ６４2 に書き込まれた受信データの
処理開始を指示する書込み完了通知＃２を供給する（ス
テップ２１３）。
【００７４】ＣＰＵ５７は、この書込み完了通知＃２を
受けると、バッファ６４2 にアドレス信号を供給して、
データバスを介してバッファ６４2 から受信したデータ
ブロックを読み出し、受信データの処理を行う（ステッ
プ２１４）。
【００７５】フラグ検出部６１がステップ２１１で、ス
トップフラグを検出しなかった場合で、ステップ２１２
で、コンティニュ・フラグを検出しなかった場合は、ス
テップ２１１に戻り、ストップフラグとコンティニュ・
フラグの監視が続けられる。
【００７６】ステップ２１２で、フラグ検出部６１がコ
ンティニュ・フラグを検出した場合、フラグ検出部６１
は、書込みタイミング作成部６２にコンティニュ・フラ
グの検出を通知する。書込みタイミング作成部６２は、
フラグ検出部６１からコンティニュ・フラグの検出を通
知されると、バッファ６４2 に対する書込みタイミング
信号の供給を停止する一方、バッファ６４1 に対する書
込みタイミング信号を供給する。また、書込みタイミン
グ作成部６２は、バッファ６４2 に書き込まれた受信デ
ータの処理開始を指示する書込み完了通知＃２をＣＰＵ
５７に供給する（ステップ２１５）。
【００７７】これにより、データを書き込むバッファが
バッファ６４2 からバッファ６４1に切り換えられて、
コンティニュ・フラグに続くデータブロックのバッファ
６４ 1 への書き込みが開始される。また、ＣＰＵ５７
は、この書込み完了通知＃２を受けて、バッファ６４2
にアドレス信号を供給して、データバスを介してバッフ
ァ６４2 から受信したデータブロックを読み出し、受信
データの処理を行う（ステップ２１６）。
【００７８】ステップ２１６の後、ステップ２０５に戻
り、次のコンティニュ・フラグとストップフラグの監視
を続ける。
【００７９】上記のように、コンティニュ・フラグが検
出される毎に、データブロックを書き込むバッファが、
バッファ６４1 からバッファ６４2 へ、又はバッファ６
４2からバッファ６４1 へと切り替えられる。また、デ
ータブロックの書き込みが行われていない側のバッファ
から受信したデータブロックがＣＰＵ５７により読み出
される。
【００８０】最後のストップフラグまで正常に受信した
場合は、受信局では、受信したデータの内容に応じた処
理を行う。例えば、正常に受信された受信データが、子
局から親局に送信された警報データの場合、親局は、警
報の内容に応じて子局の制御を行う等の処理を行う。
【００８１】ＣＰＵ５７は、バッファ６４1 ，６４2 の
夫々から受信したデータブロックを読み出した時点で、
正常なデータであるか不正なデータであるかを判断し、
不正データと判断した場合は、以後、ストップフラグを
受信するまでの間に読み出す受信データを無効とする。
その後、例えば、自局の送信データ生成回路を介して、
相手局にデータの再送信を要求する信号を送信させる処
理を行う。
【００８２】なお、ＣＰＵ５７がバッファ６４1 ，６４
2 から読み出したデータブロック中に不正データを検出
した場合には、以後、バッファ６４1 ，６４2 からのデ
ータブロックの読み出しを停止する方法をとってもよ
い。
【００８３】また、受信データの途中からデータが不正
となって場合で、データが不正になる以前のデータを有
効に使用できるときは、無効となった部分についてだ
け、データの再送信をさせることもできる。
【００８４】なお、伝送路が無線の場合、例えば、フェ
ージングにより比較的長い時間、伝送路の品質劣化が生
じる。また、伝送路が有線の同軸ケーブルの場合も、ケ
ーブルの劣化等により、比較的長い時間の伝送路の品質
劣化が生じる。このような伝送路の品質の劣化が生じた
場合、ＣＰＵ５７は、データの内容を調べることで高い
確率で、不正なデータを検出することができる。
【００８５】上記のように、第２実施例では、送信装置
の送信データ生成回路で、予め設定した所定長のデータ
ブロック毎にコンティニュ・フラグを付加しており、受
信データ処理回路では、バッファ６４，６４2 の２つの
バッファを設けて、コンティニュ・フラグを検出する毎
にデータブロックを書き込むバッファを切り換える。Ｃ
ＰＵ５７は、データブロックの書き込みが行われていな
い側のバッファからデータを読み出す。
【００８６】このため、ＣＰＵ５７は、全データを受信
完了する前の早い時点から受信データの処理を開始し
て、処理時間を短縮することができる。
【００８７】また、伝送路の品質の劣化等により、受信
データの途中からデータが不正となった場合には、この
不正データがバッファ６４，６４2 の一方のバッファに
書き込まれた後、ＣＰＵ５７がこのバッファからデータ
ブロックの読み出しを行った時点で、不正データである
ことを知ることができる。このため、全データの受信を
完了する前の早い時点で不正データ受信時の処理を開始
して、以後の受信データは無視することができ、不正デ
ータ受信時の処理時間を短縮し、かつ、処理を軽減する
ことができる。
【００８８】なお、バッファの数は、第２実施例の２個
に限られず、３個以上のバッファを設けて、コンティニ
ュ・フラグを検出する毎に、順次バッファを切り換える
構成としてもよい。
【００８９】また、第１実施例の構成と第２実施例の構
成を組み合わせて、コンティニュ・フラグで区切られた
各データブロックのデータ長を監視するビットカウンタ
を設け、予め設定した閾値を越えるデータ長のデータブ
ロックを受信した場合には、上記ビットカウンタがＣＰ
Ｕに不正データの受信を通知する構成としてもよい。
【００９０】
【発明の効果】上述の如く、請求項１の発明によれば、
所定値を越えるデータ長のデータを受信した場合には、
データ処理手段に不正データを受信したことを通知する
ため、データ処理手段は、不正データを受信した直後
に、データ格納部からデータを読み出すことなく、不正
データを受信したことを知ることができ、不正データ受
信時の処理を軽減し、処理時間を短縮することができる
特長を有する。
【００９１】請求項２の発明によれば、受信データフレ
ームの所定長のデータブロック毎に付加されている区切
りフラグを検出する毎に受信データを書き込む受信デー
タ格納手段を切り換え、データ処理手段は、データの書
き込みが完了した受信データ格納手段から受信データを
読み出せるため、早い時点から受信データの処理を開始
して処理時間を短縮することができ、また、受信データ
の途中からデータが不正となった場合、不正データを受
信後の区切りフラグ検出直後に不正データ受信時の処理
を開始することができ、不正データ受信時の処理時間を
短縮し、かつ、処理を軽減することができる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の原理構成図である。
【図３】本発明の第１実施例の送信データ生成回路の構
成図である。
【図４】本発明の第１実施例におけるフレームフォーマ
ットの説明図である。
【図５】本発明の第１実施例の受信データ処理回路の構
成図である。
【図６】本発明の第１実施例の受信データ処理回路にお
ける受信処理手順を示すフローチャートである。
【図７】本発明の第２実施例の送信データ生成回路の構
成図である。
【図８】本発明の第２実施例におけるフレームフォーマ
ットの説明図である。
【図９】本発明の第２実施例の受信データ処理回路の構
成図である。
【図１０】本発明の第２実施例の受信データ処理回路に
おける受信処理手順を示すフローチャートである。
【図１１】監視制御を行うデータ送受信装置の一例の構
成図である。
【図１２】従来の一例の受信データ処理回路の構成図で
ある。
【符号の説明】
１２ データ格納部 １３ データ処理手段 １４ 受信データ長監視手段 ２１ データ送信装置 ２２ 送信データ生成手段 ２３ データ受信装置 ２５ 制御手段 ２６1 〜２６n 受信データ格納手段 ２７ データ処理手段 ４１ ＣＰＵ ４２ バッファ ４３ 書込みタイミング作成部 ４４，４８ 送信タイミング作成部 ４５，４９ フラグ作成部 ４６ 切替部 ４７ パラレル／シリアル変換部 ５１ フラグ検出部 ５２ 書込みタイミング作成部 ５３ シリアル／パラレル変換部 ５４ バッファ ５５ ビットカウンタ ５６ カウント値制御部 ５７ ＣＰＵ ６１ フラグ検出部 ６２ 書込みタイミング作成部 ６４1 ，６４2 バッファ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 25/40 Ｅ 9199−5Ｋ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 データ部分の前後にスタートフラグとス
    トップフラグを有するデータフレームよりなるデータを
    受信してデータ格納部（１２）に格納し、データ処理手
    段（１３）により上記格納された受信データを読み出し
    て処理を行うデータ受信装置において、 受信データのデータ部分のデータ長を計数して、所定値
    を越えるデータ長のデータを受信した場合には、上記デ
    ータ処理手段（１３）に不正データを受信したことを通
    知する受信データ長監視手段（１４）を有する構成とし
    たことを特徴とするデータ受信装置。
  2. 【請求項２】 データ部分の前後にスタートフラグとス
    トップフラグを有し、上記データ部分が所定長のデータ
    ブロックに分けられ、上記各データブロック間に区切り
    フラグを付加されたデータフレームよりなるデータを受
    信して、受信データを格納し、データ処理手段（２７）
    により上記格納された受信データを読み出して処理を行
    うデータ受信装置において、 上記受信したデータのデータブロックを格納する複数の
    受信データ格納手段（２６1 〜２６n ）と、 上記受信したデータの上記区切りフラグを受信する毎
    に、上記受信データ格納手段（２６1 〜２６n ）を順次
    切り換えて上記データブロックを書き込ませ、かつ、書
    込みの完了した上記受信データ格納手段（２６1 〜２６
    n ）についての書込み完了通知を上記データ処理手段
    （２７）に供給し、上記書込みの完了した受信データ格
    納手段（２６1 〜２６n ）からの読み出しをさせる制御
    手段（２５）とを有する構成としたことを特徴とするデ
    ータ受信装置。
  3. 【請求項３】 前記データ処理手段（２７）は、前記受
    信データ格納手段（２６1 〜２６n ）から読み出した受
    信データを不正データであると判断した場合に、以後、
    上記受信データ格納手段（２６1 〜２６n ）からの受信
    データの読み出しを停止するか、又は、読み出した受信
    データを無効とすることを特徴とする請求項２記載のデ
    ータ受信装置。
  4. 【請求項４】 データ部分の前後にスタートフラグとス
    トップフラグを有するデータフレームよりなるデータを
    データ送信装置（２１）により生成して伝送路（２８）
    を介してデータ受信装置（２３）に送信し、データ受信
    装置（２３）により上記データフレームよりなるデータ
    を受信して格納し、データ処理手段（２７）により上記
    格納された受信データを読み出して処理を行うデータ送
    受信装置において、 前記データ送信装置（２１）は、 スタートフラグとストップフラグ間のデータを所定長の
    データブロックに分け、上記各データブロック間に区切
    りフラグを付加したデータフレームよりなるデータを生
    成する送信データ生成手段（２２）を有し、 上記データ送信装置（２１）から送信されたデータフレ
    ームを受信するデータ受信装置（２３）は、 上記受信したデータのデータブロックを格納する複数の
    受信データ格納手段（２６1 〜２６n ）と、 上記受信したデータの上記区切りフラグを受信する毎
    に、上記受信データ格納手段（２６1 〜２６n ）を順次
    切り換えて上記データブロックを書き込ませ、かつ、書
    込みの完了した上記受信データ格納手段（２６1 〜２６
    n ）についての書込み完了通知を上記データ処理手段
    （２７）に供給し、上記書込みの完了した受信データ格
    納手段（２６1 〜２６n ）からの読み出しをさせる制御
    手段（２５）とを有する構成としたことを特徴とするデ
    ータ送受信装置。
JP5108481A 1993-05-10 1993-05-10 データ受信装置及びデータ送受信装置 Withdrawn JPH06318965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5108481A JPH06318965A (ja) 1993-05-10 1993-05-10 データ受信装置及びデータ送受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5108481A JPH06318965A (ja) 1993-05-10 1993-05-10 データ受信装置及びデータ送受信装置

Publications (1)

Publication Number Publication Date
JPH06318965A true JPH06318965A (ja) 1994-11-15

Family

ID=14485854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5108481A Withdrawn JPH06318965A (ja) 1993-05-10 1993-05-10 データ受信装置及びデータ送受信装置

Country Status (1)

Country Link
JP (1) JPH06318965A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204785A (ja) * 1995-01-31 1996-08-09 Nec Corp 回線障害監視方法及び装置
JPH09018455A (en) * 1995-06-30 1997-01-17 Nec Corp Flag synchronizing system communication equipment
JPH10242972A (ja) * 1997-02-24 1998-09-11 Nippon Telegr & Teleph Corp <Ntt> Ｕｐｃ装置ならびに輻輳制御方法及び装置
JP2003525503A (ja) * 2000-03-03 2003-08-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 受信されたデータストリームと同期を取るための手段を有するデータキャリア
JP2016059792A (ja) * 2015-06-22 2016-04-25 山佐株式会社 遊技機用制御装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204785A (ja) * 1995-01-31 1996-08-09 Nec Corp 回線障害監視方法及び装置
JPH09018455A (en) * 1995-06-30 1997-01-17 Nec Corp Flag synchronizing system communication equipment
JPH10242972A (ja) * 1997-02-24 1998-09-11 Nippon Telegr & Teleph Corp <Ntt> Ｕｐｃ装置ならびに輻輳制御方法及び装置
JP2003525503A (ja) * 2000-03-03 2003-08-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 受信されたデータストリームと同期を取るための手段を有するデータキャリア
JP4758587B2 (ja) * 2000-03-03 2011-08-31 エヌエックスピー ビー ヴィ 受信されたデータストリームと同期を取るための手段を有するデータキャリア
JP2016059792A (ja) * 2015-06-22 2016-04-25 山佐株式会社 遊技機用制御装置

Similar Documents

Publication Publication Date Title
JP3955568B2 (ja) 通信装置のバッテリ寿命を延ばすための方法及び装置
US6131045A (en) Radio communication device for restricting specific function and method for restricting the function
US6636745B2 (en) Method and apparatus to shorten call-setup time
JPH06318965A (ja) データ受信装置及びデータ送受信装置
JPH09182123A (ja) Ａｃｋ−ｂａｃｋ通信システムにおいて重複メッセージを提供する方法および装置
AU675873B2 (en) Power supply control for a receiver
JP3194373B2 (ja) 網接続インタフェース装置及びその障害検出方法ならびに障害検出プログラムを格納した記憶媒体
JP3454264B2 (ja) 無線通信システムおよび無線通信方法
JP2001177508A (ja) 無線通信装置
JP3811629B2 (ja) 無線移動機の受信レベル測定方法
JP2947312B2 (ja) コードレス電話機
JPH0575622A (ja) 優先度付き緊急通信制御方式
JP2697628B2 (ja) 伝送路同期検出システム
JP2626914B2 (ja) 多元接続装置
JPH0583158A (ja) 特定小電力無線システム
JP2754684B2 (ja) 通信回線試験装置
JPH06303280A (ja) ファクシミリ用モデム装置
JPS61228749A (ja) 同報通信方式における誤り制御方式
JPH0319742B2 (ja)
JPH0537446A (ja) 選択呼出通信システム
JPS63246946A (ja) ル−プ構造ネツトワ−クにおける通信装置の障害検出方式
JPH06284115A (ja) 無線通信方法
JPH08331161A (ja) データ伝送装置
JPH10178669A (ja) 間欠受信制御装置
JPH057212A (ja) 通信制御装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801