JPH06311772A - モータ制御方式 - Google Patents
モータ制御方式Info
- Publication number
- JPH06311772A JPH06311772A JP5112436A JP11243693A JPH06311772A JP H06311772 A JPH06311772 A JP H06311772A JP 5112436 A JP5112436 A JP 5112436A JP 11243693 A JP11243693 A JP 11243693A JP H06311772 A JPH06311772 A JP H06311772A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- phase
- output
- signal
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】
【目的】 位相系のサーボループと速度系のサーボルー
プを備えるモータ制御方式において、モータの過渡時の
引き込みを安定化すると共に、低速のＣＰＵを用いて構
成してもＣＰＵの動作効率を悪化しないようにするこ
と。 【構成】 位相系のサーボループ内にモータ８の回転速
度を設定する第１の基準信号ＦＲ１の周波数に応じた電
圧信号ｅｖを発生する速度検出器１を設けることによ
り、モータ８の過渡時にモータ８を安定にほぼ所定の回
転速度とする。その後、位相系のサーボループ内の位相
検出器４によりモータ８の回転位相を検出して、第１の
基準信号ＦＲ１の位相になるように制御する。また、速
度系のサーボループに印加される第２の基準信号ＦＲ２
の周波数をＦＲ１より高く設定することにより、高速に
速度系がモータ８の回転速度を引き込むことが出来るよ
うにする。
プを備えるモータ制御方式において、モータの過渡時の
引き込みを安定化すると共に、低速のＣＰＵを用いて構
成してもＣＰＵの動作効率を悪化しないようにするこ
と。 【構成】 位相系のサーボループ内にモータ８の回転速
度を設定する第１の基準信号ＦＲ１の周波数に応じた電
圧信号ｅｖを発生する速度検出器１を設けることによ
り、モータ８の過渡時にモータ８を安定にほぼ所定の回
転速度とする。その後、位相系のサーボループ内の位相
検出器４によりモータ８の回転位相を検出して、第１の
基準信号ＦＲ１の位相になるように制御する。また、速
度系のサーボループに印加される第２の基準信号ＦＲ２
の周波数をＦＲ１より高く設定することにより、高速に
速度系がモータ８の回転速度を引き込むことが出来るよ
うにする。
Description
【０００１】
【産業上の利用分野】本発明は、モータの回転速度及び
位相を制御するモータ制御方式に関するものであり、特
に磁気記録再生装置のキャプスタンモータやドラムモー
タの制御に適用して好適なものである。
位相を制御するモータ制御方式に関するものであり、特
に磁気記録再生装置のキャプスタンモータやドラムモー
タの制御に適用して好適なものである。
【０００２】
【従来の技術】モータの回転速度や位相を制御すること
は従来から一般に行われていることであるが、ＶＴＲ等
に用いられているモータにおいては特に精密なサーボ制
御が求められている。
は従来から一般に行われていることであるが、ＶＴＲ等
に用いられているモータにおいては特に精密なサーボ制
御が求められている。
【０００３】このような、ＶＴＲのモータ制御装置の従
来の一例を図６に示す。この図において、４１は垂直同
期信号から作成された基準信号ＦＲ１とＣＴＬアンプ４
２との出力信号との位相差を検出する位相検出器、４２
はコントロールヘッドで再生されたコントロール信号を
増幅するＣＴＬアンプ、４３は位相検出器４１の出力ｅ
ｐと速度検出器４７の出力ｅｖとを加算する加算器、４
４は加算器４３の出力ｅｏに対応してモータ４５を駆動
するドライブ信号を形成するドライブアンプ、４５はキ
ャプスタンを回転駆動するキャプスタンモータ、４６は
キャプスタンモータ４５の回転速度を検知する周波数発
電器（以下、ＦＧと記す）、４７はＦＧ４６の出力を受
けてキャプスタンモータ４５の回転速度に応じた電圧信
号ｅｖを出力する速度検出器、４８はキャプスタンによ
り所定の速度で送られるテープ、４９はテープ４８に記
録されたコントロールトラックからコントロール信号を
再生するコントロールヘッドである。
来の一例を図６に示す。この図において、４１は垂直同
期信号から作成された基準信号ＦＲ１とＣＴＬアンプ４
２との出力信号との位相差を検出する位相検出器、４２
はコントロールヘッドで再生されたコントロール信号を
増幅するＣＴＬアンプ、４３は位相検出器４１の出力ｅ
ｐと速度検出器４７の出力ｅｖとを加算する加算器、４
４は加算器４３の出力ｅｏに対応してモータ４５を駆動
するドライブ信号を形成するドライブアンプ、４５はキ
ャプスタンを回転駆動するキャプスタンモータ、４６は
キャプスタンモータ４５の回転速度を検知する周波数発
電器（以下、ＦＧと記す）、４７はＦＧ４６の出力を受
けてキャプスタンモータ４５の回転速度に応じた電圧信
号ｅｖを出力する速度検出器、４８はキャプスタンによ
り所定の速度で送られるテープ、４９はテープ４８に記
録されたコントロールトラックからコントロール信号を
再生するコントロールヘッドである。
【０００４】図６に示すモータ制御装置において、垂直
同期信号から作成された基準信号ＦＲ１は位相検出器４
１に印加されて、ＣＴＬアンプ４２で増幅されたコント
ロール信号との位相差が検出され、その位相差に応じた
電圧信号ｅｐが出力される。また、キャプスタンモータ
４５の回転速度を検出するＦＧ４６の出力から速度検出
器４７はキャプスタンモータ４５の回転速度に応じた電
圧信号ｅｖを出力する。
同期信号から作成された基準信号ＦＲ１は位相検出器４
１に印加されて、ＣＴＬアンプ４２で増幅されたコント
ロール信号との位相差が検出され、その位相差に応じた
電圧信号ｅｐが出力される。また、キャプスタンモータ
４５の回転速度を検出するＦＧ４６の出力から速度検出
器４７はキャプスタンモータ４５の回転速度に応じた電
圧信号ｅｖを出力する。
【０００５】位相検出器４１の出力ｅｐと速度検出器４
７の出力ｅｖは加算器４３に印加されて加算され電圧信
号ｅｏとされる。加算器４３の出力ｅｏはドライブアン
プ４４に印加されてモータ４５を駆動するドライブ信号
が形成され、キャプスタンモータ４５はこれにより駆動
制御される。モータ４５の回転速度が低下したとする
と、ＦＧ４６の出力周波数が低下し、このため、速度検
出器４７の出力ｅｖが低下する。すると、出力ｅｖは反
転して加算されているため、加算器４３の出力ｅｏは上
昇し、キャプスタンモータ４５の回転速度は上昇するよ
うドライブアンプ４４により制御される。この結果、キ
ャプスタンモータ４５の回転速度は一定になるように制
御される。
７の出力ｅｖは加算器４３に印加されて加算され電圧信
号ｅｏとされる。加算器４３の出力ｅｏはドライブアン
プ４４に印加されてモータ４５を駆動するドライブ信号
が形成され、キャプスタンモータ４５はこれにより駆動
制御される。モータ４５の回転速度が低下したとする
と、ＦＧ４６の出力周波数が低下し、このため、速度検
出器４７の出力ｅｖが低下する。すると、出力ｅｖは反
転して加算されているため、加算器４３の出力ｅｏは上
昇し、キャプスタンモータ４５の回転速度は上昇するよ
うドライブアンプ４４により制御される。この結果、キ
ャプスタンモータ４５の回転速度は一定になるように制
御される。
【０００６】また、トラッキングがずれると、コントロ
ールヘッド４９で再生されたコントロール信号の位相が
変化し、基準信号ＦＲ１とコントロール信号ｆＣＴＬと
の位相差が大きくなる。すると、その位相差に応じた電
圧信号ｅｐが位相検出器４１から出力されるため、加算
器４３の出力電圧信号ｅｏも同様に変化し、キャプスタ
ンによるテープ４８の送りがキャプスタンモータ４５に
より制御される。この結果、再生ヘッドのトラッキング
が常にとれるようにキャプスタンはキャプスタンモータ
４５により制御される。
ールヘッド４９で再生されたコントロール信号の位相が
変化し、基準信号ＦＲ１とコントロール信号ｆＣＴＬと
の位相差が大きくなる。すると、その位相差に応じた電
圧信号ｅｐが位相検出器４１から出力されるため、加算
器４３の出力電圧信号ｅｏも同様に変化し、キャプスタ
ンによるテープ４８の送りがキャプスタンモータ４５に
より制御される。この結果、再生ヘッドのトラッキング
が常にとれるようにキャプスタンはキャプスタンモータ
４５により制御される。
【０００７】
【発明が解決しようとする課題】図６に示すようなモー
タ制御装置によれば、モータ４５が一度ロックした後は
非常に安定な制御を行うことが出来るが、次のような欠
点がある。位相検出器４１からの位相エラー信号である
出力ｅｐと、速度検出器４７からの速度エラー信号であ
る出力ｅｖの加算結果がフィードバックされて、２重の
サーボループによりモータ４５は制御されているが、こ
の出力ｅｐと出力ｅｖとの比率はサーボ系の安定性に配
慮しながら実験的に決定されている。
タ制御装置によれば、モータ４５が一度ロックした後は
非常に安定な制御を行うことが出来るが、次のような欠
点がある。位相検出器４１からの位相エラー信号である
出力ｅｐと、速度検出器４７からの速度エラー信号であ
る出力ｅｖの加算結果がフィードバックされて、２重の
サーボループによりモータ４５は制御されているが、こ
の出力ｅｐと出力ｅｖとの比率はサーボ系の安定性に配
慮しながら実験的に決定されている。
【０００８】しかしながら、この加算比率は小さすぎて
も大きすぎてもキャプスタンモータ４５の立ち上げ時等
の位相引き込みの過渡時には、出力ｅｐと出力ｅｖとの
相互干渉が生じて不安定な位相引き込み動作となった
り、ロックインタイムが不確定になるという問題点があ
った。そこで、本発明は位相引き込みの過渡時にも安定
に位相引き込みが出来る共に、モータのアクセスを高速
に行えるようにしたモータ制御方式を提供することを目
的としている。
も大きすぎてもキャプスタンモータ４５の立ち上げ時等
の位相引き込みの過渡時には、出力ｅｐと出力ｅｖとの
相互干渉が生じて不安定な位相引き込み動作となった
り、ロックインタイムが不確定になるという問題点があ
った。そこで、本発明は位相引き込みの過渡時にも安定
に位相引き込みが出来る共に、モータのアクセスを高速
に行えるようにしたモータ制御方式を提供することを目
的としている。
【０００９】また、図６に示すモータ制御方式におい
て、２重のサーボループをマイクロコンピュータ（以
下、ＣＰＵと記す）制御により構成しようとすると、特
に速度系の処理は高速に行う必要があることから、モー
タの制御を行うためのＣＰＵにはかなりの負担を強いら
れることになる。特に、ＶＴＲに搭載されているＣＰＵ
は、モータ制御だけでなく、故障診断やシステム制御、
サーボデータの計測等の処理も行うように一般に構成さ
れているため、ＣＰＵにはこれらを処理するための時間
が必要である。それにもかかわらず、演算処理時間のほ
とんどがモータを制御するために費やされてしまい、他
の仕事を処理する余裕がなくなってしまうため、ＣＰＵ
の動作効率が低下するという問題点があった。
て、２重のサーボループをマイクロコンピュータ（以
下、ＣＰＵと記す）制御により構成しようとすると、特
に速度系の処理は高速に行う必要があることから、モー
タの制御を行うためのＣＰＵにはかなりの負担を強いら
れることになる。特に、ＶＴＲに搭載されているＣＰＵ
は、モータ制御だけでなく、故障診断やシステム制御、
サーボデータの計測等の処理も行うように一般に構成さ
れているため、ＣＰＵにはこれらを処理するための時間
が必要である。それにもかかわらず、演算処理時間のほ
とんどがモータを制御するために費やされてしまい、他
の仕事を処理する余裕がなくなってしまうため、ＣＰＵ
の動作効率が低下するという問題点があった。
【００１０】これを解決するには高速のＣＰＵを使用す
ればよいが、高速のＣＰＵは高価であるため、このよう
なＣＰＵを使用すると製品のコストを押し上げてしまう
という問題点があった。そこで、本発明はモータのサー
ボ制御に低速のＣＰＵを用いてもＣＰＵの動作効率を低
下させないようにすることを第２の目的としている。
ればよいが、高速のＣＰＵは高価であるため、このよう
なＣＰＵを使用すると製品のコストを押し上げてしまう
という問題点があった。そこで、本発明はモータのサー
ボ制御に低速のＣＰＵを用いてもＣＰＵの動作効率を低
下させないようにすることを第２の目的としている。
【００１１】
【課題を解決するための手段】上記第１の目的を達成す
るために本発明は、第１のサーボループに設けた速度検
出器により、第１の基準信号に対応した電圧信号を出力
し、この電圧信号を用いて第１の基準信号より高い周波
数の第２の基準信号を発生し、この第２の基準信号を第
２のサーボループ内の位相サーボに印加することにより
モータを安定に所定の速度に立ち上げるようにしたもの
である。
るために本発明は、第１のサーボループに設けた速度検
出器により、第１の基準信号に対応した電圧信号を出力
し、この電圧信号を用いて第１の基準信号より高い周波
数の第２の基準信号を発生し、この第２の基準信号を第
２のサーボループ内の位相サーボに印加することにより
モータを安定に所定の速度に立ち上げるようにしたもの
である。
【００１２】また、上記第２の目的を達成するために本
発明は、第１のサーボループである位相系のサーボの演
算処理をＣＰＵで行い、高速の演算処理を必要とする第
２のサーボループである速度系のサーボを通常のハード
ウエア回路で構成するようにしたものである。
発明は、第１のサーボループである位相系のサーボの演
算処理をＣＰＵで行い、高速の演算処理を必要とする第
２のサーボループである速度系のサーボを通常のハード
ウエア回路で構成するようにしたものである。
【００１３】
【作用】本発明によれば、モータを安定に立ち上げるこ
とが出来るため、ＶＴＲ等に用いるとプログラムプレイ
等のように再生スピードを連続可変することを容易に達
成することができる。また、低速のＣＰＵを用いてもＣ
ＰＵの動作効率が悪化しなくなり、種々の仕事をモータ
制御を行うＣＰＵを用いて処理することが出来るように
なる。
とが出来るため、ＶＴＲ等に用いるとプログラムプレイ
等のように再生スピードを連続可変することを容易に達
成することができる。また、低速のＣＰＵを用いてもＣ
ＰＵの動作効率が悪化しなくなり、種々の仕事をモータ
制御を行うＣＰＵを用いて処理することが出来るように
なる。
【００１４】
【実施例】図１に本発明の第１実施例のモータ制御方式
を示す。この図において、１はビデオ信号の垂直同期信
号から作成した第１の基準信号ＦＲ１の周波数に比例す
る電圧信号ｅｖを出力する速度検出器、２はコントロー
ルヘッド１１で磁気テープ上に記録されたコントロール
信号を再生し、そのコントロール信号を増幅するＣＴＬ
アンプ、３は速度検出器１の出力ｅｖと位相検出器４の
出力ｅｐとを加算する加算器、４は第１の基準信号ＦＲ
１の位相とコントロール信号ｆCTL との位相差出力ｅｐ
を出力する位相検出器、５は加算器３の加算出力ｅｏに
比例する周波数信号を第２の基準信号ＦＲ２として出力
する電圧−周波数変換器（以下、Ｖ−Ｆ変換器と記す）
あるいはタイマー、６は第２の基準信号ＦＲ２にＦＧ９
の周波数信号を位相ロックするための位相サーボブロッ
クである。
を示す。この図において、１はビデオ信号の垂直同期信
号から作成した第１の基準信号ＦＲ１の周波数に比例す
る電圧信号ｅｖを出力する速度検出器、２はコントロー
ルヘッド１１で磁気テープ上に記録されたコントロール
信号を再生し、そのコントロール信号を増幅するＣＴＬ
アンプ、３は速度検出器１の出力ｅｖと位相検出器４の
出力ｅｐとを加算する加算器、４は第１の基準信号ＦＲ
１の位相とコントロール信号ｆCTL との位相差出力ｅｐ
を出力する位相検出器、５は加算器３の加算出力ｅｏに
比例する周波数信号を第２の基準信号ＦＲ２として出力
する電圧−周波数変換器（以下、Ｖ−Ｆ変換器と記す）
あるいはタイマー、６は第２の基準信号ＦＲ２にＦＧ９
の周波数信号を位相ロックするための位相サーボブロッ
クである。
【００１５】さらに、７は位相サーボブロック６の出力
をパワー増幅してモータ８を位相サーボブロック６の出
力に応じて駆動するドライブアンプ、８はキャプスタン
を駆動制御するキャプスタンモータ、９はモータの回転
速度を検出する周波数発電機（ＦＧ）、１０は記録再生
されるテープ、１１はテープ１０に記録されたコントロ
ールトラックからコントロール信号ｆCTL を再生するコ
ントロールヘッド、１２はキャプスタンモータ８の立ち
上げ時に位相検出器４の出力ｅｐを加算器３に印加しな
いようにするスイッチである。
をパワー増幅してモータ８を位相サーボブロック６の出
力に応じて駆動するドライブアンプ、８はキャプスタン
を駆動制御するキャプスタンモータ、９はモータの回転
速度を検出する周波数発電機（ＦＧ）、１０は記録再生
されるテープ、１１はテープ１０に記録されたコントロ
ールトラックからコントロール信号ｆCTL を再生するコ
ントロールヘッド、１２はキャプスタンモータ８の立ち
上げ時に位相検出器４の出力ｅｐを加算器３に印加しな
いようにするスイッチである。
【００１６】この実施例では、第１のサーボループ（位
相系）は速度検出器１と位相検出器４及び加算器３から
構成されており、第２のサーボループ（速度系）はＶ−
Ｆ変換器５と位相サーボブロック６とで構成されてい
る。このように構成されたモータ制御方式において、キ
ャプスタンモータ８が一度ロックした後で、トラッキン
グがずれようとするとコントロールトラックから再生さ
れたコントロール信号ｆCTL の位相がずれるようにな
る。この位相のずれは、スイッチ１２が閉じられている
ので基準信号ＦＲ１の位相を基準位相とする位相検出器
４により検出され、その出力ｅｐは加算器３に印加され
る。このため、加算器３からはこの位相差出力ｅｐを含
む加算出力ｅｏが出力される。
相系）は速度検出器１と位相検出器４及び加算器３から
構成されており、第２のサーボループ（速度系）はＶ−
Ｆ変換器５と位相サーボブロック６とで構成されてい
る。このように構成されたモータ制御方式において、キ
ャプスタンモータ８が一度ロックした後で、トラッキン
グがずれようとするとコントロールトラックから再生さ
れたコントロール信号ｆCTL の位相がずれるようにな
る。この位相のずれは、スイッチ１２が閉じられている
ので基準信号ＦＲ１の位相を基準位相とする位相検出器
４により検出され、その出力ｅｐは加算器３に印加され
る。このため、加算器３からはこの位相差出力ｅｐを含
む加算出力ｅｏが出力される。
【００１７】そして、この変化した加算出力ｅｏに比例
して第２の基準信号ＦＲ２の周波数が変化し、これに応
じて位相サーボブロック６がキャプスタンモータ８をド
ライブアンプ７を介して制御することにより、キャプス
タンによるテープ１０の送りが制御されてトラッキング
が合うようにされる。
して第２の基準信号ＦＲ２の周波数が変化し、これに応
じて位相サーボブロック６がキャプスタンモータ８をド
ライブアンプ７を介して制御することにより、キャプス
タンによるテープ１０の送りが制御されてトラッキング
が合うようにされる。
【００１８】また、キャプスタンモータ８の回転速度が
変化しようとするとＦＧ９の出力周波数が変化し、これ
をうけて位相サーボブロック６がドライブアンプ７を介
してキャプスタンモータ８の回転速度を制御することに
より、キャプスタンモータ８の回転速度が制御され第２
の基準信号ＦＲ２に一致するようになるため、キャプス
タンモータ８の回転速度は一定とされる。
変化しようとするとＦＧ９の出力周波数が変化し、これ
をうけて位相サーボブロック６がドライブアンプ７を介
してキャプスタンモータ８の回転速度を制御することに
より、キャプスタンモータ８の回転速度が制御され第２
の基準信号ＦＲ２に一致するようになるため、キャプス
タンモータ８の回転速度は一定とされる。
【００１９】ここで、図１に示すモータ制御方式は、制
御されるキャプスタンモータ８の立ち上げ時の動作に特
徴があるので、この動作につき説明する。この実施例で
は、立ち上げ時にはスイッチ１２は閉じておらず、位相
検出器４の出力ｅｐは加算器３に印加されていない。こ
の状態において、設定しようとするキャプスタンモータ
８の回転速度に応じた第１の基準信号ＦＲ１を発生し、
この第１の基準信号ＦＲ１を速度検出器１に印加する。
御されるキャプスタンモータ８の立ち上げ時の動作に特
徴があるので、この動作につき説明する。この実施例で
は、立ち上げ時にはスイッチ１２は閉じておらず、位相
検出器４の出力ｅｐは加算器３に印加されていない。こ
の状態において、設定しようとするキャプスタンモータ
８の回転速度に応じた第１の基準信号ＦＲ１を発生し、
この第１の基準信号ＦＲ１を速度検出器１に印加する。
【００２０】速度検出器１は第１の基準信号ＦＲ１の周
波数に応じた電圧信号ｅｖを出力し、加算器３に印加す
る。加算器３には出力ｅｐが印加されていないため出力
ｅｖと等しい加算器３の出力ｅｏがＶ−Ｆ変換器５に印
加される。Ｖ−Ｆ変換器５は加算器３の出力である電圧
信号ｅｖに比例した高い周波数の第２の基準信号を発生
する。この周波数は、例えば第１の基準信号ＦＲ１の周
波数の１０倍とされている。
波数に応じた電圧信号ｅｖを出力し、加算器３に印加す
る。加算器３には出力ｅｐが印加されていないため出力
ｅｖと等しい加算器３の出力ｅｏがＶ−Ｆ変換器５に印
加される。Ｖ−Ｆ変換器５は加算器３の出力である電圧
信号ｅｖに比例した高い周波数の第２の基準信号を発生
する。この周波数は、例えば第１の基準信号ＦＲ１の周
波数の１０倍とされている。
【００２１】この第２の基準信号ＦＲ２は位相サーボブ
ロック６に印加され、ＦＧ９から出力される周波数信号
ｆｇの位相と比較されることにより、この周波数信号ｆ
ｇの位相が第２の基準信号ＦＲ２と合致するように、キ
ャプスタンモータ８の回転速度がドライブアンプ７を介
して制御される。このような動作によれば、立ち上げ時
に第１の基準信号ＦＲ１の周波数に比例する高い周波数
の第２の基準信号を用いているため、第２のサーボルー
プの応答性は早い。このため、キャプスタンモータ８を
安定にかつ高速に立ち上げることが出来るようになる。
ロック６に印加され、ＦＧ９から出力される周波数信号
ｆｇの位相と比較されることにより、この周波数信号ｆ
ｇの位相が第２の基準信号ＦＲ２と合致するように、キ
ャプスタンモータ８の回転速度がドライブアンプ７を介
して制御される。このような動作によれば、立ち上げ時
に第１の基準信号ＦＲ１の周波数に比例する高い周波数
の第２の基準信号を用いているため、第２のサーボルー
プの応答性は早い。このため、キャプスタンモータ８を
安定にかつ高速に立ち上げることが出来るようになる。
【００２２】キャプスタンモータ８が設定すべき回転速
度までほぼ立ち上がると、後述するようにスイッチ１２
が駆動信号ｔｏにより閉じられる。すると、位相検出器
４の位相検出出力ｅｐが加算器３に印加されるようにな
り、コントロール信号ｆCTLと第１の基準信号の位相差
によりキャプスタンモータ８が制御されるため、トラッ
キングが合致するようにキャプスタンモータ８は制御さ
れることになる。
度までほぼ立ち上がると、後述するようにスイッチ１２
が駆動信号ｔｏにより閉じられる。すると、位相検出器
４の位相検出出力ｅｐが加算器３に印加されるようにな
り、コントロール信号ｆCTLと第１の基準信号の位相差
によりキャプスタンモータ８が制御されるため、トラッ
キングが合致するようにキャプスタンモータ８は制御さ
れることになる。
【００２３】なお、スイッチ１２を駆動するタイミング
ｔｏは、例えばキャプスタンモータ８の慣性やトルク特
性により予め設定したタイミングを用いたり、あるいは
ＦＧの出力周波数を監視していて設定すべき回転速度に
ほぼなったことが検出された時にスイッチ１２を閉じる
ようにしてもよい。図１に示すモータ制御方式はこのよ
うな動作を行うため、第１の基準信号ＦＲ１の周波数を
プログラムにより順次変化させることにより、スロー再
生や倍速再生等のプログラムプレイを連続して行うこと
が出来るようになる。
ｔｏは、例えばキャプスタンモータ８の慣性やトルク特
性により予め設定したタイミングを用いたり、あるいは
ＦＧの出力周波数を監視していて設定すべき回転速度に
ほぼなったことが検出された時にスイッチ１２を閉じる
ようにしてもよい。図１に示すモータ制御方式はこのよ
うな動作を行うため、第１の基準信号ＦＲ１の周波数を
プログラムにより順次変化させることにより、スロー再
生や倍速再生等のプログラムプレイを連続して行うこと
が出来るようになる。
【００２４】次に、図２に、上記したモータ制御方式の
動作パルス波形を示す。この図に示すパルスのタイミン
グはキャプスタンモータ８の回転速度及び位相が第１の
基準信号ＦＲ１にロックされている場合を示している。
ロック時には、第１の基準信号ＦＲ１と、コントロール
信号ｆCTL とが位相検出器４に印加されて両者の位相が
合致するよう制御するための出力ｅｐが出力されるので
あるが、この場合図示されているように両者の位相が合
致しているため、キャプスタンモータ８を制御するため
の回転エラー信号は出力されていない。
動作パルス波形を示す。この図に示すパルスのタイミン
グはキャプスタンモータ８の回転速度及び位相が第１の
基準信号ＦＲ１にロックされている場合を示している。
ロック時には、第１の基準信号ＦＲ１と、コントロール
信号ｆCTL とが位相検出器４に印加されて両者の位相が
合致するよう制御するための出力ｅｐが出力されるので
あるが、この場合図示されているように両者の位相が合
致しているため、キャプスタンモータ８を制御するため
の回転エラー信号は出力されていない。
【００２５】また、図に示すように第２の基準信号ＦＲ
２は第１の基準信号ＦＲ１の１０倍の周波数信号とさ
れ、ＦＧ９から出力される周波数信号はロック時に第２
の基準信号ＦＲ２の周波数の１／４となるようにされて
いる。そして、トラッキングがずれると、点線で示すよ
うにコントロール信号ｆCTLの位相が第１の基準信号Ｆ
Ｒ１の位相にたいしてずれるようになる。また、キャプ
スタンモータ８の回転速度がずれている時はＦＧ９から
出力される周波数信号ｆｇの周波数が第２の基準信号Ｆ
Ｒ２の周波数に対してずれるようになる。これらのずれ
は、位相検出器４あるいは位相サーボブロック６により
検出されて、前記したように第１の基準信号ＦＲ１ある
いは第２の基準信号ＦＲ２に合致するようキャプスタン
モータ８が制御される。
２は第１の基準信号ＦＲ１の１０倍の周波数信号とさ
れ、ＦＧ９から出力される周波数信号はロック時に第２
の基準信号ＦＲ２の周波数の１／４となるようにされて
いる。そして、トラッキングがずれると、点線で示すよ
うにコントロール信号ｆCTLの位相が第１の基準信号Ｆ
Ｒ１の位相にたいしてずれるようになる。また、キャプ
スタンモータ８の回転速度がずれている時はＦＧ９から
出力される周波数信号ｆｇの周波数が第２の基準信号Ｆ
Ｒ２の周波数に対してずれるようになる。これらのずれ
は、位相検出器４あるいは位相サーボブロック６により
検出されて、前記したように第１の基準信号ＦＲ１ある
いは第２の基準信号ＦＲ２に合致するようキャプスタン
モータ８が制御される。
【００２６】次に、位相サーボブロック６の構成の一例
を図３に、その動作波形図を図４に示す。図３に示す位
相サーボブロックはすでに先願として出願されているも
のであるので、その概略を説明することにする。図３に
示すように、ＦＧ９から出力される２相の信号ｆａ及び
ｆｂをコンパレータからなるパルス整形回路３５ａ，３
５ｂに印加し、その整形出力Ｆａを非反転増幅器３１ａ
及び反転増幅器３２ａに印加し、整形出力Ｆｂを非反転
増幅器３１及び反転増幅器３２ｂに印加する。これらの
増幅器の出力信号はそれぞれ９０度ずつ位相の異なるＦ
1 ，Ｆ2 ，Ｆ3 ，Ｆ4 とされて選択回路３３に入力され
る。
を図３に、その動作波形図を図４に示す。図３に示す位
相サーボブロックはすでに先願として出願されているも
のであるので、その概略を説明することにする。図３に
示すように、ＦＧ９から出力される２相の信号ｆａ及び
ｆｂをコンパレータからなるパルス整形回路３５ａ，３
５ｂに印加し、その整形出力Ｆａを非反転増幅器３１ａ
及び反転増幅器３２ａに印加し、整形出力Ｆｂを非反転
増幅器３１及び反転増幅器３２ｂに印加する。これらの
増幅器の出力信号はそれぞれ９０度ずつ位相の異なるＦ
1 ，Ｆ2 ，Ｆ3 ，Ｆ4 とされて選択回路３３に入力され
る。
【００２７】選択回路３３において、入力された４相の
信号Ｆ1 〜Ｆ4 は、同期信号発生回路３４から出力され
る同期信号（Ｓ0 ，Ｓ1 ）の状態によってその内の一つ
が選択される。すなわち、同期信号（Ｓ0 ，Ｓ1 ）の状
態が（０，１）のＴ4 の区間は信号Ｆ4 を選択し、
（０，０）区間Ｔ1 では信号Ｆ1 を選択し、（１，０）
の区間Ｔ2 では信号Ｆ2 を選択し、（０，１）の区間Ｔ
3 では信号Ｆ3 をそれぞれ繰り返し選択することによ
り、信号Ｆ1 の１／４の周期のパルス信号ｅを得るよう
にしている。
信号Ｆ1 〜Ｆ4 は、同期信号発生回路３４から出力され
る同期信号（Ｓ0 ，Ｓ1 ）の状態によってその内の一つ
が選択される。すなわち、同期信号（Ｓ0 ，Ｓ1 ）の状
態が（０，１）のＴ4 の区間は信号Ｆ4 を選択し、
（０，０）区間Ｔ1 では信号Ｆ1 を選択し、（１，０）
の区間Ｔ2 では信号Ｆ2 を選択し、（０，１）の区間Ｔ
3 では信号Ｆ3 をそれぞれ繰り返し選択することによ
り、信号Ｆ1 の１／４の周期のパルス信号ｅを得るよう
にしている。
【００２８】信号ｅは、第２の基準信号ＦＲ２とＦＧ９
から出力される信号ｆａあるいはｆｂとの位相誤差電圧
信号であって、この誤差電圧信号ｅを位相検波回路で検
波してドライブアンプ７に印加することにより、この閉
ループでキャプスタンモータ８が第２の基準信号ＦＲ２
に応じた回転速度となるよう制御される。なお、第２の
基準信号ＦＲ２は１／Ｎカウンタ回路３６に供給されて
ＦＧ９から出力される周波数に合うように分周されると
共に、その分周出力Ｓ0 ，Ｓ1 は同期検出回路３７に印
加されて、ＦＧ９から出力される信号Ｆａ，Ｆｂと比較
され、その出力Ｃｏによりカウンタ回路３６の入力ＣＬ
が制御されている。
から出力される信号ｆａあるいはｆｂとの位相誤差電圧
信号であって、この誤差電圧信号ｅを位相検波回路で検
波してドライブアンプ７に印加することにより、この閉
ループでキャプスタンモータ８が第２の基準信号ＦＲ２
に応じた回転速度となるよう制御される。なお、第２の
基準信号ＦＲ２は１／Ｎカウンタ回路３６に供給されて
ＦＧ９から出力される周波数に合うように分周されると
共に、その分周出力Ｓ0 ，Ｓ1 は同期検出回路３７に印
加されて、ＦＧ９から出力される信号Ｆａ，Ｆｂと比較
され、その出力Ｃｏによりカウンタ回路３６の入力ＣＬ
が制御されている。
【００２９】また、第１の基準信号により複数のモータ
を制御することも出来る。このような実施例を図５に示
す。この図において、１−１，１−２はビデオ信号の垂
直同期信号から作成した第１の基準信号ＦＲ１の周波数
に比例する電圧信号ｅｖ1 ，ｅｖ2 を出力する速度検出
器、２はコントロールヘッド１１で再生されたコントロ
ール信号を増幅するＣＴＬアンプ、３−１，３−２は速
度検出器１−１の出力ｅｖ1 と位相検出器４−１の出力
ｅｐ1 とを加算する、あるいは速度検出器１−２の出力
ｅｖ2 と位相検出器４−２の出力ｅｐ2 とを加算する加
算器、４−１は第１の基準信号ＦＲ１の位相とコントロ
ール信号ｆCTL との位相差出力ｅｐ1 を出力する位相検
出器、４−２は第１の基準信号ＦＲ１の位相と回転ドラ
ムの回転位相を示すパルスジェネレータ１３からのパル
ス信号ｆｐｇとの位相差出力ｅｐ2 を出力する位相検出
器である。
を制御することも出来る。このような実施例を図５に示
す。この図において、１−１，１−２はビデオ信号の垂
直同期信号から作成した第１の基準信号ＦＲ１の周波数
に比例する電圧信号ｅｖ1 ，ｅｖ2 を出力する速度検出
器、２はコントロールヘッド１１で再生されたコントロ
ール信号を増幅するＣＴＬアンプ、３−１，３−２は速
度検出器１−１の出力ｅｖ1 と位相検出器４−１の出力
ｅｐ1 とを加算する、あるいは速度検出器１−２の出力
ｅｖ2 と位相検出器４−２の出力ｅｐ2 とを加算する加
算器、４−１は第１の基準信号ＦＲ１の位相とコントロ
ール信号ｆCTL との位相差出力ｅｐ1 を出力する位相検
出器、４−２は第１の基準信号ＦＲ１の位相と回転ドラ
ムの回転位相を示すパルスジェネレータ１３からのパル
ス信号ｆｐｇとの位相差出力ｅｐ2 を出力する位相検出
器である。
【００３０】さらに、５−１，５−２は加算器３−１あ
るいは加算器３−２の加算出力ｅｏ1 あるいはｅｏ2 に
比例する周波数の第２の基準信号ＦＲ２−２あるいはＦ
Ｒ２−１を出力するＶ−Ｆ変換器、６−１，６−２は第
２の基準信号ＦＲ２−１にＦＧ９−１の周波数信号を、
あるいは基準信号ＦＲ２−２にＦＧ９−２の周波数信号
を位相ロックするための位相サーボブロック、７−１，
７−２は位相サーボブロック６−１，６−２の出力をそ
れぞれパワー増幅してキャプスタンモータ８−１あるい
はドラムモータ８−２を位相サーボブロック６−１，６
−２の出力に応じて駆動するドライブアンプ、８−１は
キャプスタンを回転駆動するキャプスタンモータ、８−
２は回転ドラムを回転駆動するドラムモータである。
るいは加算器３−２の加算出力ｅｏ1 あるいはｅｏ2 に
比例する周波数の第２の基準信号ＦＲ２−２あるいはＦ
Ｒ２−１を出力するＶ−Ｆ変換器、６−１，６−２は第
２の基準信号ＦＲ２−１にＦＧ９−１の周波数信号を、
あるいは基準信号ＦＲ２−２にＦＧ９−２の周波数信号
を位相ロックするための位相サーボブロック、７−１，
７−２は位相サーボブロック６−１，６−２の出力をそ
れぞれパワー増幅してキャプスタンモータ８−１あるい
はドラムモータ８−２を位相サーボブロック６−１，６
−２の出力に応じて駆動するドライブアンプ、８−１は
キャプスタンを回転駆動するキャプスタンモータ、８−
２は回転ドラムを回転駆動するドラムモータである。
【００３１】また、９−１，９−２はキャプスタンモー
タ８−１あるいはドラムモータ８−２の回転速度を検出
する周波数発電機（ＦＧ）、１０は記録再生されるテー
プ、１１はテープ１０に記録されたコントロールトラッ
クからコントロール信号を再生するコントロールヘッ
ド、１２−１，１２−２はキャプスタンモータ８−１及
びドラムモータ８−２の立ち上げ時に位相検出器４−
１，４−２の出力ｅｐ1 ，ｅｐ2 を加算器３−１，３−
２に印加しないようにするスイッチ、１３はドラムモー
タの回転位相を示すパルスを発生するパルスジェネレー
タ（ＰＧ）、１４はパルスジェネレータ１３からのパル
ス信号を増幅するＰＧアンプである。
タ８−１あるいはドラムモータ８−２の回転速度を検出
する周波数発電機（ＦＧ）、１０は記録再生されるテー
プ、１１はテープ１０に記録されたコントロールトラッ
クからコントロール信号を再生するコントロールヘッ
ド、１２−１，１２−２はキャプスタンモータ８−１及
びドラムモータ８−２の立ち上げ時に位相検出器４−
１，４−２の出力ｅｐ1 ，ｅｐ2 を加算器３−１，３−
２に印加しないようにするスイッチ、１３はドラムモー
タの回転位相を示すパルスを発生するパルスジェネレー
タ（ＰＧ）、１４はパルスジェネレータ１３からのパル
ス信号を増幅するＰＧアンプである。
【００３２】なお、第１のサーボループ（位相系）は速
度検出器１−１と位相検出器４−１及び加算器３−１、
あるいは速度検出器１−２と位相検出器４−２及び加算
器３−２から構成されており、第２のサーボループ（速
度系）はＶ−Ｆ変換器５−１と位相サーボブロック６−
１、あるいはＶ−Ｆ変換器５−２と位相サーボブロック
６−２とで構成されている。
度検出器１−１と位相検出器４−１及び加算器３−１、
あるいは速度検出器１−２と位相検出器４−２及び加算
器３−２から構成されており、第２のサーボループ（速
度系）はＶ−Ｆ変換器５−１と位相サーボブロック６−
１、あるいはＶ−Ｆ変換器５−２と位相サーボブロック
６−２とで構成されている。
【００３３】図５に示すモータ制御方式において、キャ
プスタンモータ８−１を制御する動作は図１に示すモー
タ制御方式と同様なため詳細な説明は省略する。また、
ドラムモータ８−２は次のように制御される。ドラムモ
ータ８−２を立ち上げるときはスイッチ１２−２は閉じ
られておらず、第１の基準信号ＦＲ１の周波数に比例す
る電圧信号を出力する速度検出器１−２の出力ｅｖ2 の
みが加算器３−２に印加されている。加算器３−２の出
力ｅｏ2 は電圧信号ｅｖ2 に等しく、この出力ｅｏ2 は
Ｖ−Ｆ変換器５−２に印加される。
プスタンモータ８−１を制御する動作は図１に示すモー
タ制御方式と同様なため詳細な説明は省略する。また、
ドラムモータ８−２は次のように制御される。ドラムモ
ータ８−２を立ち上げるときはスイッチ１２−２は閉じ
られておらず、第１の基準信号ＦＲ１の周波数に比例す
る電圧信号を出力する速度検出器１−２の出力ｅｖ2 の
みが加算器３−２に印加されている。加算器３−２の出
力ｅｏ2 は電圧信号ｅｖ2 に等しく、この出力ｅｏ2 は
Ｖ−Ｆ変換器５−２に印加される。
【００３４】Ｖ−Ｆ変換器５−２は印加された出力ｅｏ
2 に比例する第１の基準信号ＦＲ１より高い周波数の第
２の基準信号ＦＲ２−２を発生し、位相サーボブロック
６−２に印加する。位相サーブロック６−２にはドラム
モータ８−２の回転速度に応じた周波数信号ｆｇ2 を発
生するＦＧ９−２の出力ｆｇ2 が印加されており、この
周波数信号ｆｇ2 が第２の基準信号ＦＲ２−２の周波数
に等しくなるようにドラムモータ８−２の回転速度がド
ライブアンプ７−２を介して、位相サーボブロック６−
２により制御される。
2 に比例する第１の基準信号ＦＲ１より高い周波数の第
２の基準信号ＦＲ２−２を発生し、位相サーボブロック
６−２に印加する。位相サーブロック６−２にはドラム
モータ８−２の回転速度に応じた周波数信号ｆｇ2 を発
生するＦＧ９−２の出力ｆｇ2 が印加されており、この
周波数信号ｆｇ2 が第２の基準信号ＦＲ２−２の周波数
に等しくなるようにドラムモータ８−２の回転速度がド
ライブアンプ７−２を介して、位相サーボブロック６−
２により制御される。
【００３５】前記したように、第２の基準信号ＦＲ２−
２の周波数は高いため、ドラムモータ８−２は高速に第
１の基準信号で設定された速度に引き込まれていく。そ
の後、スイッチ１２−２が閉じられると、ドラムモータ
の回転位相信号ｆｐｇと第１の基準信号ＦＲ１との位相
が位相検出器４−２で検出され、位相検出器４−２の出
力ｅｐ2 に応じてドラムモータ８−２が制御されて、第
１の基準信号ＦＲ１の位相に合致するようになる。
２の周波数は高いため、ドラムモータ８−２は高速に第
１の基準信号で設定された速度に引き込まれていく。そ
の後、スイッチ１２−２が閉じられると、ドラムモータ
の回転位相信号ｆｐｇと第１の基準信号ＦＲ１との位相
が位相検出器４−２で検出され、位相検出器４−２の出
力ｅｐ2 に応じてドラムモータ８−２が制御されて、第
１の基準信号ＦＲ１の位相に合致するようになる。
【００３６】次に、本発明の第２の実施例を図５を用い
て説明する。図５に示すモータ制御方式において、ＣＰ
Ｕを用いてサーボ制御を行うことを考えてみる。例え
ば、第１の基準信号ＦＲ１の周波数を５０Ｈｚとし、Ｆ
Ｇの出力周波数ｆｇを１ｋＨｚとして動作させると、第
１のサーボループのサンプリングタイムＴｓ1 は、 Ｔｓ1 ＝１／５０＝２０ｍＳ 第２のサーボループのサンプリングタイムＴｓ2 は、 Ｔｓ2 ＝１／１０００＝１ｍＳ として処理することができる。
て説明する。図５に示すモータ制御方式において、ＣＰ
Ｕを用いてサーボ制御を行うことを考えてみる。例え
ば、第１の基準信号ＦＲ１の周波数を５０Ｈｚとし、Ｆ
Ｇの出力周波数ｆｇを１ｋＨｚとして動作させると、第
１のサーボループのサンプリングタイムＴｓ1 は、 Ｔｓ1 ＝１／５０＝２０ｍＳ 第２のサーボループのサンプリングタイムＴｓ2 は、 Ｔｓ2 ＝１／１０００＝１ｍＳ として処理することができる。
【００３７】また、第１及び第２のサーボループ共にＣ
ＰＵの演算時間Ｔｏを、同じ０．５ｍＳで行うとした時
のＣＰＵの動作効率ηは、第１のサーボループの時をη
1 、第２のサーボループの時をη2 とすると、 η1 ＝（１−Ｔｏ／Ｔｓ1 ）×１００＝９８％ η2 ＝（１−Ｔｏ／Ｔｓ2 ）×１００＝５０％ となる。すなわち、第１のサーボループの処理では動作
効率は２％しか悪化しないのに対して、第２のサーボル
ープの処理では動作効率が５０％も悪化したことにな
る。このため、１つのＣＰＵを用いて複数のモータに対
して同じアルゴリズムでの制御を行うことは出来ない。
ＰＵの演算時間Ｔｏを、同じ０．５ｍＳで行うとした時
のＣＰＵの動作効率ηは、第１のサーボループの時をη
1 、第２のサーボループの時をη2 とすると、 η1 ＝（１−Ｔｏ／Ｔｓ1 ）×１００＝９８％ η2 ＝（１−Ｔｏ／Ｔｓ2 ）×１００＝５０％ となる。すなわち、第１のサーボループの処理では動作
効率は２％しか悪化しないのに対して、第２のサーボル
ープの処理では動作効率が５０％も悪化したことにな
る。このため、１つのＣＰＵを用いて複数のモータに対
して同じアルゴリズムでの制御を行うことは出来ない。
【００３８】しかしながら、第１のサーボループである
位相系にだけ着目すると、同じアルゴリズムで１０個の
モータを制御してもＣＰＵ効率は２０％しか悪化しな
い。また、第２の基準信号ＦＲ２とＦＧ９からの周波数
信号ｆｇとによりフィードバックループを構成する第２
のサーボループである速度系は、高速の処理を必要とは
するものの複雑な判断機能を必要とはしていない。
位相系にだけ着目すると、同じアルゴリズムで１０個の
モータを制御してもＣＰＵ効率は２０％しか悪化しな
い。また、第２の基準信号ＦＲ２とＦＧ９からの周波数
信号ｆｇとによりフィードバックループを構成する第２
のサーボループである速度系は、高速の処理を必要とは
するものの複雑な判断機能を必要とはしていない。
【００３９】そこで、本発明は第１のサーボループの演
算処理をＣＰＵを用いて処理し、第２のサーボループを
ゲートアレイ等のハードウエアやデジタルシグナルプロ
セッサ（ＤＳＰ）を用いて構成するようにして、ＣＰＵ
の動作効率を悪化することなく複数のモータを制御でき
るようにしたものである。つまり、本発明は第５図に示
すように、速度検出器１−１、位相検出器４−１及び加
算器３−１または、速度検出器１−２、位相検出器４−
２及び加算器３−２からなる位相系である第１のサーボ
ループの処理を図示しないＣＰＵを用いて行い、そし
て、速度系である第２のサーボループを例えばハードウ
エアにより構成するようにしたものである。
算処理をＣＰＵを用いて処理し、第２のサーボループを
ゲートアレイ等のハードウエアやデジタルシグナルプロ
セッサ（ＤＳＰ）を用いて構成するようにして、ＣＰＵ
の動作効率を悪化することなく複数のモータを制御でき
るようにしたものである。つまり、本発明は第５図に示
すように、速度検出器１−１、位相検出器４−１及び加
算器３−１または、速度検出器１−２、位相検出器４−
２及び加算器３−２からなる位相系である第１のサーボ
ループの処理を図示しないＣＰＵを用いて行い、そし
て、速度系である第２のサーボループを例えばハードウ
エアにより構成するようにしたものである。
【００４０】これにより、低速のＣＰＵを用いてもモー
タのサーボ制御だけでなく、故障診断、システム制御、
サーボデータの計測等の処理も同時に行うことが出来る
ようになる。なお、本発明の第２の実施例は図５に示す
モータ制御方式に限らず、図１に示すモータ制御方式に
おける第１のサーボループをＣＰＵにより、第２のサー
ボループをハードウエアにより構成しても、さらに、図
６に示す第１のサーボループをＣＰＵにより、第２のサ
ーボループをハードウエアにより構成しても同様の作用
効果を得ることが出来る。
タのサーボ制御だけでなく、故障診断、システム制御、
サーボデータの計測等の処理も同時に行うことが出来る
ようになる。なお、本発明の第２の実施例は図５に示す
モータ制御方式に限らず、図１に示すモータ制御方式に
おける第１のサーボループをＣＰＵにより、第２のサー
ボループをハードウエアにより構成しても、さらに、図
６に示す第１のサーボループをＣＰＵにより、第２のサ
ーボループをハードウエアにより構成しても同様の作用
効果を得ることが出来る。
【００４１】
【発明の効果】本発明は以上のように構成されているの
で、モータを高速に立ち上げることが出来るため、ＶＴ
Ｒ等に用いるとプログラムプレイ等のように再生スピー
ドを連続可変することが容易に達成できる。また、低速
のＣＰＵを用いてもＣＰＵの動作効率が良くなるため、
種々の仕事をＣＰＵを用いて処理することが出来るよう
になる。
で、モータを高速に立ち上げることが出来るため、ＶＴ
Ｒ等に用いるとプログラムプレイ等のように再生スピー
ドを連続可変することが容易に達成できる。また、低速
のＣＰＵを用いてもＣＰＵの動作効率が良くなるため、
種々の仕事をＣＰＵを用いて処理することが出来るよう
になる。
【図１】本発明のモータ制御方式の第１実施例を示すブ
ロック図である。
ロック図である。
【図２】図１に示すモータ制御方式の動作波形図であ
る。
る。
【図３】位相サーボブロックのブロックの一例を示す図
である。
である。
【図４】図３に示す位相サーボブロックの動作波形図で
ある。
ある。
【図５】本発明のモータ制御方式の他の実施例を示すブ
ロック図である。
ロック図である。
【図６】従来のモータ制御装置のブロック図である。
１，１−１，１−２，４７ 速度検出器 ２，４２ ＣＴＬアンプ ３，３−１，３−２，４３ 加算器 ４，４−１，４−２，４１ 位相検出器 ５，５−１，５−２ Ｖ−Ｆ変換器 ６，６−１，６−２ 位相サーボブロック ７，７−１，７−２，４４ ドライブアンプ ８，８−１，４５ キャプスタンモータ ８−２ ドラムモータ ９，９−１，９−２，４６ 周波数発電器 １０，４８ テープ １１，４９ コントロールヘッド １２，１２−１，１２−２ スイッチ １３ パルスジェネレータ １４ ＰＧアンプ ３１ａ，３１ｂ 非反転増幅器 ３２ａ，３２ｂ 反転増幅器 ３３ 選択回路 ３４ 同期信号発生回路 ３５ａ，３５ｂ パルス整形回路 ３６ カウンタ回路 ３７ 同期検出回路 ３８ 位相検波回路
Claims (4)
- 【請求項１】モータの位相を制御する第１のサーボルー
プと該モータの速度を制御する第２のサーボループから
成るモータ制御方式において、 上記第１のサーボループをＣＰＵを用いて構成すると共
に、上記第２のサーボループをハードウエアにより構成
することを特徴とするモータ制御方式。 - 【請求項２】上記モータが複数のモータからなり、該複
数のモータの位相をそれぞれ制御する複数の上記第１の
サーボループと、該複数のモータの速度をそれぞれ制御
する複数の上記第２のサーボループから成ることを特徴
とする請求項１記載のモータ制御方式。 - 【請求項３】モータの回転速度を設定する第１の基準信
号の周波数に応じた電圧を出力する速度検出器と、 上記第１の基準信号とコントロール信号との位相を比較
する位相比較器と、 上記速度検出器の出力と、上記位相比較器との出力とを
加算する加算器とから成る第１のサーボループと、 上記加算器の出力電圧信号に応じた第１の基準信号より
高い周波数の第２の基準信号を発生する電圧−周波数変
換器と、 該電圧−周波数変換器から出力される第２の基準信号
と、上記モータの回転速度信号とを比較して上記モータ
の速度を制御する位相サーボブロックからなる第２のサ
ーボループとを備え、 上記モータの過度時に上記位相比較器の出力を上記加算
器に印加しないようにすることを特徴とするモータ制御
方式。 - 【請求項４】上記モータが複数のモータからなり、該複
数のモータの位相をそれぞれ制御する複数の上記第１の
サーボループと、該複数のモータの速度をそれぞれ制御
する複数の上記第２のサーボループから成ることを特徴
とする請求項３記載のモータ制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11243693A JP3270908B2 (ja) | 1993-04-16 | 1993-04-16 | モータ制御装置及び方法 |
| US08/225,983 US5548455A (en) | 1993-04-16 | 1994-04-12 | Motor control apparatus using speed and phase control in a first loop and phase control in a second loop series with the first loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11243693A JP3270908B2 (ja) | 1993-04-16 | 1993-04-16 | モータ制御装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311772A true JPH06311772A (ja) | 1994-11-04 |
| JP3270908B2 JP3270908B2 (ja) | 2002-04-02 |
Family
ID=14586590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11243693A Expired - Fee Related JP3270908B2 (ja) | 1993-04-16 | 1993-04-16 | モータ制御装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5548455A (ja) |
| JP (1) | JP3270908B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411433B1 (ko) * | 2001-09-14 | 2003-12-18 | 엘지전자 주식회사 | 건조기용 히터 보호 장치 |
| JP2013118745A (ja) * | 2011-12-02 | 2013-06-13 | Minebea Motor Manufacturing Corp | モータ駆動制御装置及び集積回路装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0147344B1 (ko) * | 1995-01-28 | 1998-10-15 | 구자홍 | 브이씨알의 캡스턴 위상 제어 방법 |
| JP3510702B2 (ja) * | 1995-04-27 | 2004-03-29 | ローム株式会社 | モータ制御回路及びそれを用いたｖｔｒ |
| US6204986B1 (en) * | 1996-01-31 | 2001-03-20 | Sanyo Electric Co., Ltd. | Drum motor controller using microcomputer for intermittent slow VTR |
| US5790971A (en) * | 1996-06-19 | 1998-08-04 | National Science Council | Frequency-locked stepping position control system |
| US6121747A (en) * | 1997-09-02 | 2000-09-19 | Servologic Ltd. | Electric motor controller |
| CN105720885B (zh) * | 2016-04-13 | 2018-07-27 | 上海发电设备成套设计研究院 | 一种实现高压变频器低电压穿越的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215864Y2 (ja) * | 1980-08-04 | 1987-04-22 | ||
| US4409628A (en) * | 1981-11-16 | 1983-10-11 | Honeywell, Inc. | Tape transport speed control using a playback data derived clock signal |
| JPS5897737U (ja) * | 1981-12-22 | 1983-07-02 | 日本ビクター株式会社 | 磁気記録再生装置 |
| JPS5924465A (ja) * | 1982-07-30 | 1984-02-08 | Hitachi Ltd | 磁気録画再生装置の可変速再生の制御装置 |
| GB2217051B (en) * | 1988-04-07 | 1992-12-09 | Sony Corp | A servo system for a motor |
| JPH0263383A (ja) * | 1988-08-30 | 1990-03-02 | Canon Inc | 回転制御装置 |
| US5204601A (en) * | 1989-12-01 | 1993-04-20 | Fuji Photo Film Co., Ltd. | Motor control servo system |
| JP3021606B2 (ja) * | 1990-10-31 | 2000-03-15 | ソニー株式会社 | キャプスタンサーボ装置 |
-
1993
- 1993-04-16 JP JP11243693A patent/JP3270908B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-12 US US08/225,983 patent/US5548455A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411433B1 (ko) * | 2001-09-14 | 2003-12-18 | 엘지전자 주식회사 | 건조기용 히터 보호 장치 |
| JP2013118745A (ja) * | 2011-12-02 | 2013-06-13 | Minebea Motor Manufacturing Corp | モータ駆動制御装置及び集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3270908B2 (ja) | 2002-04-02 |
| US5548455A (en) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3270908B2 (ja) | モータ制御装置及び方法 | |
| JP3021606B2 (ja) | キャプスタンサーボ装置 | |
| US4902946A (en) | Software servo for a rotary head drum of VTR | |
| JPH09247976A (ja) | モータの速度制御装置及び磁気記録再生装置 | |
| JPS609931Y2 (ja) | 磁気録画再生装置 | |
| JP3152031B2 (ja) | 情報再生装置 | |
| JPH0729256A (ja) | ヘリカル走査型の磁気記録再生装置 | |
| JP2706444B2 (ja) | モータ制御回路 | |
| JP3318147B2 (ja) | 磁気再生装置 | |
| JPH04233009A (ja) | Ｖｔｒのドラムモータとキャプスタンモータとの回転速度及び位相制御方法 | |
| JPH0544908Y2 (ja) | ||
| JP3495093B2 (ja) | ビデオテープレコーダーの画面遊動防止装置及び逆パルス補整装置ならびにビデオテープレコーダーのサーボシステムの制御装置とその方法 | |
| JPH08180520A (ja) | モータ制御回路 | |
| JP2648063B2 (ja) | テープ速度制御回路 | |
| JP2825171B2 (ja) | 磁気記録再生装置 | |
| JPS6338433Y2 (ja) | ||
| JP2906434B2 (ja) | 回転制御装置 | |
| JPS63222373A (ja) | 情報読取装置 | |
| JP2002064987A (ja) | モータ制御装置、モータ制御方法、その制御プログラム及びその記憶媒体 | |
| JPS63219012A (ja) | デジタルサ−ボ装置 | |
| JPH04103058A (ja) | キャプスタン制御装置 | |
| JPH08237981A (ja) | モータの速度及び位相制御装置 | |
| JPH06217573A (ja) | モータ制御回路 | |
| JPH06105586A (ja) | サーボ制御装置およびその方法 | |
| JPH0229966A (ja) | 磁気記録再生装置のテープ速度制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011205 |
|
| LAPS | Cancellation because of no payment of annual fees |