JPH06302546A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06302546A JPH06302546A JP9030393A JP9030393A JPH06302546A JP H06302546 A JPH06302546 A JP H06302546A JP 9030393 A JP9030393 A JP 9030393A JP 9030393 A JP9030393 A JP 9030393A JP H06302546 A JPH06302546 A JP H06302546A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact window
- protective film
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ｐｎ接合をなして半導体基板の上面に表出す
る拡散領域上に低抵抗化層を有し、該基板上の絶縁膜に
設けたコンタクト窓を通して拡散領域を導出する配線が
設けられる半導体装置の製造方法に関し、コンタクト窓
からのイオン注入を行っても、コンタクト窓部分の低抵
抗化層を消失させないで配線用導体層の形成ができるよ
うにする。 【構成】 上記拡散領域４上に低抵抗化層５を有する半
導体基板１上に絶縁膜６を形成する工程、絶縁膜６に低
抵抗化層５の一部を露出させるコンタクト窓７を形成す
る工程、露出している低抵抗化層５を覆う保護膜８を形
成する工程、コンタクト窓７から保護膜８を通して基板
１に拡散領域４と同一導電型の不純物をイオン注入する
工程、その後に保護膜８を除去する工程、然る後に絶縁
膜６上にコンタクト窓７を通して拡散領域４と導通する
配線用導体層９を形成する工程、を有する構成にする。
る拡散領域上に低抵抗化層を有し、該基板上の絶縁膜に
設けたコンタクト窓を通して拡散領域を導出する配線が
設けられる半導体装置の製造方法に関し、コンタクト窓
からのイオン注入を行っても、コンタクト窓部分の低抵
抗化層を消失させないで配線用導体層の形成ができるよ
うにする。 【構成】 上記拡散領域４上に低抵抗化層５を有する半
導体基板１上に絶縁膜６を形成する工程、絶縁膜６に低
抵抗化層５の一部を露出させるコンタクト窓７を形成す
る工程、露出している低抵抗化層５を覆う保護膜８を形
成する工程、コンタクト窓７から保護膜８を通して基板
１に拡散領域４と同一導電型の不純物をイオン注入する
工程、その後に保護膜８を除去する工程、然る後に絶縁
膜６上にコンタクト窓７を通して拡散領域４と導通する
配線用導体層９を形成する工程、を有する構成にする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、ｐｎ接合をなして半導体基板の上面に表
出する拡散領域上にそれを低抵抗化するための低抵抗化
層を有し、該基板上の絶縁膜に設けたコンタクト窓を通
して拡散領域を導出する配線が設けられる半導体装置を
製造する方法に関する。
に係り、特に、ｐｎ接合をなして半導体基板の上面に表
出する拡散領域上にそれを低抵抗化するための低抵抗化
層を有し、該基板上の絶縁膜に設けたコンタクト窓を通
して拡散領域を導出する配線が設けられる半導体装置を
製造する方法に関する。
【０００２】
【従来の技術】上記拡散領域は、例えばＭＯＳトランジ
スタのソース・ドレイン領域であり、その際の上記低抵
抗化層は、ＭＯＳトランジスタの高速化のためとして、
ソース・ドレイン領域に沿わせてソース・ドレイン抵抗
を低減させるものであり、高融点金属または高融点金属
シリサイドからなり厚さが５００Å程度である。
スタのソース・ドレイン領域であり、その際の上記低抵
抗化層は、ＭＯＳトランジスタの高速化のためとして、
ソース・ドレイン領域に沿わせてソース・ドレイン抵抗
を低減させるものであり、高融点金属または高融点金属
シリサイドからなり厚さが５００Å程度である。
【０００３】近年の半導体装置は、高集積化に伴いパタ
ーンが微細化してきている。このため、微細化されたソ
ース・ドレイン領域など小さな拡散領域を導出するコン
タクト窓は、その形成時の位置合わせ誤差などにより一
部が拡散領域からはみだす場合が生じる。そのようにな
った場合には、コンタクト窓を埋めて引き出す配線は、
拡散領域と共にその外側にも接続されるため拡散領域を
導出するものとなり得ない。
ーンが微細化してきている。このため、微細化されたソ
ース・ドレイン領域など小さな拡散領域を導出するコン
タクト窓は、その形成時の位置合わせ誤差などにより一
部が拡散領域からはみだす場合が生じる。そのようにな
った場合には、コンタクト窓を埋めて引き出す配線は、
拡散領域と共にその外側にも接続されるため拡散領域を
導出するものとなり得ない。
【０００４】この対策として、コンタクト窓を埋める配
線用導体層の形成の前に、コンタクト窓から拡散領域と
同一導電型の不純物をイオン注入して拡散領域を広げ、
コンタクト窓が拡散領域内に収まるようにする方法があ
る。
線用導体層の形成の前に、コンタクト窓から拡散領域と
同一導電型の不純物をイオン注入して拡散領域を広げ、
コンタクト窓が拡散領域内に収まるようにする方法があ
る。
【０００５】以上のことから、上述の低抵抗化層を導入
して且つ上述のイオン注入を行うことが考えられてい
る。
して且つ上述のイオン注入を行うことが考えられてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記低
抵抗化層を設けてコンタクト窓から直接イオン注入を行
うと、同一不純物を注入し分けるために使用したレジス
トの除去洗浄や、配線用導体層形成工程の前処理（洗浄
など）で、コンタクト窓部分の低抵抗化層が消失してし
まう事態が生じた。この洗浄には、過硫酸、フッ酸、硫
酸、過酸化水素、アンモニアなどによるウエット処理が
あるが、何れの場合も低抵抗化層の上記消失が見られ
た。この消失は、イオン注入の際にコンタクト窓内に低
抵抗化層が露出しており、その低抵抗化層がイオン注入
によるダメージを受けて５００Å程度といった厚さの全
域に渡り脆弱化したために生ずるものと思われる。そし
て、上記消失を起こしたところに配線用導体層を形成す
ると、配線から見て低抵抗化層の機能が十分に生かされ
ない結果となった。
抵抗化層を設けてコンタクト窓から直接イオン注入を行
うと、同一不純物を注入し分けるために使用したレジス
トの除去洗浄や、配線用導体層形成工程の前処理（洗浄
など）で、コンタクト窓部分の低抵抗化層が消失してし
まう事態が生じた。この洗浄には、過硫酸、フッ酸、硫
酸、過酸化水素、アンモニアなどによるウエット処理が
あるが、何れの場合も低抵抗化層の上記消失が見られ
た。この消失は、イオン注入の際にコンタクト窓内に低
抵抗化層が露出しており、その低抵抗化層がイオン注入
によるダメージを受けて５００Å程度といった厚さの全
域に渡り脆弱化したために生ずるものと思われる。そし
て、上記消失を起こしたところに配線用導体層を形成す
ると、配線から見て低抵抗化層の機能が十分に生かされ
ない結果となった。
【０００７】低抵抗化層の機能を十分に発揮させるため
には、コンタクト窓部分の低抵抗化層を消失させないで
配線用導体層を形成できるようにすれば良い。そこで本
発明は、ｐｎ接合をなして半導体基板の上面に表出する
拡散領域上に低抵抗化層を有し、該基板上の絶縁膜に設
けたコンタクト窓を通して拡散領域を導出する配線が設
けられる半導体装置の製造方法に関し、コンタクト窓か
らのイオン注入を行っても、コンタクト窓部分の低抵抗
化層を消失させないで配線用導体層の形成ができるよう
にする方法の提供を目的とする。
には、コンタクト窓部分の低抵抗化層を消失させないで
配線用導体層を形成できるようにすれば良い。そこで本
発明は、ｐｎ接合をなして半導体基板の上面に表出する
拡散領域上に低抵抗化層を有し、該基板上の絶縁膜に設
けたコンタクト窓を通して拡散領域を導出する配線が設
けられる半導体装置の製造方法に関し、コンタクト窓か
らのイオン注入を行っても、コンタクト窓部分の低抵抗
化層を消失させないで配線用導体層の形成ができるよう
にする方法の提供を目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置の製造方法は、その１とし
て、ｐｎ接合をなす拡散領域を上面から適宜な深さに有
して、該拡散領域を低抵抗化するための低抵抗化層が該
拡散領域上に設けられた半導体基板上に、絶縁膜を形成
する工程と、該絶縁膜に該低抵抗化層の一部を露出させ
るコンタクト窓を形成する工程と、該コンタクト窓内に
露出している該低抵抗化層を覆う保護膜を形成する工程
と、該コンタクト窓から該保護膜を通して該基板に該拡
散領域と同一導電型の不純物をイオン注入する工程と、
該イオン注入の後に該保護膜を除去する工程と、然る後
に、該絶縁膜上に該コンタクト窓を通して該拡散領域と
導通する配線用導体層を形成する工程と、を有すること
を特徴としている。
に、本発明による半導体装置の製造方法は、その１とし
て、ｐｎ接合をなす拡散領域を上面から適宜な深さに有
して、該拡散領域を低抵抗化するための低抵抗化層が該
拡散領域上に設けられた半導体基板上に、絶縁膜を形成
する工程と、該絶縁膜に該低抵抗化層の一部を露出させ
るコンタクト窓を形成する工程と、該コンタクト窓内に
露出している該低抵抗化層を覆う保護膜を形成する工程
と、該コンタクト窓から該保護膜を通して該基板に該拡
散領域と同一導電型の不純物をイオン注入する工程と、
該イオン注入の後に該保護膜を除去する工程と、然る後
に、該絶縁膜上に該コンタクト窓を通して該拡散領域と
導通する配線用導体層を形成する工程と、を有すること
を特徴としている。
【０００９】またその２として、上記その１の方法にお
いて、前記保護膜形成工程の際に前記保護膜は金属によ
り前記コンタクト窓内から前記絶縁膜上に延在させて形
成し、前記保護膜除去工程は削除し、前記配線層形成工
程の際に該保護膜を前記配線用導体層の一部に充当する
か、若しくは該配線層形成工程を省略して該保護膜を該
配線用導体層に充当することを特徴としている。
いて、前記保護膜形成工程の際に前記保護膜は金属によ
り前記コンタクト窓内から前記絶縁膜上に延在させて形
成し、前記保護膜除去工程は削除し、前記配線層形成工
程の際に該保護膜を前記配線用導体層の一部に充当する
か、若しくは該配線層形成工程を省略して該保護膜を該
配線用導体層に充当することを特徴としている。
【００１０】またその３として、上記その１の方法にお
いて、前記コンタクト窓形成工程の際に、前記低抵抗化
層の一部を露出させるに代えてコンタクト窓の底部に前
記絶縁膜の厚さの一部を残し、その残した一部を前記保
護膜形成工程で形成するべき前記保護膜となし、該保護
膜形成工程は削除することを特徴としている。
いて、前記コンタクト窓形成工程の際に、前記低抵抗化
層の一部を露出させるに代えてコンタクト窓の底部に前
記絶縁膜の厚さの一部を残し、その残した一部を前記保
護膜形成工程で形成するべき前記保護膜となし、該保護
膜形成工程は削除することを特徴としている。
【００１１】またその４として、上記その１の方法にお
いて、前記絶縁膜形成工程の際に、前記絶縁膜は多層構
成にし、前記コンタクト窓形成工程の際に、前記低抵抗
化層の一部を露出させるに代えてコンタクト窓の底部に
該多層構成の下側層を残し、その残した層の該コンタク
ト窓部分を前記保護膜形成工程で形成するべき前記保護
膜となし、該保護膜形成工程は削除することを特徴とし
ている。
いて、前記絶縁膜形成工程の際に、前記絶縁膜は多層構
成にし、前記コンタクト窓形成工程の際に、前記低抵抗
化層の一部を露出させるに代えてコンタクト窓の底部に
該多層構成の下側層を残し、その残した層の該コンタク
ト窓部分を前記保護膜形成工程で形成するべき前記保護
膜となし、該保護膜形成工程は削除することを特徴とし
ている。
【００１２】
【作用】先に述べたように、コンタクト窓部分の低抵抗
化層の消失は、コンタクト窓内に低抵抗化層を露出させ
てイオン注入するため低抵抗化層がイオン注入によるダ
メージを受けることに起因して、イオン注入工程のレジ
ストを除去する際の洗浄や配線用導体層形成工程の前処
理の洗浄で生じている。
化層の消失は、コンタクト窓内に低抵抗化層を露出させ
てイオン注入するため低抵抗化層がイオン注入によるダ
メージを受けることに起因して、イオン注入工程のレジ
ストを除去する際の洗浄や配線用導体層形成工程の前処
理の洗浄で生じている。
【００１３】本発明はこの点に着目したものであり、上
記その１〜その４の何れの場合も、コンタクト窓内に露
出する低抵抗化層を上記保護膜で覆ってイオン注入する
ので、その保護膜がイオン注入によるダメージを受け止
めて低抵抗化層はそのダメージを受けにくく、保護膜が
局所的にダメージを受けてしまった箇所を固定させる形
となり、更に薬品から保護される形となる。これによ
り、イオン注入工程のレジストを除去洗浄や配線用導体
層形成工程の前処理洗浄で生じるコンタクト窓部分の低
抵抗化層の消失を防止することが可能である。
記その１〜その４の何れの場合も、コンタクト窓内に露
出する低抵抗化層を上記保護膜で覆ってイオン注入する
ので、その保護膜がイオン注入によるダメージを受け止
めて低抵抗化層はそのダメージを受けにくく、保護膜が
局所的にダメージを受けてしまった箇所を固定させる形
となり、更に薬品から保護される形となる。これによ
り、イオン注入工程のレジストを除去洗浄や配線用導体
層形成工程の前処理洗浄で生じるコンタクト窓部分の低
抵抗化層の消失を防止することが可能である。
【００１４】そして、その１の場合の保護膜は、最終的
に除去するので絶縁性または導電性の適宜な材料を用い
ることができる。その２の場合の保護膜は、金属であり
低抵抗化層と接合するのでそのまま配線用導体層を構成
して不都合はない。その３の場合の保護膜は、コンタク
ト窓形成工程でコントロールエッチングを行うことによ
り形成可能である。その４の場合の保護膜は、多層をな
す絶縁膜の下側層を選択エッチングで残し得る材料にす
ることにより容易に形成可能である。
に除去するので絶縁性または導電性の適宜な材料を用い
ることができる。その２の場合の保護膜は、金属であり
低抵抗化層と接合するのでそのまま配線用導体層を構成
して不都合はない。その３の場合の保護膜は、コンタク
ト窓形成工程でコントロールエッチングを行うことによ
り形成可能である。その４の場合の保護膜は、多層をな
す絶縁膜の下側層を選択エッチングで残し得る材料にす
ることにより容易に形成可能である。
【００１５】従って、本発明によれば、コンタクト窓か
らのイオン注入を行っても、コンタクト窓部分の低抵抗
化層を消失させないで配線用導体層の形成ができるよう
になる。
らのイオン注入を行っても、コンタクト窓部分の低抵抗
化層を消失させないで配線用導体層の形成ができるよう
になる。
【００１６】
【実施例】以下本発明の実施例について図１〜図４を用
いて説明する。図１は第１実施例を説明するための側断
面図（ａ）〜（ｅ）、図２は第２実施例を説明するため
の側断面図、図３は第３実施例を説明するための側断面
図、図４は第４実施例を説明するための側断面図（ａ）
（ｂ）、である。
いて説明する。図１は第１実施例を説明するための側断
面図（ａ）〜（ｅ）、図２は第２実施例を説明するため
の側断面図、図３は第３実施例を説明するための側断面
図、図４は第４実施例を説明するための側断面図（ａ）
（ｂ）、である。
【００１７】図１において、この第１実施例は先に述べ
たその１の方法をＭＯＳトランジスタに適用した例であ
る。先ず、図１（ａ）のように、ｐ型半導体基板１上
に、公知の技術により、素子分離領域２、ゲート絶縁膜
３、ポリＳｉ層とその上のＷシリサイド層によるｎ型ド
ープのゲート電極３、ＬＤＤ構造をなすｎ型のソース・
ドレイン領域４を形成する。更に、ソース・ドレイン領
域４の高濃度部分を露出させて、その露出面に厚さ５０
０Å程度のＴｉシリサイドからなる低抵抗化層５を自己
整合的に形成し、ＣＶＤ酸化膜と層間絶縁膜を順次堆積
して絶縁膜６を形成する。低抵抗化層５は、他の高融点
金属シリサイドや高融点金属単体であっても良い。
たその１の方法をＭＯＳトランジスタに適用した例であ
る。先ず、図１（ａ）のように、ｐ型半導体基板１上
に、公知の技術により、素子分離領域２、ゲート絶縁膜
３、ポリＳｉ層とその上のＷシリサイド層によるｎ型ド
ープのゲート電極３、ＬＤＤ構造をなすｎ型のソース・
ドレイン領域４を形成する。更に、ソース・ドレイン領
域４の高濃度部分を露出させて、その露出面に厚さ５０
０Å程度のＴｉシリサイドからなる低抵抗化層５を自己
整合的に形成し、ＣＶＤ酸化膜と層間絶縁膜を順次堆積
して絶縁膜６を形成する。低抵抗化層５は、他の高融点
金属シリサイドや高融点金属単体であっても良い。
【００１８】次いで、図１（ｂ）のように、ソース・ド
レイン領域４を導出するためのコンタクト窓７を絶縁膜
６に開口する。コンタクト窓７の底は、低抵抗化層５の
領域内にあるのが建前であるが、位置合わせ誤差などに
より一部が素子分離領域２に食い込んでソース・ドレイ
ン領域４のｐｎ接合に跨がり、局部的に基板１のｐ型部
分が露出しても良い。
レイン領域４を導出するためのコンタクト窓７を絶縁膜
６に開口する。コンタクト窓７の底は、低抵抗化層５の
領域内にあるのが建前であるが、位置合わせ誤差などに
より一部が素子分離領域２に食い込んでソース・ドレイ
ン領域４のｐｎ接合に跨がり、局部的に基板１のｐ型部
分が露出しても良い。
【００１９】次いで、図１（ｃ）のように、厚さ５００
〜１０００Å程度の保護膜８を低温ＣＶＤ酸化膜により
形成する。保護膜８は、他の絶縁材料や金属であっても
良い。そして、イオン注入によりｎ型不純物（リンまた
は砒素）をコンタクト窓７から保護膜８及び低抵抗化層
５を通して基板１に導入し、活性化のアニールを行う。
コンタクト窓７に基板１のｐ型部分が局部的に露出して
いる場合には、このイオン注入によりソース・ドレイン
領域４が拡がり、コンタクト窓７は上記建前の場合と同
様にソース・ドレイン領域４を導出し得るものとなる。
この際に、ｎ型不純物を注入し分けるために、イオン注
入前のレジストによるパターニングと注入後の除去処理
があるが、何れの場合も保護膜８が薬品を遮断て低抵抗
化層５は消失しない。また、イオン注入によるダメージ
は、保護膜８が受け止めて低抵抗化層５は受けにくい。
〜１０００Å程度の保護膜８を低温ＣＶＤ酸化膜により
形成する。保護膜８は、他の絶縁材料や金属であっても
良い。そして、イオン注入によりｎ型不純物（リンまた
は砒素）をコンタクト窓７から保護膜８及び低抵抗化層
５を通して基板１に導入し、活性化のアニールを行う。
コンタクト窓７に基板１のｐ型部分が局部的に露出して
いる場合には、このイオン注入によりソース・ドレイン
領域４が拡がり、コンタクト窓７は上記建前の場合と同
様にソース・ドレイン領域４を導出し得るものとなる。
この際に、ｎ型不純物を注入し分けるために、イオン注
入前のレジストによるパターニングと注入後の除去処理
があるが、何れの場合も保護膜８が薬品を遮断て低抵抗
化層５は消失しない。また、イオン注入によるダメージ
は、保護膜８が受け止めて低抵抗化層５は受けにくい。
【００２０】次いで、図１（ｄ）のように、保護膜８を
除去して低抵抗化層５を露出させ、絶縁膜６上にコンタ
クト窓７を通してソース・ドレイン領域４と導通する配
線用導体層９を形成する。配線用導体層９の形成では先
に述べた前処理洗浄を行うが、その洗浄でコンタクト窓
７部分の低抵抗化層５が消失することはない。清浄化を
高めるため洗浄の代わりにドライエッチングを行っても
良く、その場合にも低抵抗化層５を十分に残すことがで
きる。
除去して低抵抗化層５を露出させ、絶縁膜６上にコンタ
クト窓７を通してソース・ドレイン領域４と導通する配
線用導体層９を形成する。配線用導体層９の形成では先
に述べた前処理洗浄を行うが、その洗浄でコンタクト窓
７部分の低抵抗化層５が消失することはない。清浄化を
高めるため洗浄の代わりにドライエッチングを行っても
良く、その場合にも低抵抗化層５を十分に残すことがで
きる。
【００２１】次いで、図１（ｅ）のように、公知の技術
により、配線用導体層９をパターニングしてソース・ド
レイン領域４を導出する配線１０を形成し、更に、層間
絶縁膜１２、上層配線１３、カバー絶縁膜１４、などを
形成して、半導体装置を完成する。このようにして形成
したＭＯＳトランジスタは、配線１０から見て低抵抗化
層５の機能が十分に生かされたものとなる。
により、配線用導体層９をパターニングしてソース・ド
レイン領域４を導出する配線１０を形成し、更に、層間
絶縁膜１２、上層配線１３、カバー絶縁膜１４、などを
形成して、半導体装置を完成する。このようにして形成
したＭＯＳトランジスタは、配線１０から見て低抵抗化
層５の機能が十分に生かされたものとなる。
【００２２】次に図２において、この第２実施例は先に
述べたその２の方法を第１実施例の場合と同様のＭＯＳ
トランジスタに適用した例である。この実施例は、第１
実施例において、図１（ｃ）で形成する保護膜８を例え
ばＡｌなどの金属にし、イオン注入後に保護膜８を除去
しないで残したままにしておき、図１（ｄ）で形成する
配線用導体層９の一部に保護膜８を充当したものであ
る。従って、配線用導体層９は、金属の保護膜８とその
上の導体層で構成され、パターニングにより配線１０を
図２のように形成する。この第２実施例で形成したＭＯ
Ｓトランジスタも、第１実施例の場合と同様にコンタク
ト窓７部分の低抵抗化層５が消失していないので、配線
１０から見て低抵抗化層５の機能が十分に生かされたも
のとなる。
述べたその２の方法を第１実施例の場合と同様のＭＯＳ
トランジスタに適用した例である。この実施例は、第１
実施例において、図１（ｃ）で形成する保護膜８を例え
ばＡｌなどの金属にし、イオン注入後に保護膜８を除去
しないで残したままにしておき、図１（ｄ）で形成する
配線用導体層９の一部に保護膜８を充当したものであ
る。従って、配線用導体層９は、金属の保護膜８とその
上の導体層で構成され、パターニングにより配線１０を
図２のように形成する。この第２実施例で形成したＭＯ
Ｓトランジスタも、第１実施例の場合と同様にコンタク
ト窓７部分の低抵抗化層５が消失していないので、配線
１０から見て低抵抗化層５の機能が十分に生かされたも
のとなる。
【００２３】上述の第２実施例において、金属の保護膜
８を配線用導体層９に見合う厚さに形成し、その後の導
体層の堆積を省略して保護膜８を単独で配線用導体層９
にすることも可能である。その場合のイオン注入は、注
入不純物が基板１に導入されるように加速エネルギを高
くすれば良い。
８を配線用導体層９に見合う厚さに形成し、その後の導
体層の堆積を省略して保護膜８を単独で配線用導体層９
にすることも可能である。その場合のイオン注入は、注
入不純物が基板１に導入されるように加速エネルギを高
くすれば良い。
【００２４】次に図３において、この第３実施例は先に
述べたその３の方法を第１実施例の場合と同様のＭＯＳ
トランジスタに適用した例である。この実施例は、第１
実施例において、図１（ｂ）でコンタクト窓７を形成す
る際に、コントロールエッチングにより図３のようにコ
ンタクト窓７の底部に絶縁膜６の厚さの一部を５００Å
程度に残し、この残した一部を保護膜８としたものであ
る。従って、図１（ｃ）で行う保護膜８形成の工程は不
要である。
述べたその３の方法を第１実施例の場合と同様のＭＯＳ
トランジスタに適用した例である。この実施例は、第１
実施例において、図１（ｂ）でコンタクト窓７を形成す
る際に、コントロールエッチングにより図３のようにコ
ンタクト窓７の底部に絶縁膜６の厚さの一部を５００Å
程度に残し、この残した一部を保護膜８としたものであ
る。従って、図１（ｃ）で行う保護膜８形成の工程は不
要である。
【００２５】この場合のイオン注入は、注入不純物が基
板１に導入されるように絶縁膜８の厚さ見合いで加速エ
ネルギを設定すれば良い。また、保護膜８の除去は、コ
ンタクト窓７部分を局部的にエッチングしても良く、絶
縁膜６の全面エッチングによっても良い。後者の場合
は、要すれば絶縁膜６を予め保護膜８の分だけ厚く形成
しておくと良い。そして、本実施例においても第１実施
例の場合と同様にコンタクト窓７部分の低抵抗化層５が
消失しないので、形成したＭＯＳトランジスタは配線１
０から見て低抵抗化層５の機能が十分に生かされたもの
となる。
板１に導入されるように絶縁膜８の厚さ見合いで加速エ
ネルギを設定すれば良い。また、保護膜８の除去は、コ
ンタクト窓７部分を局部的にエッチングしても良く、絶
縁膜６の全面エッチングによっても良い。後者の場合
は、要すれば絶縁膜６を予め保護膜８の分だけ厚く形成
しておくと良い。そして、本実施例においても第１実施
例の場合と同様にコンタクト窓７部分の低抵抗化層５が
消失しないので、形成したＭＯＳトランジスタは配線１
０から見て低抵抗化層５の機能が十分に生かされたもの
となる。
【００２６】次に図４において、この第４実施例は先に
述べたその４の方法を第１実施例の場合と同様のＭＯＳ
トランジスタに適用した例である。この実施例は、第１
実施例において、図１（ａ）でＣＶＤ酸化膜とその上の
層間絶縁膜による絶縁膜６を形成する際に、ＣＶＤ酸化
膜の下にこれとは材質を異ならせた厚さ５００Å程度の
窒化膜からなる下側層１１を加えて、図４（ａ）のよう
に絶縁膜６を下側層１１が含まれる多層構成にし、図１
（ｂ）でコンタクト窓７を形成する際に、選択エッチン
グにより図４（ｂ）のようにコンタクト窓７の底部に下
側層１１を残し、その残した部分を保護膜８としたもの
である。
述べたその４の方法を第１実施例の場合と同様のＭＯＳ
トランジスタに適用した例である。この実施例は、第１
実施例において、図１（ａ）でＣＶＤ酸化膜とその上の
層間絶縁膜による絶縁膜６を形成する際に、ＣＶＤ酸化
膜の下にこれとは材質を異ならせた厚さ５００Å程度の
窒化膜からなる下側層１１を加えて、図４（ａ）のよう
に絶縁膜６を下側層１１が含まれる多層構成にし、図１
（ｂ）でコンタクト窓７を形成する際に、選択エッチン
グにより図４（ｂ）のようにコンタクト窓７の底部に下
側層１１を残し、その残した部分を保護膜８としたもの
である。
【００２７】この場合のイオン注入は第３実施例と同様
にすれば良く、保護膜８の除去は選択エッチングで行う
ことができる。そして、本実施例においても第１実施例
の場合と同様にコンタクト窓７部分の低抵抗化層５が消
失しないので、形成したＭＯＳトランジスタは配線１０
から見て低抵抗化層５の機能が十分に生かされたものと
なる。
にすれば良く、保護膜８の除去は選択エッチングで行う
ことができる。そして、本実施例においても第１実施例
の場合と同様にコンタクト窓７部分の低抵抗化層５が消
失しないので、形成したＭＯＳトランジスタは配線１０
から見て低抵抗化層５の機能が十分に生かされたものと
なる。
【００２８】上述した実施例は、ｎチャネルＭＯＳトラ
ンジスタを例にとったが、ｐチャネルＭＯＳトランジス
タでも実施できることはいうまでもない。また、実施例
における低抵抗化層５を設けたソース・ドレイン領域４
は、ｐｎ接合をなして半導体基板の上面に表出させた拡
散領域であるので、本発明は、同様の拡散領域に低抵抗
化層を設けてその拡散領域をコンタクト窓から導出する
場合に共通して適用可能なものであり、実施例で説明し
たＭＯＳトランジスタへの適用に限定されるものではな
い。
ンジスタを例にとったが、ｐチャネルＭＯＳトランジス
タでも実施できることはいうまでもない。また、実施例
における低抵抗化層５を設けたソース・ドレイン領域４
は、ｐｎ接合をなして半導体基板の上面に表出させた拡
散領域であるので、本発明は、同様の拡散領域に低抵抗
化層を設けてその拡散領域をコンタクト窓から導出する
場合に共通して適用可能なものであり、実施例で説明し
たＭＯＳトランジスタへの適用に限定されるものではな
い。
【００２９】
【発明の効果】以上説明したように本発明によれば、ｐ
ｎ接合をなして半導体基板の上面に表出する拡散領域上
に低抵抗化層を有し、該基板上の絶縁膜に設けたコンタ
クト窓を通して拡散領域を導出する配線が設けられる半
導体装置の製造方法に関し、コンタクト窓からのイオン
注入を行っても、コンタクト窓部分の低抵抗化層を消失
させないで配線用導体層の形成ができるようにする方法
が提供されて、上記イオン注入の工程を有する場合にも
低抵抗化層の十分な機能発揮を可能にさせる効果があ
る。
ｎ接合をなして半導体基板の上面に表出する拡散領域上
に低抵抗化層を有し、該基板上の絶縁膜に設けたコンタ
クト窓を通して拡散領域を導出する配線が設けられる半
導体装置の製造方法に関し、コンタクト窓からのイオン
注入を行っても、コンタクト窓部分の低抵抗化層を消失
させないで配線用導体層の形成ができるようにする方法
が提供されて、上記イオン注入の工程を有する場合にも
低抵抗化層の十分な機能発揮を可能にさせる効果があ
る。
【図１】 第１実施例を説明するための側断面図
【図２】 第２実施例を説明するための側断面図
【図３】 第３実施例を説明するための側断面図
【図４】 第４実施例を説明するための側断面図
１ 半導体基板 ２ 素子分離領域 ３ ゲート電極 ４ ソース・ドレイン領域（拡散領域） ５ 低抵抗化層 ６ 絶縁膜 ７ コンタクト窓 ８ 保護膜 ９ 配線用導体層 １０ 配線 １１ 絶縁膜の下側層 １２ 層間絶縁膜 １３ 上層配線 １４ カバー絶縁膜
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784 9054−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｙ
Claims (4)
- 【請求項１】 ｐｎ接合をなす拡散領域を上面から適宜
な深さに有して、該拡散領域を低抵抗化するための低抵
抗化層が該拡散領域上に設けられた半導体基板上に、絶
縁膜を形成する工程と、 該絶縁膜に該低抵抗化層の一部を露出させるコンタクト
窓を形成する工程と、 該コンタクト窓内に露出している該低抵抗化層を覆う保
護膜を形成する工程と、 該コンタクト窓から該保護膜を通して該基板に該拡散領
域と同一導電型の不純物をイオン注入する工程と、 該イオン注入の後に該保護膜を除去する工程と、 然る後に、該絶縁膜上に該コンタクト窓を通して該拡散
領域と導通する配線用導体層を形成する工程と、を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記保護膜形成工程の際に前記保護膜は金属により前記
コンタクト窓内から前記絶縁膜上に延在させて形成し、 前記保護膜除去工程は削除し、 前記配線層形成工程の際に該保護膜を前記配線用導体層
の一部に充当するか、若しくは該配線層形成工程を省略
して該保護膜を該配線用導体層に充当することを特徴と
する半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記コンタクト窓形成工程の際に、前記低抵抗化層の一
部を露出させるに代えてコンタクト窓の底部に前記絶縁
膜の厚さの一部を残し、その残した一部を前記保護膜形
成工程で形成するべき前記保護膜となし、 該保護膜形成工程は削除することを特徴とする半導体装
置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、 前記絶縁膜形成工程の際に、前記絶縁膜は多層構成に
し、 前記コンタクト窓形成工程の際に、前記低抵抗化層の一
部を露出させるに代えてコンタクト窓の底部に該多層構
成の下側層を残し、その残した層の該コンタクト窓部分
を前記保護膜形成工程で形成するべき前記保護膜とな
し、 該保護膜形成工程は削除することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9030393A JPH06302546A (ja) | 1993-04-19 | 1993-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9030393A JPH06302546A (ja) | 1993-04-19 | 1993-04-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302546A true JPH06302546A (ja) | 1994-10-28 |
Family
ID=13994774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9030393A Withdrawn JPH06302546A (ja) | 1993-04-19 | 1993-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186264A (ja) * | 1994-12-28 | 1996-07-16 | Seiko Epson Corp | 薄膜トランジスタおよびその製造方法 |
-
1993
- 1993-04-19 JP JP9030393A patent/JPH06302546A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186264A (ja) * | 1994-12-28 | 1996-07-16 | Seiko Epson Corp | 薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5346836A (en) | Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects | |
| JP3371189B2 (ja) | Ｍｏｓトランジスタの製造方法およびｃｍｏｓトランジスタの製造方法 | |
| KR19980064586A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11265987A (ja) | 不揮発性メモリ及びその製造方法 | |
| JPH1027890A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US5521106A (en) | Process for fabricating complementary field effect transistors having a direct contact electrode | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| JP3093620B2 (ja) | 半導体装置の製造方法 | |
| KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
| JPH06163578A (ja) | 接続孔形成法 | |
| JP2614016B2 (ja) | 半導体装置の製造方法 | |
| JP3324648B2 (ja) | 半導体装置の製造方法 | |
| US5939758A (en) | Semiconductor device with gate electrodes having conductive films | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| US6316804B1 (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| JPH06333944A (ja) | 半導体装置 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JPH06302546A (ja) | 半導体装置の製造方法 | |
| JP2000106436A (ja) | 半導体装置の製造方法 | |
| JPH09321233A (ja) | 半導体装置の製造方法 | |
| JP3482201B2 (ja) | 半導体装置及びその製造方法 | |
| KR0151039B1 (ko) | 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| JP2616546B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| KR0166856B1 (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |