JP2614016B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2614016B2
JP2614016B2 JP6119113A JP11911394A JP2614016B2 JP 2614016 B2 JP2614016 B2 JP 2614016B2 JP 6119113 A JP6119113 A JP 6119113A JP 11911394 A JP11911394 A JP 11911394A JP 2614016 B2 JP2614016 B2 JP 2614016B2
Authority
JP
Japan
Prior art keywords
film
forming
contact hole
diffusion layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6119113A
Other languages
English (en)
Other versions
JPH07326595A (ja
Inventor
勝 猿渡
Original Assignee
九州日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九州日本電気株式会社 filed Critical 九州日本電気株式会社
Priority to JP6119113A priority Critical patent/JP2614016B2/ja
Priority to US08/455,086 priority patent/US5571753A/en
Publication of JPH07326595A publication Critical patent/JPH07326595A/ja
Application granted granted Critical
Publication of JP2614016B2 publication Critical patent/JP2614016B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にＣＭＯＳトランジスタ等のＮ+ 型拡散層とＰ
+ 型拡散層とを含んだ半導体装置の配線の形成方法に関
する。
【０００２】
【従来の技術】半導体装置の微細化に伴ない、ＣＭＯＳ
トランジスタを含んだ半導体装置においても、Ｎ+ 型拡
散層およびＰ+ 型拡散層の接合の深さが浅くなってきて
いる。このような状態では、これらＮ+ 型拡散層および
Ｐ+ 型拡散層を覆う絶縁膜に設けられたコンタクト孔を
介してこれらＮ+ 型拡散層あるいはＰ+ 型拡散層に接続
される配線が、これらＮ+ 型拡散層あるいはＰ+ 型拡散
層の接合破壊が起しやすくなる。そのため、Ｎ+ 型拡散
層およびＰ+ 型拡散層に達するコンタクト孔の底部に、
それぞれＮ型およびＰ型のイオン注入（以後、コンタク
トイオン注入と記す）をそれぞれ行ない、熱処理をして
これらの部分の接合の深さを深くしている。このコンタ
クトイオン注入のとき、絶縁膜（および絶縁性のフォト
レジスト膜）に多量の電荷が帯電され、この電荷により
静電破壊が起りやすくなる。
【０００３】上記コンタクトイオン注入における静電破
壊を防止できるとする１つの製造方法が、特開平１−１
８６６６８号公報に開示されている。半導体装置の製造
工程の模式的断面図である図３を参照すると、この公開
公報記載の製造方法の要旨は、次のようになっている。
【０００４】まず、Ｐ型シリコン基板２０１表面の所定
の領域に、Ｎ型ウェル２０２が形成される。フィールド
酸化膜，ゲート酸化膜およびゲート電極（図面の煩雑さ
を避けるため、これらの図示は省略する）が形成され、
少なくとも（Ｎ型ウェル２０２が形成されていない）Ｐ
型シリコン基板２０１表面の所定の領域にＮ+ 型拡散層
２０３が形成され、少なくともＮ型ウェル２０２表面の
所定の領域にＰ+ 型拡散層２０４が形成される。Ｎ型ウ
ェル２０２表面を含めたＰ型シリコン基板２０１表面を
覆う絶縁膜２０５が形成され、この絶縁膜２０５表面を
覆う高融点金属膜２０７が形成される。フォトレジスト
膜（図示せず）をマスクにして高融点金属膜２０７およ
び絶縁膜２０５が順次エッチングされ、Ｎ+ 型拡散層２
０３に達するコンタクト孔２０６ａおよびＰ+ 型拡散層
２０４に達するコンタクト孔２０６ｂが絶縁膜２０５に
形成される。
【０００５】続いて、上記フォトレジスト膜が剥離され
た後、コンタクト孔２０６ｂを覆いコンタクト孔２０６
ａに開口部を有するフォトレジスト膜２０９ａが形成さ
れる。このフォトレジスト膜２０９ａ（および絶縁膜２
０５）をマスクにしたＮ型不純物の高ドーズ量のコンタ
クトイオン注入が行なわれ、コンタクト孔２０６ａ底部
のＮ+ 型拡散層２０３表面にＮ型イオン注入領域２１３
が形成される〔図３（ａ）〕。
【０００６】引き続いて、上記フォトレジスト膜２０９
ａが剥離された後、コンタクト孔２０６ａを覆いコンタ
クト孔２０６ｂに開口部を有するフォトレジスト膜２０
９ｂが形成される。このフォトレジスト膜２０９ｂ（お
よび絶縁膜２０５）をマスクにしたＰ型不純物の高ドー
ズ量のコンタクトイオン注入が行なわれ、コンタクト孔
２０６ｂ底部のＰ+ 型拡散層２０４表面にＰ型イオン注
入領域２１４が形成される〔図３（ｂ）〕。
【０００７】次に、上記フォトレジスト膜２０９ｂが除
去された後、熱処理が施され、Ｎ型イオン注入領域２１
３およびＰ型イオン注入領域２１４がそれぞれＮ+ 型拡
散層２２３およびＰ+ 型拡散層２２４になる〔図３
（ｃ）〕。Ｎ+ 型拡散層２２３の接合の深さはＮ+ 型拡
散層２０３の接合の深さより深く、Ｐ+ 型拡散層２２４
の接合の深さはＰ+ 型拡散層２０４の接合の深さより深
くなる。
【０００８】次に、全面にアルミニウム膜が形成され、
このアルミニウム膜と上記高融点金属膜２０７とがパタ
ーニングされ、配線２１１ａ，２１１ｂが形成される
〔図３（ｄ）〕。配線２１１ａはコンタクト孔２０６ａ
を介して（Ｎ+ 型拡散層２２３および）Ｎ+ 型拡散層２
０３に接続される。この配線２１１ａは、コンタクト孔
２０６ａの部分ではアルミニウム膜２１０ａのみからな
り、コンタクト孔２０６ａを除いた部分では高融点金属
膜２０７ａとアルミニウム膜２１０ａとの積層膜からな
る。同様に、配線２１１ｂはコンタクト孔２０６ｂを介
して（Ｐ+ 型拡散層２２４および）Ｐ+ 型拡散層２０４
に接続される。この配線２１１ｂは、コンタクト孔２０
６ｂの部分ではアルミニウム膜２１０ｂのみからなり、
コンタクト孔２０６ｂを除いた部分では高融点金属膜２
０７ｂとアルミニウム膜２１０ｂとの積層膜からなる。
【０００９】上記公開公報記載の製造方法では、例えば
Ｎ型イオン注入領域２１３を形成する際のコンタクトイ
オン注入において、フォトレジスト膜２０９ａの下に高
融点金属膜２０７が存在するため、帯電電荷による静電
破壊は発生しないとしている。しかしながら、例えばコ
ンタクト孔２０６ａの上端には高融点金属膜２０７が存
在するが、コンタクト孔２０６ａの側面は絶縁膜２０５
からなり、高融点金属膜２０７とＮ+ 型拡散層２０３と
は導通していない（コンタクト孔２０６ｂにおける高融
点金属膜２０７とＰ+ 型拡散層２０４と関係も同様であ
る）ため、高融点金属膜２０７に帯電した電荷のこの間
での放電は避けられない。すなわち、上記公開公報記載
の製造方法では、コンタクトイオン注入に際しての静電
破壊の防止には不十分である。
【００１０】コンタクトイオン注入に際しての静電破壊
を防止する別の半導体装置の製造方法が、特開平４−１
０１４１６号公報に開示されている。半導体装置の製造
工程の断面図である図４を参照すると、この公開公報記
載の製造方法の要旨は、次のようになっている。
【００１１】まず、一導電型の半導体基板３０１表面の
所定の領域に逆導電型の拡散層３０３が形成され、全面
に絶縁膜３０５が形成される。拡散層３０３に達するコ
ンタクト孔３０６が形成された後、コンタクト孔３０６
の口径より大きな開口部を有するフォトレジスト膜３０
９が形成される〔図４（ａ）〕。
【００１２】次に、コンタクト孔３０６を含めてフォト
レジスト膜３０９表面を覆う高融点金属膜３０７が形成
され、フォトレジスト膜３０９（および絶縁膜３０５）
をマスクにしたコンタクトイオン注入により逆導電型の
イオン注入領域３１３が形成される〔図４（ｂ）〕。
【００１３】次に、フォトレジスト膜３０９のリフトオ
フが行なわれてこのフォトレジスト膜３０９に直接に接
触していた部分の高融点金属膜３０７は除去され、フォ
トレジスト膜３０９の開口部に高融点金属膜３０７ａが
残置される。続いて、熱処理が行なわれ、イオン注入領
域３１３が活性化されて逆導電型の拡散層３２３にな
り、コンタクト孔３０６底部の所定膜厚の高融点金属膜
３０７ａが高融点金属シリサイド膜３１７に変換される
〔図４（ｃ）〕。
【００１４】次に、全面に金属膜が形成され、この金属
膜がパターニングされて配線３１１が形成される。この
配線３１１は、コンタクト孔３０６の部分では高融点金
属シリサイド膜３１７と高融点金属膜３０７ａと金属膜
３１０との積層膜からなり、コンタクト孔３０６の近傍
では高融点金属膜３０７ａと金属膜３１０との積層膜か
らなり、コンタクト孔３０６から離れた部分では金属膜
３１０のみからなる〔図４（ｄ）〕。
【００１５】
【発明が解決しようとする課題】上記特開平４−１０１
４１６号公報記載の半導体装置の製造方法によれば、確
かにコンタクトイオン注入の際の静電破壊は防止され
る。この製造方法はコンタクト孔の底部にバリアメタル
膜が形成されることから、コンタクト特性の安定性とい
う面では、上特開平１−１８６６６８号公報記記載の半
導体装置の製造方法より優れている。しかしながらこの
製造方法は、１種類の拡散層のみからなる半導体装置に
は適用できる。ＣＭＯＳトランジスタからなる半導体装
置のようにＮ型とＰ型との２種類の拡散層を有する半導
体装置にこの製造方法を適用する場合、次のような問題
が生じる。
【００１６】まず第１に、コンタクト孔の底部をなす拡
散層表面の汚染という問題（上記特開平１−１８６６６
８号公報記載の半導体装置の製造方法でも同様である）
が生じる。例えばＮ型のイオン注入領域を先に形成する
場合、Ｐ型の拡散層に達するコンタクト孔の底部におい
て、Ｎ型のイオン注入領域を形成するまでは（リフトオ
フ用の）フォトレジスト膜がこのＰ型の拡散層の表面に
直接に接触している。このフォトレジスト膜がリフトオ
フされても、Ｎ型の拡散層に達するコンタクト孔には高
融点金属膜が残置する故、酸あるいは過酸化水素水等に
よる洗浄が不可能であり、フォトレジスト膜等によるＰ
型の拡散層の表面の汚染を除去することができない。
【００１７】第２に、上記特開平１−１８６６６８号公
報記載の半導体装置の製造方法に比べて煩雑な工程を付
加したにもかかわらず、上記特開平１−１８６６６８号
公報記載の半導体装置の製造方法より配線の加工性と配
線のストレス・マイグレーション耐性とが低下する。上
記特開平１−１８６６６８号公報記載の半導体装置の製
造方法によればコンタクト孔を除いた部分の配線の構造
は一様であるのに対して、この製造方法での配線は１層
（あるいは２層）の高融点金属膜を有する部分と高融点
金属膜を有さない部分とが形成されるため、配線の加工
性に支障を来たし，配線のストレス・マイグレーション
耐性が低下することになる。
【００１８】したがって本発明の目的は、簡単な工程の
付加により、コンタクトイオン注入に際しての静電破壊
を回避し、コンタクト孔の底部をなす拡散層表面の汚染
を低減し、かつ、高信頼性を有する配線を加工性良く形
成できる半導体装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第１の態様は、一導電型領域と逆導電型領域と
を表面に有するシリコン基板の少なくとも逆導電型領域
表面の所定の領域に一導電型の第１の拡散層を形成し、
シリコン基板の少なくとも一導電型領域表面の所定の領
域に逆導電型の第２の拡散層を形成し、シリコン基板の
表面に絶縁膜を形成し、第１および第２の拡散層に達す
る第１および第２のコンタクト孔を該絶縁膜に形成する
工程と、高融点金属に窒化チタン膜もしくはチタン・タ
ングステン膜が積層してなる導電体膜を、上記第１およ
び第２のコンタクト孔の表面を含めた上記絶縁膜の表面
に形成する工程と、上記第１のコンタクト孔に開口部を
有し，上記第２のコンタクト孔を覆う第１のフォトレジ
スト膜を上記絶縁膜表面に形成し、この第１のフォトレ
ジスト膜および絶縁膜をマスクにしたイオン注入により
上記第１の拡散層の表面に一導電型不純物を含んだ第１
のイオン注入領域を形成する工程と、上記第２のコンタ
クト孔に開口部を有し，上記第１のコンタクト孔を覆う
第２のフォトレジスト膜を上記絶縁膜表面に形成し、こ
の第２のフォトレジスト膜および絶縁膜をマスクにした
イオン注入により上記第２の拡散層の表面に逆導電型不
純物を含んだ第２のイオン注入領域を形成する工程と、
熱処理により、上記第１のイオン注入領域の一導電型不
純物および上記第２のイオン注入領域の逆導電型不純物
を活性化し、上記第１のコンタクト孔底部の上記第１の
拡散層の表面および上記第２のコンタクト孔底部の上記
第２の拡散層の表面にそれぞれ高融点金属シリサイド膜
を形成する工程と、全面に金属膜を形成し、この金属膜
および上記導電体膜をパターニングして配線を形成する
工程とを有する。
【００２０】好ましくは、上記高融点金属がチタン膜，
タンタル膜，コバルト膜，パラジウム膜もしくは白金膜
からなる。
【００２１】本発明の半導体装置の製造方法の第２の態
様は、一導電型領域と逆導電型領域とを表面に有するシ
リコン基板の少なくとも逆導電型領域表面の所定の領域
に一導電型の第１の拡散層を形成し、シリコン基板の少
なくとも一導電型領域表面の所定の領域に逆導電型の第
２の拡散層を形成し、シリコン基板の表面に絶縁膜を形
成し、第１および第２の拡散層に達する第１および第２
のコンタクト孔を絶縁膜に形成する工程と、第１の高融
点金属を含んだ第１の導電体膜を、上記第１および第２
のコンタクト孔の表面を含めた上記絶縁膜の表面に形成
する工程と、上記第１のコンタクト孔に開口部を有し，
上記第２のコンタクト孔を覆う第１のフォトレジスト膜
を上記絶縁膜表面に形成し、この第１のフォトレジスト
膜および絶縁膜をマスクにしたイオン注入により上記第
１の拡散層の表面に一導電型不純物を含んだ第１のイオ
ン注入領域を形成する工程と、上記第２のコンタクト孔
に開口部を有し，上記第１のコンタクト孔を覆う第２の
フォトレジスト膜を上記絶縁膜表面に形成し、この第２
のフォトレジスト膜および絶縁膜をマスクにしたイオン
注入により上記第２の拡散層の表面に逆導電型不純物を
含んだ第２のイオン注入領域を形成する工程と、熱処理
により、上記第１のイオン注入領域の一導電型不純物お
よび上記第２のイオン注入領域の逆導電型不純物を活性
化し、上記第１のコンタクト孔底部の上記第１の拡散層
の表面および上記第２のコンタクト孔底部の上記第２の
拡散層の表面にそれぞれ高融点金属シリサイド膜を形成
する工程と、上記高融点金属シリサイド膜になった部分
以外の上記第１の導電体膜を除去し、全面に第２の高融
点金属を含んだ第２の導電体膜を形成する工程と、全面
に金属膜を形成し、金属膜および上記第２の導電体膜を
パターニングして配線を形成する工程とを有する。
【００２２】好ましくは、上記熱処理が窒素雰囲気で行
なわれて上記第１の導電体膜がチタン膜からなり、上記
第２の導電体膜が窒化チタン膜もしくはチタン・タング
ステン膜からなる。また、上記第１の導電体膜がチタン
膜，タンタル膜，コバルト膜，パラジウム膜もしくは白
金膜と、窒化チタン膜もしくはチタン・タングステン膜
との積層膜からなり、上記第２の導電体膜が窒化チタン
膜もしくはチタン・タングステン膜からなる。
【００２３】
【実施例】次に、本発明について図面を参照して説明す
る。
【００２４】半導体装置の製造工程の模式的断面図であ
る図１を参照すると、本発明の第１の実施例は、以下の
ようになっている。
【００２５】まず、Ｎ型シリコン基板１０１表面の所定
の領域に、Ｐ型ウェル１０２が形成される。フィールド
酸化膜，ゲート酸化膜およびゲート長が０．８μｍ程度
のゲート電極（図面の煩雑さを避けるため、これらの図
示は省略する）が形成される。７０ｋｅＶ，３×１０15
ｃｍ-2の砒素（Ａｓ）のイオン注入により、少なくとも
Ｐ型ウェル１０２表面の所定の領域に、Ｎ+ 型拡散層１
０３が形成される。なお、Ｎ型シリコン基板１０１（の
Ｐ型ウェル１０２が形成されていない）表面にも、サブ
ストレート・コンタクト用のＮ+ 型拡散層（図示せず）
が形成される。同様に、７０ｋｅＶ，３×１０15ｃｍ-2
の２弗化ボロン（ＢＦ2 ）のイオン注入により、少なく
とも（Ｐ型ウェル１０２が形成されていない）Ｎ型シリ
コン基板１０１表面の所定の領域に、Ｐ+ 型拡散層１０
４が形成される。なお、Ｐ型ウェル１０２表面にも、ウ
ェル・コンタクト用のＰ+ 型拡散層（図示せず）が形成
される。Ｎ+ 型拡散層１０３の接合の深さ（ＸJN）は
０．２〜０．３μｍであり、Ｐ+ 型拡散層１０４の接合
の深さ（ＸJP）は０．３〜０．４μｍである。Ｐ型ウェ
ル１０２表面を含めたＮ型シリコン基板１０１表面を覆
う絶縁膜１０５が形成される。フォトレジスト膜（図示
せず）をマスクにして絶縁膜１０５がエッチングされ、
Ｎ+ 型拡散層１０３に達するコンタクト孔１０６ａおよ
びＰ+ 型拡散層１０４に達するコンタクト孔１０６ｂが
絶縁膜１０５に形成される。コンタクト孔１０６ａおよ
びコンタクト孔１０６ｂの口径は、それぞれ０．８μｍ
程度である。
【００２６】次に、上記フォトレジスト膜が剥離され
る。スパッタリングおよび反応性スパッタリングによ
り、コンタクト孔１０６ａ，１０６ｂを含めた絶縁膜１
０５表面を覆う（積層膜からなる導電体膜である）膜厚
３０ｎｍ程度のチタン膜１０７および膜厚１００ｎｍ程
度の窒化チタン膜１０８が順次形成される。コンタクト
孔１０６ｂを覆いコンタクト孔１０６ａに開口部を有す
る（第１のフォトレジスト膜である）フォトレジスト膜
１０９ａが形成され、このフォトレジスト膜１０９ａ
（および絶縁膜１０５）をマスクにして、７０〜１５０
ｋｅＶ，１×１０15〜１×１０16ｃｍ-2の燐（Ｐ）のコ
ンタクトイオン注入が行なわれ、コンタクト孔１０６ａ
底部のＮ+ 型拡散層１０３表面にＮ型イオン注入領域１
１３が形成される〔図１（ａ）〕。
【００２７】続いて、上記フォトレジスト膜１０９ａが
剥離された後、コンタクト孔１０６ａを覆いコンタクト
孔１０６ｂに開口部を有する（第２のフォトレジスト膜
である）フォトレジスト膜１０９ｂが形成される。この
フォトレジスト膜１０９ｂ（および絶縁膜１０５）をマ
スクにして、７０〜１５０ｋｅＶ，３×１０15〜１×１
０16ｃｍ-2の２弗化ボロンのイオン注入が行なわれ、コ
ンタクト孔１０６ｂ底部のＰ+ 型拡散層１０４表面にＰ
型イオン注入領域１１４が形成される〔図１（ｂ）〕。
【００２８】次に、上記フォトレジスト膜１０９ｂが剥
離される。７００〜８００℃で２分間程度のランプアニ
ールが行なわれる。この熱処理により、Ｎ型イオン注入
領域１１３およびＰ型イオン注入領域１１４はそれぞれ
Ｎ+ 型拡散層１２３およびＰ+ 型拡散層１２４になり、
コンタクト孔１０６ａ，１０６ｂ底部のチタン膜１０７
はそれぞれチタンシリサイド膜１１７ａ，１１７ｂに変
換される。Ｎ+ 型拡散層１２３のＸJNは０．３〜０．４
μｍであり、Ｐ+ 型拡散層１２４の接合の深さＸJPは
０．４〜０．６μｍである〔図１（ｃ）〕。
【００２９】次に、全面にアルミニウム膜が形成され、
このアルミニウム膜と上記窒化チタン膜１０８と上記チ
タン膜１０７とがパターニングされ、配線１１１ａ，１
１１ｂが形成される。配線１１１ａはコンタクト孔１０
６ａを介して（Ｎ+ 型拡散層１２３および）Ｎ+ 型拡散
層１０３に接続される。この配線１１１ａは、コンタク
ト孔１０７ａの部分ではチタンシリサイド膜１１７ａと
窒化チタン膜１０８ａとアルミニウム膜１１０ａとの積
層膜からなり、コンタクト孔１０６ａを除いたの部分で
はチタン膜１０７ａと窒化チタン膜１０８ａとアルミニ
ウム膜１１０ａとの積層膜からなる。同様に、配線１１
１ｂはコンタクト孔１０６ｂを介して（Ｐ+ 型拡散層１
２４および）Ｐ+ 型拡散層１０４に接続される。この配
線１１１ｂは、コンタクト孔１０６ｂの部分でチタンシ
リサイド膜１１７ｂと窒化チタン膜１０８ｂとアルミニ
ウム膜１１０ｂとの積層膜からなり、コンタクト孔１０
６ｂを除いた部分ではチタン膜１０７ｂと窒化チタン膜
１０８ｂとアルミニウム膜１１０ｂとの積層膜からなる
〔図１（ｄ）〕。
【００３０】上記第１の実施例によれば、コンタクト孔
１０９ａ，１０９ｂを形成した後、全面にチタン膜１０
７，窒化チタン膜１０８を形成するという簡単の工程を
付加することにより、以下のことが実現できる。まず、
Ｎ型イオン注入領域１１３およびＰ型イオン注入領域１
１４の形成のためのコンタクトイオン注入に際して、チ
タン膜１０７と窒化チタン膜１０８との積層膜からなる
導電体膜がそれぞれ全面に形成されていることから、フ
ォトレジスト膜１０９ａ等への帯電電荷による静電破壊
は完全に回避される。また、例えばフォトレジスト膜１
０９ａとＰ+ 型拡散層１０４との間には上記導電体膜が
介在するため、コンタクト孔１０９ｂの底部をなすＰ+
型拡散層１０４がこのフォトレジスト膜１０９ａによる
汚染が低減される。さらに、配線を形成する前段階で例
えばコンタクト孔１０６ａの部分を除いてアルミニウム
膜の下にはチタン膜１０７と窒化チタン膜１０８との積
層膜が存在し，コンタクト孔１０６ａの部分ではアルミ
ニウム膜の下にはチタンシリサイド膜１１７ａと窒化チ
タン膜１０８との積層膜が存在するため、配線１１１ａ
の加工性に支障はなく、かつ、配線１１１ａのコンタク
ト特性およびストレス・マイグレーション耐性も低下し
ない。
【００３１】なお、上記第１の実施例ではＮ型シリコン
基板表面にＰ型ウェルが形成されているが、これに限定
されるものではない。Ｐ型シリコン基板表面にＮ型ウェ
ルが形成される場合、Ｎ型シリコン基板表面にＰ型ウェ
ルとＮ型ウェルとが形成される場合、Ｐ型シリコン基板
表面にＰ型ウェルとＮ型ウェルとが形成される場合にも
本実施例を適用することができる。また、Ｎ+ 型拡散層
およびＰ+ 型拡散層の形成順序、Ｎ型イオン注入領域お
よびＰ型イオン注入領域の形成順序も、本実施例に限定
されるものではない。
【００３２】上記第１の実施例における導電体膜はチタ
ン膜１０７と窒化チタン膜１０８との積層膜から構成さ
れている。チタン膜１０７を用いる１つの目的は絶縁膜
１０５と導電体膜との密着性にあり、別の目的はコンタ
クト孔底部でのシリサイド膜の形成であり，コンタクト
抵抗の低減にある。窒化チタン膜１０８を用いる目的は
コンタント孔底部におけるシリコンとアルミニウム膜と
の相互拡散を抑制することにある。これらチタン膜１０
７，窒化チタン膜１０８の膜厚の設定は、上記目的を達
成することと、２回のコンタクトイオン注入の条件とを
考慮して決定される。なお、導電体膜が絶縁膜１０５と
直接に接触する部分にモリブデン膜あるいはタングステ
ン膜を用いることは密着性の点から好ましくない。
【００３３】また、上記目的を勘案すると、導電体膜と
しては所定膜厚のチタン膜のみでもよい。この場合、熱
処理を窒素雰囲気で行ない、チタン膜表面に所要膜厚の
窒化チタン膜を形成すればよい。さらに、チタン膜１０
７の代りにタンタル膜，コバルト膜，パラジウム膜ある
いは白金膜を用い、窒化チタン膜１０８の代りにチタン
・タングステン膜を用いることもできる。
【００３４】半導体装置の製造工程の模式的断面図であ
る図２を参照すると、本発明の第２の実施例は、第１の
導電体膜としてチタン膜と窒化チタン膜との積層膜を形
成（これらチタン膜および窒化チタン膜の膜厚は上記第
１の実施例と必らずしも同じである必要はない）した
後、チタンシリサイド膜１１７ａ，１１７ｂの形成（図
１（ｃ）参照）までは上記第１の実施例と同様の方法に
より形成される。
【００３５】次に、過酸化水素（Ｈ2 Ｏ2 ）水（アンモ
ニア（ＮＨ4 ＯＨ）を加えてもよい）によるウェット・
エッチングにより、上記窒化チタン膜と未反応の上記チ
タン膜とが選択的に除去される〔図２（ａ）〕。
【００３６】次に、全面に第２の導電体膜である膜厚１
００ｎｍ程度のチタン・タングステン膜１２７が、スパ
ッタリングにより形成される〔図２（ｂ）〕。
【００３７】続いて、上記第１の実施例と同様に、全面
にアルミニウム膜が形成される。このアルミニウム膜と
上記チタン・タングステン膜１２７とがパターニングさ
れ、配線１２１ａ，１２１ｂが形成される。配線１２１
ａはコンタクト孔１０６ａを介して（Ｎ+ 型拡散層１２
３および）Ｎ+ 型拡散層１０３に接続される。この配線
１２１ａは、コンタクト孔１０７ａの部分ではチタンシ
リサイド膜１１７ａとチタン・タングステン膜１２７ａ
とアルミニウム膜１１０ａとの積層膜からなり、コンタ
クト孔１０６ａを除いたの部分ではチタン・タングステ
ン膜１２７ａとアルミニウム膜１１０ａとの積層膜から
なる。同様に、配線１２１ｂはコンタクト孔１０６ｂを
介して（Ｐ+ 型拡散層１２４および）Ｐ+ 型拡散層１０
４に接続される。この配線１２１ｂは、コンタクト孔１
０６ｂの部分でチタンシリサイド膜１１７ｂとチタン・
タングステン膜１２７ｂとアルミニウム膜１１０ｂとの
積層膜からなり、コンタクト孔１０６ｂを除いた部分で
はチタン・タングステン膜１２７ｂとアルミニウム膜１
１０ｂとの積層膜からなる〔図２（ｃ）〕。
【００３８】上記第２の実施例の上記第１の実施例対す
る主な製造方法上の相違点は、シリサイド化されない第
１の導電体膜を選択的に除去し，第２の導電体膜を形成
するという点にある。このため、本実施例では工程が多
少長くなるが、これらの工程は煩雑な工程ではない。本
実施例においても上記第１の実施例と同様に、以下のこ
とが実現できる。まず、コンタクトイオン注入に際して
の帯電電荷による静電破壊は完全に回避される。また、
例えば配線１２１ａの加工性に支障はなく、かつ、配線
１２１ａのコンタクト特性およびストレス・マイグレー
ション耐性も低下しない。また、コンタクトイオン注入
のマスクに使用したフォトレジスト膜によるＮ+ 拡散層
１０３およびＰ+ 拡散層１０４表面の汚染も低減でき
る。さらに、コンタクトイオン注入の際に表面が直接に
曝され，あるいはフォトレジスト膜に直接に覆われてい
たれていた第１の導電体膜の上層を成す窒化チタン膜等
が除去されることから、例えば配線１２１ａを構成する
導電体膜自体の汚染も除去される。
【００３９】なお、上記第２の実施例も、Ｐ型シリコン
基板表面にＮ型ウェルが形成される場合、Ｎ型シリコン
基板表面にＰ型ウェルとＮ型ウェルとが形成される場
合、Ｐ型シリコン基板表面にＰ型ウェルとＮ型ウェルと
が形成される場合に適用することができる。
【００４０】また、第１の導電体膜としてはチタン膜の
みでもよい。さらに、第１の導電体膜を構成するチタン
膜の代りにタンタル膜，コバルト膜，パラジウム膜ある
いは白金膜を用い、第１の導電体膜を構成する窒化チタ
ン膜の代りにチタン・タングステン膜を用いることもで
きる。さらにまた、第２の導電体膜であるチタン・タン
グステン膜１２７の代りに窒化チタン膜を用いることも
できる。
【００４１】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、簡単な工程の付加により、コンタ
クトイオン注入に際しての静電破壊を回避し、コンタク
ト孔の底部をなす拡散層表面の汚染を低減し、かつ、高
信頼性を有する配線を加工性良く形成できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の製造工程の模式的断面
図である。
【図２】本発明の第２の実施例の製造工程の模式的断面
図である。
【図３】従来の半導体装置の製造方法の製造工程の模式
的断面図である。
【図４】別の従来の半導体装置の製造方法の製造工程の
断面図である。
【符号の説明】
１０１ Ｎ型シリコン基板 １０２ Ｐ型ウェル １０３，１２３，２０３，２２３ Ｎ+ 型拡散層 １０４，１２４，２０４，２２４ Ｐ+ 型拡散層 １０５，２０５，３０５ 絶縁膜 １０６ａ，１０６ｂ，２０６ａ，２０６ｂ，３０６
コンタクト孔 １０７，１０７ａ，１０７ｂ チタン膜 １０８，１０８ａ，１０８ｂ 窒化チタン膜 １０９ａ，１０９ｂ，２０９ａ，２０９ｂ，３０９
フォトレジスト膜 １１０ａ，１１０ｂ，２１０ａ，２１０ｂ アルミニ
ウム膜 １１１ａ，１１１ｂ，１２１ａ，１２１ｂ，２１１ａ，
２１１ｂ，３１１配線 １１３，２１３ Ｎ型イオン注入領域 １１４，２１４ Ｐ型イオン注入領域 １１７ａ，１１７ｂ チタンシリサイド膜 １２７，１２７ａ，１２７ｂ チタン・タングステン
膜 ２０１ Ｐ型シリコン基板 ２０２ Ｎ型ウェル ２０７，２０７ａ，２０７ｂ，３０７，３０７ａ 高
融点金属膜 ３０１ 半導体基板 ３０３，３２３ 拡散層 ３１０ 金属膜 ３１７ 高融点金属シリサイド膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092 Ｈ０１Ｌ 27/08 ３２１Ｆ

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 一導電型領域と逆導電型領域とを表面に
    有するシリコン基板の少なくとも該逆導電型領域表面の
    所定の領域に一導電型の第１の拡散層を形成し、該シリ
    コン基板の少なくとも該一導電型領域表面の所定の領域
    に逆導電型の第２の拡散層を形成し、該シリコン基板の
    表面に絶縁膜を形成し、該第１および第２の拡散層に達
    する第１および第２のコンタクト孔を該絶縁膜に形成す
    る工程と、 高融点金属に窒化チタン膜もしくはチタン・タングステ
    ン膜が積層してなる導電体膜を、前記第１および第２の
    コンタクト孔の表面を含めた前記絶縁膜の表面に形成す
    る工程と、 前記第１のコンタクト孔に開口部を有し，前記第２のコ
    ンタクト孔を覆う第１のフォトレジスト膜を前記絶縁膜
    表面に形成し、該第１のフォトレジスト膜および該絶縁
    膜をマスクにしたイオン注入により前記第１の拡散層の
    表面に一導電型不純物を含んだ第１のイオン注入領域を
    形成する工程と、 前記第２のコンタクト孔に開口部を有し，前記第１のコ
    ンタクト孔を覆う第２のフォトレジスト膜を前記絶縁膜
    表面に形成し、該第２のフォトレジスト膜および該絶縁
    膜をマスクにしたイオン注入により前記第２の拡散層の
    表面に逆導電型不純物を含んだ第２のイオン注入領域を
    形成する工程と、 熱処理により、前記第１のイオン注入領域の一導電型不
    純物および前記第２のイオン注入領域の逆導電型不純物
    を活性化し、前記第１のコンタクト孔底部の前記第１の
    拡散層の表面および前記第２のコンタクト孔底部の前記
    第２の拡散層の表面にそれぞれ高融点金属シリサイド膜
    を形成する工程と、 全面に金属膜を形成し、該金属膜および前記導電体膜を
    パターニングして配線を形成する工程とを有することを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記高融点金属膜がチタン膜，タンタル
    膜，コバルト膜，パラジウム膜もしくは白金膜からなる
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】 一導電型領域と逆導電型領域とを表面に
    有するシリコン基板の少なくとも該逆導電型領域表面の
    所定の領域に一導電型の第１の拡散層を形成し、該シリ
    コン基板の少なくとも該一導電型領域表面の所定の領域
    に逆導電型の第２の拡散層を形成し、該シリコン基板の
    表面に絶縁膜を形成し、該第１および第２の拡散層に達
    する第１および第２のコンタクト孔を該絶縁膜に形成す
    る工程と、 第１の高融点金属を含んだ第１の導電体膜を、前記第１
    および第２のコンタクト孔の表面を含めた前記絶縁膜の
    表面に形成する工程と、 前記第１のコンタクト孔に開口部を有し，前記第２のコ
    ンタクト孔を覆う第１のフォトレジスト膜を前記絶縁膜
    表面に形成し、該第１のフォトレジスト膜および該絶縁
    膜をマスクにしたイオン注入により前記第１の拡散層の
    表面に一導電型不純物を含んだ第１のイオン注入領域を
    形成する工程と、 前記第２のコンタクト孔に開口部を有し，前記第１のコ
    ンタクト孔を覆う第２のフォトレジスト膜を前記絶縁膜
    表面に形成し、該第２のフォトレジスト膜および該絶縁
    膜をマスクにしたイオン注入により前記第２の拡散層の
    表面に逆導電型不純物を含んだ第２のイオン注入領域を
    形成する工程と、 熱処理により、前記第１のイオン注入領域の一導電型不
    純物および前記第２のイオン注入領域の逆導電型不純物
    を活性化し、前記第１のコンタクト孔底部の前記第１の
    拡散層の表面および前記第２のコンタクト孔底部の前記
    第２の拡散層の表面にそれぞれ高融点金属シリサイド膜
    を形成する工程と、 前記高融点金属シリサイド膜になった部分以外の前記第
    １の導電体膜を除去し、全面に第２の高融点金属を含ん
    だ第２の導電体膜を形成する工程と、 全面に金属膜を形成し、該金属膜および前記第２の導電
    体膜をパターニングして配線を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記熱処理が窒素雰囲気で行なわれて前
    記第１の導電体膜がチタン膜からなり、前記第２の導電
    体膜が窒化チタン膜もしくはチタン・タングステン膜か
    らなることを特徴とする請求項３記載の半導体装置の製
    造方法。
  5. 【請求項５】 前記第１の導電体膜がチタン膜，タンタ
    ル膜，コバルト膜，パラジウム膜もしくは白金膜と、窒
    化チタン膜もしくはチタン・タングステン膜との積層膜
    からなり、前記第２の導電体膜が窒化チタン膜もしくは
    チタン・タングステン膜からなることを特徴とする請求
    項３記載の半導体装置の製造方法。
JP6119113A 1994-05-31 1994-05-31 半導体装置の製造方法 Expired - Lifetime JP2614016B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6119113A JP2614016B2 (ja) 1994-05-31 1994-05-31 半導体装置の製造方法
US08/455,086 US5571753A (en) 1994-05-31 1995-05-31 Method for forming a wiring conductor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6119113A JP2614016B2 (ja) 1994-05-31 1994-05-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07326595A JPH07326595A (ja) 1995-12-12
JP2614016B2 true JP2614016B2 (ja) 1997-05-28

Family

ID=14753248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6119113A Expired - Lifetime JP2614016B2 (ja) 1994-05-31 1994-05-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5571753A (ja)
JP (1) JP2614016B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891791A (en) * 1997-05-27 1999-04-06 Micron Technology, Inc. Contamination free source for shallow low energy junction implants
KR100268456B1 (ko) * 1997-12-04 2000-11-01 윤종용 반도체장치의콘택형성방법
KR100255134B1 (ko) * 1997-12-31 2000-05-01 윤종용 반도체 장치 및 그 제조 방법
US6593234B2 (en) * 2001-07-24 2003-07-15 Micron Technology, Inc. Methods of utilizing metal rich silicide in forming semiconductor constructions
US8288828B2 (en) * 2004-09-09 2012-10-16 International Business Machines Corporation Via contact structure having dual silicide layers
US7329599B1 (en) * 2005-03-16 2008-02-12 Advanced Micro Devices, Inc. Method for fabricating a semiconductor device
KR100770541B1 (ko) * 2005-12-29 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP2009277994A (ja) * 2008-05-16 2009-11-26 Tohoku Univ コンタクト形成方法、半導体装置の製造方法および半導体装置
JP2021150526A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、半導体記憶装置、及び、半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339869A (en) * 1980-09-15 1982-07-20 General Electric Company Method of making low resistance contacts in semiconductor devices by ion induced silicides
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
JPH01186668A (ja) * 1988-01-14 1989-07-26 Nec Corp 半導体装置の製造方法
JPH02170436A (ja) * 1988-12-22 1990-07-02 Nec Corp 半導体装置の製造方法
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
JPH04101416A (ja) * 1990-08-20 1992-04-02 Mitsubishi Electric Corp 半導体装置の製造方法
KR950007354B1 (ko) * 1992-06-05 1995-07-10 현대전자산업주식회사 티탄늄 실리사이드 콘택 제조방법

Also Published As

Publication number Publication date
JPH07326595A (ja) 1995-12-12
US5571753A (en) 1996-11-05

Similar Documents

Publication Publication Date Title
US4900257A (en) Method of making a polycide gate using a titanium nitride capping layer
JPH0212835A (ja) 半導体装置およびその製造方法
US20070080404A1 (en) Semiconductor device
JPH09153554A (ja) 半導体装置及びその製造方法
JP2614016B2 (ja) 半導体装置の製造方法
JPH02192723A (ja) 半導体装置の製造方法
JP4148615B2 (ja) 半導体装置の製造方法
JP3093620B2 (ja) 半導体装置の製造方法
US5773344A (en) Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing same
JP4033957B2 (ja) 半導体装置の製造方法
JP2723221B2 (ja) 半導体装置の製造方法
JP2910653B2 (ja) 半導体装置の製造方法
JP3141825B2 (ja) 半導体装置の製造方法
KR0151039B1 (ko) 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법
KR0172263B1 (ko) 반도체 소자의 제조방법
KR100480577B1 (ko) 버티드콘택을갖는반도체장치및그제조방법
JPH0897212A (ja) 半導体装置の製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
JPS63111665A (ja) 半導体装置
KR100281100B1 (ko) 반도체 소자 및 그 제조방법
KR0166856B1 (ko) 반도체소자 제조방법
KR19980025543A (ko) 반도체 소자의 실리사이드 형성방법
WO1998037583A1 (fr) Procede pour fabriquer un dispositif a semi-conducteurs
KR19980037651A (ko) 반도체 메모리 소자의 패드 및 그 제조방법
JP3623358B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970107