JPH0629537A - 絶縁ゲイト型電界効果半導体装置 - Google Patents
絶縁ゲイト型電界効果半導体装置Info
- Publication number
- JPH0629537A JPH0629537A JP10041193A JP10041193A JPH0629537A JP H0629537 A JPH0629537 A JP H0629537A JP 10041193 A JP10041193 A JP 10041193A JP 10041193 A JP10041193 A JP 10041193A JP H0629537 A JPH0629537 A JP H0629537A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- semiconductor
- igf
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 ディスプレイ装置の制御部およびその周辺回
路を目的とする。 【構成】 絶縁基板上の第１の電極上の第１の半導体、
第１の絶縁体、第２の半導体、第２の導電膜および層間
絶縁物を概略同一形状に積層した積層体を有し、前記第
１および第２の半導体をしてドレインおよびソ−スを構
成せしめ、前記積層体の側部に隣接した第３の半導体に
よりチャネル形成領域を構成して設け、前記半導体上に
ゲイト絶縁膜と第３の導電膜により設けられたゲイト電
極とを前記積層体の側面に配設した絶縁ゲイト型半導体
装置において、前記第３の導電膜に連結した第４の導電
膜は前記第３の導電膜に重合わせて設けられ、かつ、前
記第４の導電膜のシ−ト抵抗は0.5 Ω／□以下を有せし
めた。
路を目的とする。 【構成】 絶縁基板上の第１の電極上の第１の半導体、
第１の絶縁体、第２の半導体、第２の導電膜および層間
絶縁物を概略同一形状に積層した積層体を有し、前記第
１および第２の半導体をしてドレインおよびソ−スを構
成せしめ、前記積層体の側部に隣接した第３の半導体に
よりチャネル形成領域を構成して設け、前記半導体上に
ゲイト絶縁膜と第３の導電膜により設けられたゲイト電
極とを前記積層体の側面に配設した絶縁ゲイト型半導体
装置において、前記第３の導電膜に連結した第４の導電
膜は前記第３の導電膜に重合わせて設けられ、かつ、前
記第４の導電膜のシ−ト抵抗は0.5 Ω／□以下を有せし
めた。
Description
【０００１】
【産業上の利用分野】本発明は固体表示装置を構成せし
めるため、基板上に設けた非単結晶半導体を用いた縦チ
ャネル型の積層型の絶縁ゲイト型半導体装置（以下IGF
という）およびその作製方法に関する。
めるため、基板上に設けた非単結晶半導体を用いた縦チ
ャネル型の積層型の絶縁ゲイト型半導体装置（以下IGF
という）およびその作製方法に関する。
【０００２】
【発明の概要】本発明は装置の完成後、不良IGF のゲイ
ト電極をリ−ド（バスライン）より分離（トリミング）
することにより、歩留り向上を図り得る固体表示装置に
用いるものであって、ゲイト電極に昇華性を有せしめる
材料を用いるため、その導電膜（第３の導電膜）のシ−
ト抵抗が10〜100 Ω／□と大きい。このため、バスライ
ンとしてのリ−ド（第４の導電膜）はこのゲイト電極用
導体に密接して0.5 Ω／□以下のシ−ト抵抗とすること
により、マトリックス構成をした装置における遅延動作
をなくしたことを特徴としている。
ト電極をリ−ド（バスライン）より分離（トリミング）
することにより、歩留り向上を図り得る固体表示装置に
用いるものであって、ゲイト電極に昇華性を有せしめる
材料を用いるため、その導電膜（第３の導電膜）のシ−
ト抵抗が10〜100 Ω／□と大きい。このため、バスライ
ンとしてのリ−ド（第４の導電膜）はこのゲイト電極用
導体に密接して0.5 Ω／□以下のシ−ト抵抗とすること
により、マトリックス構成をした装置における遅延動作
をなくしたことを特徴としている。
【０００３】加えて、この0.5 Ω／□以下のシ−ト抵抗
のリ−ドによりソ−スまたはドレインに密接した導体
（第２の導電膜）とコンタクトを構成せしめたことによ
り、インバ−タのゲイト電極とその負荷IGF のソ−スま
たはドレインとの連結をなんら余分の製造工程を加える
ことなく実施せんとしたものである。
のリ−ドによりソ−スまたはドレインに密接した導体
（第２の導電膜）とコンタクトを構成せしめたことによ
り、インバ−タのゲイト電極とその負荷IGF のソ−スま
たはドレインとの連結をなんら余分の製造工程を加える
ことなく実施せんとしたものである。
【０００４】
【従来の技術】平面型の固体表示装置を設ける場合、平
行な透光性基板例えばガラス、プラスチック板上に一対
の電極を設けてこの電極間に液晶を注入した液晶の固体
表示装置が知られている。
行な透光性基板例えばガラス、プラスチック板上に一対
の電極を設けてこの電極間に液晶を注入した液晶の固体
表示装置が知られている。
【０００５】一般に、固体表示装置におけるアクティブ
絵素が例えば640 ×525 である時、そのすべての絵素の
IGF を正常に動作させることはその製品歩留りを考慮す
るとまったく不可能である。
絵素が例えば640 ×525 である時、そのすべての絵素の
IGF を正常に動作させることはその製品歩留りを考慮す
るとまったく不可能である。
【０００６】本発明はかかるマトリックス構造の複合半
導体装置を基板上に設け、液晶表示型、エレクトロ・ク
ロミック（ECD ）表示型、EL（エレクトロルミネッセン
ス）型等のディスプレイ装置の制御部およびその周辺回
路とすることを目的としている。
導体装置を基板上に設け、液晶表示型、エレクトロ・ク
ロミック（ECD ）表示型、EL（エレクトロルミネッセン
ス）型等のディスプレイ装置の制御部およびその周辺回
路とすることを目的としている。
【０００７】
【課題を解決するための手段】本発明は、絶縁性基板上
の第１の導電性電極、第１の半導体、第１の絶縁体、第
２の半導体、第２の導電性電極および第２の絶縁体（層
間絶縁物）よりなる６層に積層された積層体の２つの側
部における第１の絶縁体上に形成する第３の半導体によ
りチャネル形成領域を構成せしめたIGF とさらにこれを
応用した固体表示装置を設けることである。
の第１の導電性電極、第１の半導体、第１の絶縁体、第
２の半導体、第２の導電性電極および第２の絶縁体（層
間絶縁物）よりなる６層に積層された積層体の２つの側
部における第１の絶縁体上に形成する第３の半導体によ
りチャネル形成領域を構成せしめたIGF とさらにこれを
応用した固体表示装置を設けることである。
【０００８】この固体表示装置の表示素子はその等価回
路としてキャパシタ（以下Ｃという）にて示すことがで
きる。このためIGF とＣとを例えば２×２のマトリック
ス構成せしめたものを図１に示す。
路としてキャパシタ（以下Ｃという）にて示すことがで
きる。このためIGF とＣとを例えば２×２のマトリック
ス構成せしめたものを図１に示す。
【０００９】図１において、マトリックスの各番地は一
対を構成する２個のIGF （10)(10')と、表示部としての
Ｃ（35）により１個の絵素を構成させている。これらを
列（Ｙ方向)(51)(52）としてビット線に連結し、他方、
ゲイトを連結してシ−ト抵抗が0.5 Ω／□（アルミニュ
−ムにおいては800 Å以上の膜厚に相当）以下のリ−ド
を行（Ｘ方向)(53）（54)(ワ−ド線のバスライン）を設
けたものである。
対を構成する２個のIGF （10)(10')と、表示部としての
Ｃ（35）により１個の絵素を構成させている。これらを
列（Ｙ方向)(51)(52）としてビット線に連結し、他方、
ゲイトを連結してシ−ト抵抗が0.5 Ω／□（アルミニュ
−ムにおいては800 Å以上の膜厚に相当）以下のリ−ド
を行（Ｘ方向)(53）（54)(ワ−ド線のバスライン）を設
けたものである。
【００１０】さらに（51）はデコ−ダ、ドライバの一部
を構成するインバ−タ（50）の出力に連結させたもので
ある。
を構成するインバ−タ（50）の出力に連結させたもので
ある。
【００１１】すると、例えば（51)(53）を「１」とし、
（52）（54）を「０」とすると、IGF （10)(10')はとも
にオンとなり、他の番地のIGF はオフとなる。そして任
意のビット線とワ−ド線を１つづつ選択してオンするこ
とにより、電気的等価素子Ｃ（35）で示される表示部を
選択的にオン状態にすることができる。
（52）（54）を「０」とすると、IGF （10)(10')はとも
にオンとなり、他の番地のIGF はオフとなる。そして任
意のビット線とワ−ド線を１つづつ選択してオンするこ
とにより、電気的等価素子Ｃ（35）で示される表示部を
選択的にオン状態にすることができる。
【００１２】本発明はIGF を一対として設け、そのうち
一方のIGF のゲイトリ−クが生じている場合、このリ−
クしているIGF をＸ方向のリ−ドからレ−ザトリミング
（以下LTという）して分離し除去してしまう、いわゆる
冗長用素子を各絵素のすべてに設けた。このIGF のゲイ
ト電極はLT用に昇華性金属、例えばクロムを主成分とし
ている金属を用いているため、そのシ−ト抵抗は10〜10
0 Ω／□と大きい。このためゲイト電極に特に新たなコ
ンタクト用マスクを用いることなしに低シ−ト抵抗のゲ
イト用リ−ドを設けることはきわめて重要である。加え
て、このリ−ドをして周辺回路でソ−スまたはドレイン
に密接している第２の導体と連結せしめることは、マス
ク数をそのために増加させることなしに成就できるた
め、有効である。
一方のIGF のゲイトリ−クが生じている場合、このリ−
クしているIGF をＸ方向のリ−ドからレ−ザトリミング
（以下LTという）して分離し除去してしまう、いわゆる
冗長用素子を各絵素のすべてに設けた。このIGF のゲイ
ト電極はLT用に昇華性金属、例えばクロムを主成分とし
ている金属を用いているため、そのシ−ト抵抗は10〜10
0 Ω／□と大きい。このためゲイト電極に特に新たなコ
ンタクト用マスクを用いることなしに低シ−ト抵抗のゲ
イト用リ−ドを設けることはきわめて重要である。加え
て、このリ−ドをして周辺回路でソ−スまたはドレイン
に密接している第２の導体と連結せしめることは、マス
ク数をそのために増加させることなしに成就できるた
め、有効である。
【００１３】かくすることによって、本発明をその設計
仕様に基づいて組み合わせることにより、ブラウン管に
代わる平面テレビ用の固体表示装置を作ることができ
た。
仕様に基づいて組み合わせることにより、ブラウン管に
代わる平面テレビ用の固体表示装置を作ることができ
た。
【００１４】
【実施例】図２は本発明を実施するための積層型IGF の
縦断面図およびその製造工程を示したものである。この
図面は図３に示す表示絵素駆動用に１つの積層体にそっ
て設けられた２つのIGF のインバ−タで駆動する側にお
けるＡ−Ａ’面での縦断面図の製造例を示すが、同一基
板に複数ケ作る場合もまったく同様である。
縦断面図およびその製造工程を示したものである。この
図面は図３に示す表示絵素駆動用に１つの積層体にそっ
て設けられた２つのIGF のインバ−タで駆動する側にお
けるＡ−Ａ’面での縦断面図の製造例を示すが、同一基
板に複数ケ作る場合もまったく同様である。
【００１５】図面において、絶縁基板（１）例えば石英
ガラスまたはホウ珪酸ガラス基板又は有機フィルム上に
第１の導電膜（２）を下側電極、絵素の一方の電極とし
て設けた。この実施例では弗素が添加された酸化スズを
主成分とする透光性導電膜を0.3 μの厚さに形成してい
る。これに選択エッチを第１のマスクを用いて施し
た。さらにこの上面に、ＰまたはＮ型の導電型を有する
第１の非単結晶半導体（３)(以下単にS1という）を100
〜3000Å、第１の絶縁体（４)(以下単にS2という)(0.3
〜３μ）第１の半導体と同一導電型を有する第２の半導
体（５)(以下単にS3という)(0.1 〜0.5 μ）を積層（ス
タック即ちＳという）して設けた。この積層によりNIN,
PIP 構造（Ｉは絶縁体または半絶縁体）を有せしめた。
ガラスまたはホウ珪酸ガラス基板又は有機フィルム上に
第１の導電膜（２）を下側電極、絵素の一方の電極とし
て設けた。この実施例では弗素が添加された酸化スズを
主成分とする透光性導電膜を0.3 μの厚さに形成してい
る。これに選択エッチを第１のマスクを用いて施し
た。さらにこの上面に、ＰまたはＮ型の導電型を有する
第１の非単結晶半導体（３)(以下単にS1という）を100
〜3000Å、第１の絶縁体（４)(以下単にS2という)(0.3
〜３μ）第１の半導体と同一導電型を有する第２の半導
体（５)(以下単にS3という)(0.1 〜0.5 μ）を積層（ス
タック即ちＳという）して設けた。この積層によりNIN,
PIP 構造（Ｉは絶縁体または半絶縁体）を有せしめた。
【００１６】この上面に、ITO （酸化インジュ−ム・ス
ズ）MoSi ,TiSi ,WSi ,W,Ti,Mo,Crを主成分とする耐熱
性金属の第２の導電膜（６)(以下S5ともいう）ここでは
半導体に密接してクロムを主成分とする金属（500 〜30
00Å）を用い、さらにその上面にアルミニュ−ムを0.5
〜２μ例えば１μとして積層して用いた。さらにその上
層に層間絶縁物として有効な第２の絶縁体（７)(以下単
にS5）を0.5 〜５μ例えば１μｍの厚さに積層した。こ
の絶縁体はLP CVD法、PCVD法または光CVD 等により作ら
れた酸化珪素膜、窒化珪素膜またはPIQ 等の有機樹脂と
した。
ズ）MoSi ,TiSi ,WSi ,W,Ti,Mo,Crを主成分とする耐熱
性金属の第２の導電膜（６)(以下S5ともいう）ここでは
半導体に密接してクロムを主成分とする金属（500 〜30
00Å）を用い、さらにその上面にアルミニュ−ムを0.5
〜２μ例えば１μとして積層して用いた。さらにその上
層に層間絶縁物として有効な第２の絶縁体（７)(以下単
にS5）を0.5 〜５μ例えば１μｍの厚さに積層した。こ
の絶縁体はLP CVD法、PCVD法または光CVD 等により作ら
れた酸化珪素膜、窒化珪素膜またはPIQ 等の有機樹脂と
した。
【００１７】次にこの積層体（60）の不要部分を第２の
フォトマスクを用いて除去した。この第１、第２の半
導体のN,P 層をＮ+ ＮまたはＰ+ ＰとしてＮ+ ＮＩＮＮ
+，Ｐ+ ＰＩＰＰ+ （Ｉは絶縁体または半絶縁体）とし
てＰまたはＮと第１、第２の電極との接触抵抗を下げる
ことは有効であった。
フォトマスクを用いて除去した。この第１、第２の半
導体のN,P 層をＮ+ ＮまたはＰ+ ＰとしてＮ+ ＮＩＮＮ
+，Ｐ+ ＰＩＰＰ+ （Ｉは絶縁体または半絶縁体）とし
てＰまたはＮと第１、第２の電極との接触抵抗を下げる
ことは有効であった。
【００１８】かくのごとくにして、第１の導体（12）第
１の半導体（13）第１の絶縁体（14）第２の半導体（1
5）第２の導体（16）および第２の絶縁体（17）よりな
る積層体（60）をマスクを用いて形成して得た。
１の半導体（13）第１の絶縁体（14）第２の半導体（1
5）第２の導体（16）および第２の絶縁体（17）よりな
る積層体（60）をマスクを用いて形成して得た。
【００１９】ここではプラズマ気相エッチ例えばHF気体
またはＣＦ4 ＋Ｏ2 の混合気体を用い、0.1 〜0.5torr,
30W としてエッチ速度500 Å／分とした。この後、これ
ら積層体S1（13）S2（14）S3（15）導体（16）絶縁体
（17）を覆ってチャネル形成領域を構成する真性または
Ｐ- またはＮ- 型の非単結晶半導体を第３の半導体（2
4）として積層させた。この第３の半導体（24）は、基
板上にシランのグロ−放電法（PCVD法）光CVD 法、LT C
VD法（HOMOCVD 法ともいう）を利用して室温〜500 ℃の
温度例えばPCVD法における200 ℃、0.1torr,30W,13.56M
Hz の条件下にて設けたもので、水素または弗素が添加
された非晶質（アモルファス）または半非晶質（セミア
モルファス）または多結晶構造の非単結晶珪素半導体を
用いている。本発明においてはアモルファスまたはセミ
アモルファス半導体を中心として示す。
またはＣＦ4 ＋Ｏ2 の混合気体を用い、0.1 〜0.5torr,
30W としてエッチ速度500 Å／分とした。この後、これ
ら積層体S1（13）S2（14）S3（15）導体（16）絶縁体
（17）を覆ってチャネル形成領域を構成する真性または
Ｐ- またはＮ- 型の非単結晶半導体を第３の半導体（2
4）として積層させた。この第３の半導体（24）は、基
板上にシランのグロ−放電法（PCVD法）光CVD 法、LT C
VD法（HOMOCVD 法ともいう）を利用して室温〜500 ℃の
温度例えばPCVD法における200 ℃、0.1torr,30W,13.56M
Hz の条件下にて設けたもので、水素または弗素が添加
された非晶質（アモルファス）または半非晶質（セミア
モルファス）または多結晶構造の非単結晶珪素半導体を
用いている。本発明においてはアモルファスまたはセミ
アモルファス半導体を中心として示す。
【００２０】さらに、その上面に同一反応炉にて、第３
の半導体表面を大気に触れさせることなく窒化珪素膜
（25）を光CVD 法にてジシランとアンモニアとで水銀励
起法の気相反応により作製し、厚さは300 〜2000Åとし
た。この絶縁膜は13.56MHz〜2.45GHz の周波数の電磁エ
ネルギにより活性化した窒素またはアンモニア雰囲気に
100 〜400 ℃浸して固相─気相反応の窒化珪素を形成し
てもよい。
の半導体表面を大気に触れさせることなく窒化珪素膜
（25）を光CVD 法にてジシランとアンモニアとで水銀励
起法の気相反応により作製し、厚さは300 〜2000Åとし
た。この絶縁膜は13.56MHz〜2.45GHz の周波数の電磁エ
ネルギにより活性化した窒素またはアンモニア雰囲気に
100 〜400 ℃浸して固相─気相反応の窒化珪素を形成し
てもよい。
【００２１】また、DMS （Ｈ2 Ｓｉ（ＣＨ3 ）2 ）、Ｍ
ＭＳ（Ｈ3 Ｓｉ（ＣＨ3 ））を用いたPCVD法または光CV
D 法により炭化珪素を形成させてもよい。第３の半導体
（24）はS1、S3とはダイオ−ド接合を構成させている。
図２（Ｂ）において、この後ゲイト絶縁膜 （25）上を
覆って、第３の導電膜（18）を100 〜2000Åの厚さに形
成した。この導電膜（18）はITO （酸化インジュ−ム・
スズ）酸化スズ、酸化インジュ−ムのごとき透光性導電
膜,Si,MoまたはCrを主成分とする耐熱性を有しかつ昇華
性の導電膜とした。
ＭＳ（Ｈ3 Ｓｉ（ＣＨ3 ））を用いたPCVD法または光CV
D 法により炭化珪素を形成させてもよい。第３の半導体
（24）はS1、S3とはダイオ−ド接合を構成させている。
図２（Ｂ）において、この後ゲイト絶縁膜 （25）上を
覆って、第３の導電膜（18）を100 〜2000Åの厚さに形
成した。この導電膜（18）はITO （酸化インジュ−ム・
スズ）酸化スズ、酸化インジュ−ムのごとき透光性導電
膜,Si,MoまたはCrを主成分とする耐熱性を有しかつ昇華
性の導電膜とした。
【００２２】この昇華性を有する第３の導電膜は、トリ
ミング用にその厚さは100 〜2000Å好ましくは300 〜12
00Åであり、結果としてシ−ト抵抗が10〜100 Ω／□と
大きくなってしまった。
ミング用にその厚さは100 〜2000Å好ましくは300 〜12
00Åであり、結果としてシ−ト抵抗が10〜100 Ω／□と
大きくなってしまった。
【００２３】この後、第３のマスクを用いて一部をレジ
ストで覆った後、異方性エッチを行った。すると図２
（Ｃ)(左側）に示す如く、ゲイト電極は積層体の横方向
のみが残り、積層体の上方向および第１の電極（12）よ
り延在した絵素の一方の電極（36）の上方に存在したゲ
イト電極用導体を完全に除去することができた。この異
方性エッチはクロム、ITO にあってはＣＣｌ4 のイオン
エッチングにより実施することができた。さらにこのゲ
イト電極をマスクとしてＣＦ4 を用いたイオンエッチン
グによりゲイト絶縁膜と第３の半導体の上面を除去し、
積層体の側面のみにそってゲイト電極（19）およびゲイ
ト絶縁膜下のチャネル形成領域（９）を作製することが
できた。この後、第４のフォトエッチング工程を実施
した。この工程はゲイト電極用の第３の導電膜（18）と
層間絶縁物（17）下の第２の導体とを設計仕様に基づき
第４の導電膜を用いてコンタクトさせるためである。さ
らに、開穴（21）を作製した。この時同時に図３に示し
たごとく、積層体の側面のすべてにおける異方性エッチ
ングで設けられたゲイト以外の不要部分をエッチングし
た。そして積層体（60）の２つの側面にIGF （10)(10')
を独立して設けた。またインバ−タ用に２つのIGF （2
0)(20')を構成せしめ、さらにこの上面に第４の導電膜
をアルミニュ−ムを主成分とする導体により0.5 〜３μ
例えば1.5 μの厚さに真空蒸着法により積層し、そのシ
−ト抵抗を0.5 Ω／□以下好ましくは0.1Ω／□以下と
した。すると図２（Ｄ）、図３（50）の部分および図４
（Ａ）に示すごとく、第２の導電膜（51）（16）とゲイ
ト電極（19")とを電気的に連結することができた。
ストで覆った後、異方性エッチを行った。すると図２
（Ｃ)(左側）に示す如く、ゲイト電極は積層体の横方向
のみが残り、積層体の上方向および第１の電極（12）よ
り延在した絵素の一方の電極（36）の上方に存在したゲ
イト電極用導体を完全に除去することができた。この異
方性エッチはクロム、ITO にあってはＣＣｌ4 のイオン
エッチングにより実施することができた。さらにこのゲ
イト電極をマスクとしてＣＦ4 を用いたイオンエッチン
グによりゲイト絶縁膜と第３の半導体の上面を除去し、
積層体の側面のみにそってゲイト電極（19）およびゲイ
ト絶縁膜下のチャネル形成領域（９）を作製することが
できた。この後、第４のフォトエッチング工程を実施
した。この工程はゲイト電極用の第３の導電膜（18）と
層間絶縁物（17）下の第２の導体とを設計仕様に基づき
第４の導電膜を用いてコンタクトさせるためである。さ
らに、開穴（21）を作製した。この時同時に図３に示し
たごとく、積層体の側面のすべてにおける異方性エッチ
ングで設けられたゲイト以外の不要部分をエッチングし
た。そして積層体（60）の２つの側面にIGF （10)(10')
を独立して設けた。またインバ−タ用に２つのIGF （2
0)(20')を構成せしめ、さらにこの上面に第４の導電膜
をアルミニュ−ムを主成分とする導体により0.5 〜３μ
例えば1.5 μの厚さに真空蒸着法により積層し、そのシ
−ト抵抗を0.5 Ω／□以下好ましくは0.1Ω／□以下と
した。すると図２（Ｄ）、図３（50）の部分および図４
（Ａ）に示すごとく、第２の導電膜（51）（16）とゲイ
ト電極（19")とを電気的に連結することができた。
【００２４】この後、この上面にレジストを形成し、第
５のマスクを用いて図３に図示されているワ−ド線
（Ｘ方向)(53）用のアルミニュ−ムのエッチングをし
た。この時同時に図２（Ｄ）に示されるごとく、第２の
導体（16）とゲイト電極（19）との連結（41）をコンタ
クトを（21）により成就した。かくして図２（Ｄ）を得
た。
５のマスクを用いて図３に図示されているワ−ド線
（Ｘ方向)(53）用のアルミニュ−ムのエッチングをし
た。この時同時に図２（Ｄ）に示されるごとく、第２の
導体（16）とゲイト電極（19）との連結（41）をコンタ
クトを（21）により成就した。かくして図２（Ｄ）を得
た。
【００２５】図２（Ｄ）より明らかなごとく、積層体
（60）の両側面を用いて２つのIGF （20)(20')はチャネ
ルを（９)(９')と２つを有し、ソ−スまたはドレイン
（13）ドレインまたはソ−ス（15）を有し、ゲイト（1
9)(19")を有する構成をしている。さらに本発明のIGF
において、電子移動度がホ−ルに比べて５〜30倍もある
ため、Ｎチャネル型とするのが好ましい。さらにこの基
板上の他部にＰチャネルIGF をペアを有して構成せしめ
て相補型トランジスタとすれば有効である。
（60）の両側面を用いて２つのIGF （20)(20')はチャネ
ルを（９)(９')と２つを有し、ソ−スまたはドレイン
（13）ドレインまたはソ−ス（15）を有し、ゲイト（1
9)(19")を有する構成をしている。さらに本発明のIGF
において、電子移動度がホ−ルに比べて５〜30倍もある
ため、Ｎチャネル型とするのが好ましい。さらにこの基
板上の他部にＰチャネルIGF をペアを有して構成せしめ
て相補型トランジスタとすれば有効である。
【００２６】図３は図２に示したIGF を用いて、図１に
示した本発明の固体表示装置の部分の平面図を示したも
のである。図３は図１の（1,1 )(1,2 )(2,1 )(2,2 ）の
番地に対応し、特に（1,1 ）の番地のIGF およびインバ
−タ（50）の平面図である。さらに図４（Ａ)(Ｂ）はそ
れぞれ図３のＢ−Ｂ´およびＣ−Ｃ´の縦断面図であ
る。また、図３のＡ−Ａ´の縦断面図には図２（Ｄ）が
対応している。このIGF の下側の電極（12）より延在し
た電極（図４（Ｂ）では下側に設けられている)(36）
は、絵素で構成する液晶（キャパシタ)(35）に連結せし
めている。他方の基板（１')側には、液晶（35）の接地
電極（34）が設けられる。
示した本発明の固体表示装置の部分の平面図を示したも
のである。図３は図１の（1,1 )(1,2 )(2,1 )(2,2 ）の
番地に対応し、特に（1,1 ）の番地のIGF およびインバ
−タ（50）の平面図である。さらに図４（Ａ)(Ｂ）はそ
れぞれ図３のＢ−Ｂ´およびＣ−Ｃ´の縦断面図であ
る。また、図３のＡ−Ａ´の縦断面図には図２（Ｄ）が
対応している。このIGF の下側の電極（12）より延在し
た電極（図４（Ｂ）では下側に設けられている)(36）
は、絵素で構成する液晶（キャパシタ)(35）に連結せし
めている。他方の基板（１')側には、液晶（35）の接地
電極（34）が設けられる。
【００２７】図３において、積層体（60）に対し、これ
にそって設けられたゲイト電極（19)(19')は積層体（6
0）と直交して設けられているＸ方向のリ−ド（53）に
連結している。積層体（60）の内部に設けられている第
２の導電膜（51）は、Ｙ方向のリ−ド配線とし構成させ
た。かくしてＸ方向、Ｙ方向にマトリックス構成を有
し、１Tr／絵素構造を有せしめることができた。
にそって設けられたゲイト電極（19)(19')は積層体（6
0）と直交して設けられているＸ方向のリ−ド（53）に
連結している。積層体（60）の内部に設けられている第
２の導電膜（51）は、Ｙ方向のリ−ド配線とし構成させ
た。かくしてＸ方向、Ｙ方向にマトリックス構成を有
し、１Tr／絵素構造を有せしめることができた。
【００２８】さらに図２〜図４より明らかなごとく、こ
のディスプレイの製造は、５回のフォトエッチングによ
り得ることができた。従来の横チャネル型IGF での多層
配線構造では７回も用いていたが、本発明構成はこの回
数を２回少なくすることができた。また本発明のディス
プレイのIGF に必要な面積は全体の１％以下である。
のディスプレイの製造は、５回のフォトエッチングによ
り得ることができた。従来の横チャネル型IGF での多層
配線構造では７回も用いていたが、本発明構成はこの回
数を２回少なくすることができた。また本発明のディス
プレイのIGF に必要な面積は全体の１％以下である。
【００２９】表示部は91％、リ−ド部８％であった。本
発明は20インチの大型ディスプレイを製造するに際し、
現在のマスク製造技術ではマスクの最少線巾は25μとな
ってしまう。しかし本発明はかかる25μをX,Y 方向のリ
−ドとして用いながら、このIGF のチャネル長は１μま
たはそれ以下にマスク精度の制限をまったく受けないと
いう大きな特長を有する。そしてチャネル長の短いIGF
であるため、基板におけるIGF として必要な面積を少な
くでき、かつフォトリソグラフィの精度が動作周波数の
上限を限定しないという他の特長を有する。
発明は20インチの大型ディスプレイを製造するに際し、
現在のマスク製造技術ではマスクの最少線巾は25μとな
ってしまう。しかし本発明はかかる25μをX,Y 方向のリ
−ドとして用いながら、このIGF のチャネル長は１μま
たはそれ以下にマスク精度の制限をまったく受けないと
いう大きな特長を有する。そしてチャネル長の短いIGF
であるため、基板におけるIGF として必要な面積を少な
くでき、かつフォトリソグラフィの精度が動作周波数の
上限を限定しないという他の特長を有する。
【００３０】さらにこれらの絵素を高周波で動作させる
ため、IGF の周波数特性がきわめて重要であるが、本発
明のIGF はＶDD＝5V、ＶGG＝5Vにおいてカットオフ周波
数10MHz 以上（17.5MHz )(ＮチャネルIGF ）を有せしめ
ることができた。Ｖth＝0.2〜2Vにすることが第３の半
導体（24）へのホウ素の不純物の濃度制御で可能となっ
た。
ため、IGF の周波数特性がきわめて重要であるが、本発
明のIGF はＶDD＝5V、ＶGG＝5Vにおいてカットオフ周波
数10MHz 以上（17.5MHz )(ＮチャネルIGF ）を有せしめ
ることができた。Ｖth＝0.2〜2Vにすることが第３の半
導体（24）へのホウ素の不純物の濃度制御で可能となっ
た。
【００３１】さらに本発明においては、IGF をペアとし
て構成せしめ、その一方の不良のIGF のゲイト電極に対
し、この上方よりレ−ザを例えばＱスイッチがかけられ
たYAG レ−ザ光を照射し、ゲイト電極を昇華気化させて
しまうことによりリ−ド（53）より分離し、パネル全体
の歩留りをこれまでの10％しかない状態より（不良絵素
が５ケ以下を良品とする）50％の歩留りにまで向上させ
ることができた。加えてレ−ザ光（ここでは波長1.06μ
または0.53μのYAG レ−ザを使用）は直径10〜30μを有
する。しかし、本発明の一対のIGF のゲイト電極間は約
30μも離れているため対をなす他のIGF に何等の支障も
なく、一方のショ−トした側の絵素を除去することがで
きた。
て構成せしめ、その一方の不良のIGF のゲイト電極に対
し、この上方よりレ−ザを例えばＱスイッチがかけられ
たYAG レ−ザ光を照射し、ゲイト電極を昇華気化させて
しまうことによりリ−ド（53）より分離し、パネル全体
の歩留りをこれまでの10％しかない状態より（不良絵素
が５ケ以下を良品とする）50％の歩留りにまで向上させ
ることができた。加えてレ−ザ光（ここでは波長1.06μ
または0.53μのYAG レ−ザを使用）は直径10〜30μを有
する。しかし、本発明の一対のIGF のゲイト電極間は約
30μも離れているため対をなす他のIGF に何等の支障も
なく、一方のショ−トした側の絵素を除去することがで
きた。
【００３２】本発明の他の実施例を図５に示す。図５
（Ａ）は図１（55）の拡大平面図（図３の（55））に対
応しており、また図５（Ｂ）は図５（Ａ）のＡ−Ａ’の
縦断面図である。図面より明らかなごとく、ゲイト電極
（19)(19')の下方には、IGF のソ−スまたはドレインの
電極（12）が存在する。またこのIGF の電極と絵素の電
極（36）とは、図５に示すごとく、（82）により離間し
ている。このため、電流は（81）に示すごとく、IGF を
まわりこんで絵素の一方の電極（36）に連結せしめてい
る。その結果、特に異方性エッチを用いなくても、ゲイ
ト電極を絵素の一方の電極の上方に配設することを避け
ることができた。
（Ａ）は図１（55）の拡大平面図（図３の（55））に対
応しており、また図５（Ｂ）は図５（Ａ）のＡ−Ａ’の
縦断面図である。図面より明らかなごとく、ゲイト電極
（19)(19')の下方には、IGF のソ−スまたはドレインの
電極（12）が存在する。またこのIGF の電極と絵素の電
極（36）とは、図５に示すごとく、（82）により離間し
ている。このため、電流は（81）に示すごとく、IGF を
まわりこんで絵素の一方の電極（36）に連結せしめてい
る。その結果、特に異方性エッチを用いなくても、ゲイ
ト電極を絵素の一方の電極の上方に配設することを避け
ることができた。
【００３３】図５（Ｂ）において、電極（12）と積層体
（60）とを同一工程で同一形状にせしめると、電極と積
層体とのズレが工程中に発生することなく、寄生容量の
増加を防ぐことができる。
（60）とを同一工程で同一形状にせしめると、電極と積
層体とのズレが工程中に発生することなく、寄生容量の
増加を防ぐことができる。
【００３４】図３、図５において、IGF のオ−バコ−ト
用ポリイミド樹脂により、絵素の部分のみに液晶（35）
を充填させている。また絵素の周辺部は、２つの電極
（36)(34)(図４（Ｂ）参照）間のスペ−サ（厚さ３〜15
μ）をも兼ね、加えてこのスペ−サをして絵素周辺部を
黒色化（無反射）し、ブラックマトリクッスとして併用
せしめた。このブラックマトリックス化により、この絵
素のコントラストを向上させることができた。さらに
（35）の領域に表示体である例えばGH（ゲスト・ホス
ト）型等の液晶が充填され、この絵素をIGF （10)(10')
のオン、オフにより制御を行なわしめた。
用ポリイミド樹脂により、絵素の部分のみに液晶（35）
を充填させている。また絵素の周辺部は、２つの電極
（36)(34)(図４（Ｂ）参照）間のスペ−サ（厚さ３〜15
μ）をも兼ね、加えてこのスペ−サをして絵素周辺部を
黒色化（無反射）し、ブラックマトリクッスとして併用
せしめた。このブラックマトリックス化により、この絵
素のコントラストを向上させることができた。さらに
（35）の領域に表示体である例えばGH（ゲスト・ホス
ト）型等の液晶が充填され、この絵素をIGF （10)(10')
のオン、オフにより制御を行なわしめた。
【００３５】本発明において、液晶（35）用の配向処理
がされた２つの電極（36)(34）間を３〜15μとし、その
間隙に例えばGH型の液晶を注入し、加えて対抗基板
（１')内に赤、緑、青のフィルタをうめこむことにより
このディスプレイをカラ−表示することが可能である。
そして赤緑黄３つの要素を交互に配列せしめればよい。
もちろんELにより各絵素それ自体を赤、緑、青で発光さ
せてもよいことはいうまでもない。
がされた２つの電極（36)(34）間を３〜15μとし、その
間隙に例えばGH型の液晶を注入し、加えて対抗基板
（１')内に赤、緑、青のフィルタをうめこむことにより
このディスプレイをカラ−表示することが可能である。
そして赤緑黄３つの要素を交互に配列せしめればよい。
もちろんELにより各絵素それ自体を赤、緑、青で発光さ
せてもよいことはいうまでもない。
【００３６】さらに図４（Ａ）においては、インバ−タ
を示すが、ドレイン電極（電源電位)(37）ソ−ス電極
（接地電位)(39）間においてIGF の入力（38）さらにデ
ィプレッション型としているための負荷IGF （20')のゲ
イト電極と出力（51）とが（41）により連結している。
さらにかかる積層型のIGF のため、従来のように最少線
巾0.5 〜３μという高精度のフォトリソグラフィ技術を
用いることなく、基板特に絶縁基板上にインバ−タ（図
４（Ａ）参照）、抵抗、キャパシタを作ることが可能に
なった。そしてフルカラ−表示ディスプレイにまで発展
させることが可能になった。
を示すが、ドレイン電極（電源電位)(37）ソ−ス電極
（接地電位)(39）間においてIGF の入力（38）さらにデ
ィプレッション型としているための負荷IGF （20')のゲ
イト電極と出力（51）とが（41）により連結している。
さらにかかる積層型のIGF のため、従来のように最少線
巾0.5 〜３μという高精度のフォトリソグラフィ技術を
用いることなく、基板特に絶縁基板上にインバ−タ（図
４（Ａ）参照）、抵抗、キャパシタを作ることが可能に
なった。そしてフルカラ−表示ディスプレイにまで発展
させることが可能になった。
【００３７】本発明において積層体の第１の絶縁体の代
わりに半導体とし、この側周辺をチャネル形成領域とし
て用いることは有効である。しかしかかる構造において
は第３の半導体を形成する工程がないという特長を有す
るが、他方、この半導体の表面がエッチング雰囲気にさ
らされるため、界面準位密度が前記した第３の半導体を
用いる方法に比べて大きくなり、各IGF 間にバラツキが
発生してしまうという欠点を有した。
わりに半導体とし、この側周辺をチャネル形成領域とし
て用いることは有効である。しかしかかる構造において
は第３の半導体を形成する工程がないという特長を有す
るが、他方、この半導体の表面がエッチング雰囲気にさ
らされるため、界面準位密度が前記した第３の半導体を
用いる方法に比べて大きくなり、各IGF 間にバラツキが
発生してしまうという欠点を有した。
【００３８】本発明における非単結晶半導体は珪素、ゲ
ルマニュ−ムまたは炭化珪素（Ｓｉx Ｃ1-x ０＜ｘ＜
１）を用いた。本発明におけるゲイト電極を構成する第
３の導電膜はクロムを主成分とする。即ちCr中に銅、銀
等を昇華性を損なわない範囲で添加してもよい。また、
リン、ホウ素を添加してもよい。加えてゲイト絶縁物に
密接して珪素をその上面に、さらにCr,Mo 等の昇華性金
属膜を多層に設けてもよい。
ルマニュ−ムまたは炭化珪素（Ｓｉx Ｃ1-x ０＜ｘ＜
１）を用いた。本発明におけるゲイト電極を構成する第
３の導電膜はクロムを主成分とする。即ちCr中に銅、銀
等を昇華性を損なわない範囲で添加してもよい。また、
リン、ホウ素を添加してもよい。加えてゲイト絶縁物に
密接して珪素をその上面に、さらにCr,Mo 等の昇華性金
属膜を多層に設けてもよい。
【００３９】
【効果】本発明は絶縁基板上の第１の電極上の第１の半
導体、第１の絶縁体、第２の半導体、第２の導電膜およ
び層間絶縁物を概略同一形状に積層した積層体を有し、
前記第１および第２の半導体をしてドレインおよびソ−
スを構成せしめ、前記積層体の側部に隣接した第３の半
導体によりチャネル形成領域を構成して設け、前記半導
体上にゲイト絶縁膜と第３の導電膜により設けられたゲ
イト電極とを前記積層体の側面に配設した絶縁ゲイト型
半導体装置において、前記第３の導電膜に連結した第４
の導電膜は前記第３の導電膜に重合わせて設けられ、か
つ、前記第４の導電膜のシ−ト抵抗は0.5 Ω／□以下を
有せしめたことにより、ディスプレイの製造は、５回の
フォトエッチングにより得ることができた。従来の横チ
ャネル型IGF での多層配線構造では７回も用いていた
が、本発明構成はこの回数を２回少なくすることができ
た。また本発明のディスプレイのIGF に必要な面積は全
体の１％以下である。
導体、第１の絶縁体、第２の半導体、第２の導電膜およ
び層間絶縁物を概略同一形状に積層した積層体を有し、
前記第１および第２の半導体をしてドレインおよびソ−
スを構成せしめ、前記積層体の側部に隣接した第３の半
導体によりチャネル形成領域を構成して設け、前記半導
体上にゲイト絶縁膜と第３の導電膜により設けられたゲ
イト電極とを前記積層体の側面に配設した絶縁ゲイト型
半導体装置において、前記第３の導電膜に連結した第４
の導電膜は前記第３の導電膜に重合わせて設けられ、か
つ、前記第４の導電膜のシ−ト抵抗は0.5 Ω／□以下を
有せしめたことにより、ディスプレイの製造は、５回の
フォトエッチングにより得ることができた。従来の横チ
ャネル型IGF での多層配線構造では７回も用いていた
が、本発明構成はこの回数を２回少なくすることができ
た。また本発明のディスプレイのIGF に必要な面積は全
体の１％以下である。
【００４０】また20インチの大型ディスプレイを製造す
る場合を考えると、現在のマスク製造技術ではマスクの
最少線巾は25μとなってしまう。しかし本発明を用いる
ことにより、25μをX,Y 方向のリ−ドとして用いなが
ら、このIGF のチャネル長は１μまたはそれ以下とする
ことができるため、マスク精度の制限をまったく受けな
いという大きな特長を有する。そしてチャネル長の短い
IGF であるため、基板におけるIGF として必要な面積を
少なくでき、かつフォトリソグラフィの精度が動作周波
数の上限を限定しないという他の特長を有する。
る場合を考えると、現在のマスク製造技術ではマスクの
最少線巾は25μとなってしまう。しかし本発明を用いる
ことにより、25μをX,Y 方向のリ−ドとして用いなが
ら、このIGF のチャネル長は１μまたはそれ以下とする
ことができるため、マスク精度の制限をまったく受けな
いという大きな特長を有する。そしてチャネル長の短い
IGF であるため、基板におけるIGF として必要な面積を
少なくでき、かつフォトリソグラフィの精度が動作周波
数の上限を限定しないという他の特長を有する。
【００４１】さらにこれらの絵素を高周波で動作させる
ため、IGF の周波数特性がきわめて重要であるが、本発
明のIGF はＶDD＝5V、ＶGG＝5Vにおいてカットオフ周波
数10MHz 以上（17.5MHz )(ＮチャネルIGF ）を有せしめ
ることができた。Ｖth＝0.2〜2Vにすることが第３の半
導体（24）へのホウ素の不純物の濃度制御で可能となっ
た。
ため、IGF の周波数特性がきわめて重要であるが、本発
明のIGF はＶDD＝5V、ＶGG＝5Vにおいてカットオフ周波
数10MHz 以上（17.5MHz )(ＮチャネルIGF ）を有せしめ
ることができた。Ｖth＝0.2〜2Vにすることが第３の半
導体（24）へのホウ素の不純物の濃度制御で可能となっ
た。
【００４２】さらに本発明においては、IGF をペアとし
て構成せしめ、その一方の不良のIGF のゲイト電極に対
し、この上方よりレ−ザを例えばＱスイッチがかけられ
たYAG レ−ザ光を照射し、ゲイト電極を昇華気化させて
しまうことによりリ−ド（53）より分離し、パネル全体
の歩留りをこれまでの10％しかない状態より（不良絵素
が５ケ以下を良品とする）50％の歩留りにまで向上させ
ることができた。加えてレ−ザ光（ここでは波長1.06μ
または0.53μのYAG レ−ザを使用）は直径10〜30μを有
する。しかし、本発明の一対のIGF のゲイト電極間は約
30μも離れているため対をなす他のIGF に何等の支障も
なく、一方のショ−トした側の絵素を除去することがで
きた。
て構成せしめ、その一方の不良のIGF のゲイト電極に対
し、この上方よりレ−ザを例えばＱスイッチがかけられ
たYAG レ−ザ光を照射し、ゲイト電極を昇華気化させて
しまうことによりリ−ド（53）より分離し、パネル全体
の歩留りをこれまでの10％しかない状態より（不良絵素
が５ケ以下を良品とする）50％の歩留りにまで向上させ
ることができた。加えてレ−ザ光（ここでは波長1.06μ
または0.53μのYAG レ−ザを使用）は直径10〜30μを有
する。しかし、本発明の一対のIGF のゲイト電極間は約
30μも離れているため対をなす他のIGF に何等の支障も
なく、一方のショ−トした側の絵素を除去することがで
きた。
【図１】本発明の固体表示装置の絶縁ゲイト型半導体装
置とキャパシタとを絵素としたマトリックス構造の等価
回路である。
置とキャパシタとを絵素としたマトリックス構造の等価
回路である。
【図２】本発明の積層型絶縁ゲイト型半導体装置の工程
を示す縦断面図である。
を示す縦断面図である。
【図３】本発明の積層型絶縁ゲイト型半導体装置とキャ
パシタまた表示部とを一体化した平面ディスプレイを示
す固体表示装置の縦断面図である。
パシタまた表示部とを一体化した平面ディスプレイを示
す固体表示装置の縦断面図である。
【図４】図３Ｂ−Ｂ’、Ｃ−Ｃ’の縦断面図を示す。
【図５】本発明の他の構造を示す。
１２ 第１の導体 １３ 第１の半導体 １４ 第１の絶縁体 １５ 第２の半導体 １６ 第２の導体 １７ 第２の絶縁体 ６０ 積層体 ２４ 第３の半導体 ２５ ゲイト絶縁膜 １８ 第３の導電膜
Claims (1)
- 【請求項１】 絶縁基板上の第１の電極上の第１の半導
体、第１の絶縁体、第２の半導体、第２の導電膜および
層間絶縁物を概略同一形状に積層した積層体を有し、前
記第１および第２の半導体をしてドレインおよびソ−ス
を構成せしめ、前記積層体の側部に隣接した第３の半導
体によりチャネル形成領域を構成して設け、前記半導体
上にゲイト絶縁膜と第３の導電膜により設けられたゲイ
ト電極とを前記積層体の側面に配設した絶縁ゲイト型半
導体装置において、前記第３の導電膜に連結した第４の
導電膜は前記第３の導電膜に重合わせて設けられ、か
つ、前記第４の導電膜のシ−ト抵抗は0.5 Ω／□以下を
有せしめたことを特徴とする絶縁ゲイト型電界効果半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100411A JPH0722202B2 (ja) | 1993-04-02 | 1993-04-02 | 絶縁ゲイト型電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100411A JPH0722202B2 (ja) | 1993-04-02 | 1993-04-02 | 絶縁ゲイト型電界効果半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4175484A Division JPS60186065A (ja) | 1984-03-05 | 1984-03-05 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629537A true JPH0629537A (ja) | 1994-02-04 |
| JPH0722202B2 JPH0722202B2 (ja) | 1995-03-08 |
Family
ID=14273244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5100411A Expired - Lifetime JPH0722202B2 (ja) | 1993-04-02 | 1993-04-02 | 絶縁ゲイト型電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722202B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901680A (en) * | 1997-01-17 | 1999-05-11 | Suzuki Motor Corporation | Crank chamber structure for an engine |
| JP2015084439A (ja) * | 2009-10-30 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
-
1993
- 1993-04-02 JP JP5100411A patent/JPH0722202B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901680A (en) * | 1997-01-17 | 1999-05-11 | Suzuki Motor Corporation | Crank chamber structure for an engine |
| JP2015084439A (ja) * | 2009-10-30 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722202B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5044273B2 (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
| JP3964223B2 (ja) | 薄膜トランジスタ装置 | |
| JP4967631B2 (ja) | 表示装置 | |
| JP2002006773A (ja) | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 | |
| JP2005062802A (ja) | 薄膜トランジスタアレイ基板の製法 | |
| JPH0715017A (ja) | 平板表示装置およびその製造方法 | |
| US20130105802A1 (en) | Thin film transistor, display device, and manufacturing method for thin film transistor and display device | |
| JPH0629537A (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JP2009277733A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| KR20010037330A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP2008218626A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| CN111584520B (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
| JP2006126255A (ja) | 電気光学装置、液晶表示装置及びそれらの製造方法 | |
| JPH0473764B2 (ja) | ||
| JPH0564471B2 (ja) | ||
| CN111584523B (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
| JP3011210B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JPH0652790B2 (ja) | 固体表示装置の作製方法 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JPH07325314A (ja) | 液晶表示装置 | |
| KR100968567B1 (ko) | 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 | |
| JPH0466004B2 (ja) | ||
| JPH0833554B2 (ja) | 画像表示装置用半導体およびその製造方法 |