JPH06291336A - しきい値スイッチング・デバイス - Google Patents

しきい値スイッチング・デバイス

Info

Publication number
JPH06291336A
JPH06291336A JP11010292A JP11010292A JPH06291336A JP H06291336 A JPH06291336 A JP H06291336A JP 11010292 A JP11010292 A JP 11010292A JP 11010292 A JP11010292 A JP 11010292A JP H06291336 A JPH06291336 A JP H06291336A
Authority
JP
Japan
Prior art keywords
film
electrodes
thin film
voltage
hydrogen silsesquioxane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11010292A
Other languages
English (en)
Other versions
JP2683782B2 (ja
Inventor
Keith W Michael
キース・ウイントン・マイケル
Udo C Pernisz
ウド・シー・パーニシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp filed Critical Dow Corning Corp
Publication of JPH06291336A publication Critical patent/JPH06291336A/ja
Application granted granted Critical
Publication of JP2683782B2 publication Critical patent/JP2683782B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/02—Contacts characterised by the material thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Neurology (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Silicon Compounds (AREA)

Abstract

(57)【要約】 【目的】 負の微分抵抗を示すしきい値スイッチング・
デバイスの形成法および該方法によって形成されたデバ
イスの提供。 【構成】 本法は、水素シルセスキオキサン樹脂から得
た二酸化ケイ素膜を少なくとも２つの電極間に付着し、
次に該電極間にしきい値電圧以上の電圧を印加すること
から成る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、負の微分抵抗を示すし
きい値スイッチング・デバイスの形成法および該法によ
って形成されたデバイスに関する。本発明の方法は、水
素シルセスキオキサンから得た二酸化ケイ素膜を少なく
とも２つの電極間に付着させ、該電極間にしきい値電圧
以上の電圧を印加することから成る。
【０００２】
【従来の技術】しきい値スイッチングを示すデバイスは
技術的に多数知られている。例えば、米国特許第３，２
７１，５９１号にオブスキンスキー（Ｏｖｓｈｉｎｓｋ
ｙ）は、実質的に全ての金属の結晶質または非晶質テル
ル化物、セレン化物、硫化物または酸化物のような半導
体材料を電極間に付着したデバイスを記載している。し
かしながら、この刊行物に示されている半導体および方
法は本発明とは異なるものである。この刊行物における
ｊ−ｖ曲線自体が本出願のものと異なる。
【０００３】負の微分抵抗をもったしきい値スイッチン
グも種々の金属酸化物薄膜で知られている。例えば、ブ
ロット（Ｂｕｌｌｏｔ）らは、Ｐｈｙｓ．Ｓｔａｔ．Ｓ
ｏｌ．（（ａ）７１，Ｋ１（１９８２）にゲルから付着
された酸化バナジウム層のしきい値スイッチングを記載
し；アンサリ（Ａｎｓａｒｉ）らはＪ．Ｐｈｙｓ．Ｄ：
Ａｐｐｌ．Ｐｈｙｓ．２０（１９８７），ｐ．１０６３
−１０６６にチタン金属層を熱酸化することによって形
成された酸化チタン膜のしきい値スイッチングを記載
し；ラメッシヤム（（Ｒａｍｅｓｈａｍ）らは、ＮＡＳ
Ａ Ｔｅｃｈ Ｂｒｉｅｆｓ，Ｄｅｃｅｍｂｅｒ １９
８９，ｐ．２８に酸化マグネシウム膜のスイッチングを
記載し；モルガン（Ｍｏｒｇａｎ）らはＴｈｉｎ Ｓｏ
ｌｉｄ Ｆｉｌｍｓ，１５（１９７３），ｐ．１２３〜
１３１に酸化アルミニウム膜のスイッチングと負微分抵
抗を記載している。しかしながら、これらの刊行物に際
された材料および特性は本願のものと異なる。
【０００４】二酸化ケイ素膜のスイッチングおよび負微
分抵抗特性も同様にこれまでに記載されている。例え
ば、シモンズ（Ｓｉｍｏｎｓ）は薄膜技術便覧、第１４
章（Ｈａｎｄｂｏｏｋ ｏｆ Ｔｈｉｎ Ｆｉｌｍ Ｔ
ｅｃｈｎｏｌｏｇｙ，Ｃｈｏｐｔｅｒ １４（１９７
０））に二酸化ケイ素を含む絶縁性薄膜を介して電子伝
導性並びにそれらの負抵抗およびメモリー特性を記載
し；Ａ１−イスメイル（Ｉｓｍａｉｌ）らはＪ．Ｍａ
ｔ．Ｓｃｉ．２０（１９８５），２１８６−２１９２に
銅−酸化ケイ素−銅系のスイッチングおよび負抵抗を記
載し；モルガン（Ｍｏｒｇａｎ）らは、Ｔｈｉｎ Ｓｏ
ｌｉｄ Ｆｉｌｍｓ，２０（１９７４），Ｓ７−Ｓ９に
強化ケイ素膜のしきい値スイッチングおよびメモリーを
記載し；ボエレ（Ｂｏｅｌｌｅ）らはＡｐｐｌｉｅｄ
Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ ４６（１９９０），
２００−２０５にゾル−ゲル低温法から得たシリカ膜の
電流−電圧特性を記載し；クライン（Ｋｌｅｉｎ）は
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４０（１９６９）．２７２
８−２７４０に二酸化ケイ素膜の絶縁破壊を記載してい
る。しかしながら、従来の金属酸化物の刊行物の場合の
ように、これらも本願の方法および特性を記載していな
い。
【０００５】水素シルセスキオキサン樹脂から得た薄膜
シリカ被膜も技術的に既知である。例えば、ハルスカ
（Ｈａｌｕｓｋａ）らは米国特許第４，７５６，９７７
号に水素シルセスキオキサン樹脂を溶媒で希釈し、その
溶液を基板に塗布して溶媒を乾燥し、加熱することによ
る該膜の形成法を記載している。かかる被膜は、保護お
よび電気的絶縁を提供するために教示されている。
【０００６】
【発明が解決しようとする課題】本発明者らは、二酸化
ケイ素膜から得た薄い水素シルセスキオキサン膜を少な
くとも２つの電極間に付着させ、該電極間にしきい値電
圧以上の電圧を印加することによって必要な特徴をもっ
たスイッチング・デバイスを形成できることを見出し
た。本発明は負の微分抵抗を有するしきい値スイッチン
グ・デバイスの形成法に関する。
【０００７】
【課題を解決するための手段】本発明の方法は、水素シ
ルヤスキオキサン樹脂から得た非高密度二酸化ケイ素膜
を少なくとも２つの電極間に付着させることから成る。
次に所定のしきい値電圧以上の電圧を電極間に印加して
デバイスを完成させる。
【０００８】
【作用】このように形成されたデバイスは、（１）印加
電圧を十分高い値からしきい値電圧より低い値へ十分な
高速度で下げることによって薄膜の導電性状態を抵抗状
態へ記憶をもって変換できること、（２）しきい値電圧
の印加によって抵抗状態から導電性状態へ記憶をもって
変換できること、および（３）しきい値以上の電圧の印
加は安定な負微分抵抗を示す膜を与えることを特徴とす
る。
【０００９】本発明は、水素シルセスキオキサン樹脂
（薄膜）から得た二酸化ケイ素の薄膜が新規のしきい値
スイッチングおよび負微分抵抗を示すという発見に基づ
く。これは、この薄膜は通常電気絶縁材料として使用さ
れるから特に予想外であつた。これらの新規デバイス
は、従来の技術において教示されるもの以外の特徴を示
す。例えば、（１）本デバイスは高電流密度（例えば、
１アンペア／ｃｍ2 ）を有しうる；（２）本デバイスは
厚い膜（例えば、１マイクロメ−トル）での動作を示す
が、 従来の技術はかかる作用は０．５マイクロメ
ートル）以上の膜では生じな いことを教示してい
る；および（３）全ｊｖ曲線、特に負の微分抵抗領域は
安定で単調なことを示す。
【００１０】
【実施例】本願明細書における用語「水素シルセスキオ
キサン樹脂」または「Ｈ−樹脂」は、完全に縮合される
ヒドリドシラン樹脂〔（ＨＳｉＯ３／２）ｎ〕並びに部
分的にだけ加水分解するおよび／または部分的に縮合す
るヒドリドシラン樹脂を含む、そしてそれによって残留
のＳｉＲおよび／またはＳｉＯＨ置換基（ここでＯＲは
加水分解性基である）を含むことを意味する、用語「薄
膜」は水素シルセスキオキサンから誘導される二酸化ケ
イ素膜を表わす。
【００１１】図１は本発明の代表的なデバイスの横断面
図であつて、電極（１）と（２）が薄膜（３）によって
隔離されている。この図はサンドイツチ型電極構造の例
であるが、かかる配置に限定されることなく種々の構造
をとりうる。例えば、共面、トランスプラナー（ｔｒａ
ｎｓｐｉａｎａｒ）、クロス・グリット・アレイ（ｃｒ
ｏｓｓ ｇｒｉｄ ａｒｒａｙｓ）、２次元円形ドット
・パターン（ｄｏｔｐａｔｔｅｒｎ）、等の配列があ
る。
【００１２】電極の形状および構成材料は既知のものに
できる。例えば、電極は導電材料や半導体材料、例えば
金、銀、アルミニウム、白金、銅、ヒ化ガリウム、クロ
ム、シリコン、等で作ることができる。同様に、電極は
全ての形状、例えば線、従来のリードの形にすることが
できる、但しそれらは少なくとも必要な電流を流すこと
ができるのに十分なデバイスの面積を有る必要がある。
特に、全電極の使用が望ましい。
【００１３】電極と薄膜間の接触は技術的に周知の手段
で達成される。例えば、電極は真空中で適当な電極材料
を蒸発やスパッタリングによって薄膜上に形成させる。
また、薄膜は予備成形電極に直接蒸着させて適当な接触
を与えたり、従来の方法によって予備成形電極を薄膜に
接着させることができる。
【００１４】本発明の薄膜（３）は、水素シルセスキオ
キサン樹脂から誘導した二酸化ケイ素からなる。一般
に、これらの薄膜は所望の厚さにできる。約５０〜５，
０００ナノメートル（ｎｍ）の範囲内のものが望ましい
が、約１００〜６００ナノメートルの範囲内のものが特
に望ましい。
【００１５】かかる薄膜は適当な方法によって成形され
る。特に望ましい方法は、基板に溶媒と水素シルセスキ
オキサン樹脂からなる溶液をコーテイングし、その溶媒
を蒸発させてプレセラミック被膜を形成させ、そのプレ
セラミック被膜を薄膜に転化させることからなる。しか
しながら他の同様な方法も意図している。
【００１６】前に定義したように本発明に使用される水
素シルセスキオキサン樹脂は構造式（ＨＳｉＯ３／２）
ｎをもったものである。該樹脂は一般に式ＨＳｉＸ３の
シランの加水分解および縮合によって生成される（式中
のＸは加水分解性基である）そしてそれらは完全に加水
分解して縮合する（ＨＳｉＯ３／２）ｎか、またはそれ
らの加水分解または縮合は、部分水解物（それはＳｉ−
ＯＲ基（ＯＲ基は加水分解性基である）および／または
部分縮合物（それはＳｉＯＨ基を含む）が生成されるよ
うな中間点で中断される。この構造式によって表わされ
ないが、これらの樹脂はそれらの生成または取扱い中に
含まれる種々の要因のたに無水素原子または１個以上の
水素原子をもった少パーセントのケイ素原子を含みう
る。
【００１７】これらの樹脂を製造する種々の方法が開発
されてきた。例えば、コリンズ（Ｃｏｌｌｉｎｓ）らの
米国特許第３，６１５，２７２号は、ベンゼン−スルホ
ン酸水和物の加水分解媒質中でトリクロロシランを加水
分解し、得られた樹脂を水や水性硫酸で洗浄することか
らなるほゞ完全に縮合したＨ−樹脂（それは１００〜３
００ｐｐｍまでのシラノールを含む）の生成法を開示し
ている。得られた重合体材料は式（ＨＳｉＯ３／２）ｎ
〔ｎは一般に８〜１００である）の単位を有し約８００
〜２９００の数平均分子量と約８，０００〜２８，００
０の重量平均分子量を有する。
【００１８】同様に、バンク（Ｂａｎｋ）らは、米国特
許第５，０１０，１５９号にアリ−ルスルホン酸水和物
の加水分解媒質中でヒドリドシランを加水分解して樹脂
を生成し、次に、中和剤と接触させることからなる樹脂
（１０００ｐｐｍまでのシラノールを含む）の生成法を
教示している。
【００１９】水やＨＣｌと金属酸化物を添加することに
よって硫黄を含まない極性有機溶媒中で加水分解させる
ことからなる米国特許第４，９９９，３９７号にフライ
エ（Ｆｒｙｅ）らによって記載されている方法や、酸性
化酸素含有極性有機溶媒中でヒドロカルボノキシ・ヒド
リドシランを水と共に加水分解させることからなる方法
もかかるヒドリドシルキサン樹脂を生成する。
【００２０】Ｈ−樹脂は次の基板の表面上に付着され
る。これはいずれの方法でもできるが、好適な方法は、
Ｈ−樹脂を溶媒に溶解させて溶液を生成した後、この溶
液を基板の表面へ塗布することを含む。その溶解を助け
るためにかくはん加熱のような種々の促進手段を用いる
ことができる。使用可能な溶媒は、Ｈ−樹脂を溶解して
薄膜やそのスイッチング特性に影響を与えることなく均
一な溶液を生成する剤またはその混合物を含む。これら
の溶媒は、例えば、エチルやイソプロピルのようなアル
コール類、ベンゼンやトルエンのような芳香族炭化水素
類、ｎ−ヘプタンやドデカンのようなアルコン、ケト
ン、エステル、グリコール・エーテルまたは環状ジメチ
ルポリシロキサンを上記物質を低固体分に溶解させるの
に十分な量で含む。一般に、０．１〜５０重量％の溶液
を生成するのに十分な上記溶媒が使用される。
【００２１】Ｈ−樹脂の外に、コーテイング溶液は、得
られたコーテイングがシリコンと金属酸化物の混合体か
らなるような改質セラミック酸化物前駆物質も含みう
る。かかる前駆物質は、例えば鉄、アルミニウム、チタ
ン、ジルコニウム、タンタル、ニオブおよび／またはバ
ナジウムのような種々の金属の化合物を含む。これらの
化合物は、一般にＨ−樹脂と混合されたときに溶液また
は分散系を生成する、そして比較的低温で比較速い反応
速度で熱分解して改質セラミック酸化物塗料を生成する
必要が在る。かかる改質セラミック酸化物の前駆物質を
使用する場合、プレセラミック混合物に一般に最終のコ
ーテイングが０．１〜３０重量％の改質セラミック酸化
物を含有するような量で存在する。
【００２２】改質セラミック酸化物前駆物質の例として
は、テトラｎ−プロポキシジルコニウム、テトライソブ
トキシチタニウム、アルミニウムトリスペンタンジオネ
ート、ペンタエトキシタンタル、トリプロポキシバナジ
ウム、ペンタエトキシニオビウム、ジルコニウムペンタ
ンジオネートおよびチタンジブトキシビスペンタンジオ
ネートがある。
【００２３】Ｈ−樹脂プレセラミック溶液に改質セラミ
ック酸化物前駆物質が含まれる場合には、それらはＨ−
樹脂と溶媒からなる溶液に単に溶解させ、室温で改質セ
ラミック酸化物を反応させてＨ−樹脂の構造に入れるの
に十分な時間反応させる。一般に、前記反応を生じさせ
るには２時間以上が必要である。次にその溶液は次に下
記のように基板に塗布される。或いは、改質セラミック
酸化物前駆物質は、溶媒とＨ−樹脂からなる溶液中で加
水分解または部分的加水分解され、溶解され、直ちに基
板へ塗布される。前記溶液を生成するのにはかくはん、
等の種々の促進手段を用いることができる。
【００２４】水素シルセスキオキサン樹脂の二酸化ケイ
素への転化の速度および程度を高めるために白金、ロジ
ウムまたは銅触媒も使用することができる。一般に、可
溶化できる白金、ロジウムまたは銅の化合物や錯体が実
用的である。例えば、白金アセチルアセトネート、ロジ
ウム触媒ＲｈＣｌ３〔Ｓ（ＣＨ２ＣＨ２ＣＨ２Ｃ
Ｈ）２〕３（米国ダウコーニング社製）またはナフテン
酸第二銅のような組成物が全て本発明の範囲内にある。
これらの触媒は一般にＨ−樹脂の重量を基準にして約５
〜１０００ｐｐｍの白金、ロジウムまたは銅の量で添加
される。
【００２５】上記の溶液法を用いる場合の塗料溶液は回
転塗り、浸漬塗り、吹付塗りまたは流し塗りのような方
法によって塗布して、その溶媒を蒸発させる。蒸発の適
当な手段は周囲環境にさらすことによる単純な空気乾燥
或いは真空または加熱による方法である。
【００２６】得られたプレセラミック被膜は、次に二酸
化ケイ素の薄膜に転化させる。一般に、これは完全に密
な被膜（２．２ｇ／ｃｃ）にならない温度および環境下
で行われる。例えば、かかる二酸化ケイ素は約１００〜
６００℃の温度の空気中でプレセラミック膜を加熱する
ことによって形成される。しかし、その外の環境（例え
ば、アンモニア、酸素、窒素、等）では、その温度は変
わる。
【００２７】一般に得られた薄膜は完全に密でないこと
が重要である。しかしながら、厳密な密度は重要でなく
て広範囲に変えることができる。一般に、その密度は約
４０〜９５％の範囲内であるが、約６０〜９０％の範囲
内が望ましい。
【００２８】薄膜の形成後、薄膜に電圧を印加できるよ
うな方法で必要な電極を取付ける。このような調製され
た新しく作ったデバイスは、最初は不確定で非特定的な
抵抗を示す。例えば、あるデバイスは１オームと低い抵
抗値を示すが、他のデバイスは１０メガオーム以上の値
を示す。極めて低い抵抗のものは、しばしばピンホール
および別のデバイスのきずのために電極間に不良部分を
有する。かかる不良部分は、電極を不良部の周囲に蒸発
させるために十分高い電圧を印加することによって一掃
すべきである（例えば、低インピーダンス電源から１０
〜２０Ｖ）。次に電圧はデバイスの膜間に徐々に印加
し、しきい値電圧に達するまで上げる、その点でデバイ
スの抵抗が急落する。かかる電圧の印加に際して、デバ
イスは完全に形成されて、その低抵抗状態のままであ
る。
【００２９】より低いしきい値電圧と再現性の高い結果
を得るために、本発明のデバイスは非酸化環境に置かれ
る。適当な環境の例としては窒素、アルゴン、ヘリウ
ム、二酸化炭素などがある。或いはまた、真空にするこ
とやデバイスを封入することも必要な環境を提供する。
【００３０】次の議論は、デバイスをＯＮ状態からＯＦ
Ｆ状態に切換え再び戻すために前記の方法で形成された
典型的なデバイスの特性を記載する。そのデバイスは約
２００ナノメートルの厚さと約０．１ｃｍ2 のデバイス
面積をもったシノカの薄膜からなる。電圧（Ｖ）を電極
間に印加して、デバイスに流れる電流並びにデバイス間
の電圧を測定する。測定した電流（Ａ）は電流密度（ア
ンペア／ｃｍ2 ）に変換する。それらの結果を、電流と
電圧の関係図にプロットしてｊｖ曲線と呼ぶ。次の値は
上記デバイスの代表的であって限定を意味しない。
【００３１】このデバイスによって示されるしきい値ス
イッチングは、他の薄膜について技術的に既知のものに
類似する。しきい値電圧（約３ｖ）以下の電圧が電極に
印加されるので、薄膜は絶縁体に通常伴う高インピーダ
ンスを示す。このＯＦＦ状態のデバイスの固有抵抗は一
般に約１０8 〜約１０11オーム・センチの範囲内にあ
る。しかし印加電圧がこのしきい値電圧以上に高くなる
と、薄膜は急速に低固有抵抗状態に変換してデバイスは
高電流密度を保つ。このＯＮ状態における固有抵抗は典
型的には約１０4 Ω・ｃｍ〜１０7 Ω・ｃｍの範囲内に
ある。
【００３２】このしきい値スイッチング挙動を図２にグ
ラフで示す。線１はデバイスがＯＦＦ状態のときに印加
電圧の増加に伴い電流密度が僅かだけ増加することを示
す。印加電圧がしきい値電圧Ｘに達すると、デバイスが
ＯＦＦ状態からＯＮ状態へ迅速に切換わって、電流密度
が２または３桁以上の大きさまで急増する（破線）。一
旦このＯＮ状態になると、ｊｖの軌跡は線２、３および
４に従って電流は第１象限において電圧と共に電圧
（ｙ）において最大電流（ｐ）に達するまで急上昇する
（線２）（そして、第３象限においてそれと対象的にな
る）。電圧がこの値以上になると、電圧（ｚ）で最小値
になるまで電流密度は減少する、すなわちデバイスは電
圧が制御された負の微分抵抗（またはＮＤＲ）を示す。
典型的に、（ｙ）の値は４〜４Ｖ、そして（ｚ）の値は
８〜１０ｖの範囲である。（ｚ）以上の電圧でのｊｖ曲
線は絶縁体の高抵抗特性を示す（線４）。
【００３３】本発明のデバイスの特に有利な点は、ｊｖ
曲線がＮＤＲ領域において広くて安定なこと、すなわち
印加電圧の変化に伴う非制御遷移が生じないことであ
る。従って、電源のインピーダンスがｊｖ曲線上でデバ
イスの負微分抵抗より小さい限りｊｖ曲線の全ての点を
分離、維持できるようことである。
【００３４】ＯＮ状態におけるデバイスのｊｖ曲線は、
印加電圧の十分低い変化率において増加および減少電圧
の両方に対して完全に追跡することができる。特に、曲
線は原点を通って連続的である、すなわち（ｉ）ＯＮ状
態を維持するのに保持電流を必要としない、（ｉｉ）デ
バイスは電圧が印加されないときでもＯＮ状態の記憶を
もっている。
【００３５】デバイスをＯＮ状態空ＯＦＦ状態に変換さ
せるためには、印加電圧を（ｚ）以上の電圧から十分高
いスルーレート（ｓｌｅｗ ｒａｔｅ）で零付近の値に
下げる必要がある。図３に示したように、デバイスのｊ
ｖ曲線は印加電圧がこのように急降下するときには電流
ピーク（ｐ）を通らなくて、むしろ直接ほゞ直線的な路
程をとる。デバイスを効率的にＯＦＦにスイッチさせる
典型的なスルーレートは、約１Ｖ／ミリセカンド以上で
あるが、１Ｖ／マイクロセカンドが望ましい。パルス電
圧大きいまたは（ｚ）にほゞ等しい（すなわち、パルス
が線４に達する）そしてパルスの下降時間がスルーレー
ト要件を満たす限り、ＯＮ状態のデバイスは零から始ま
る電圧パルスによってＯＦＦに切換わる。典型的に、１
マイクロセカンド以上の持続時間に対して１０Ｖの電圧
が適当である。
【００３６】上記のようにデバイスがＯＦＦに切換わる
と、デバイスはＯＮ状態のときよりも典型的に２または
３桁以上高い高抵抗をもつ。その抵抗は、印加電圧の小
範囲（しきい値電圧まで）に渡ってＯＦＦ状態のｊｖ曲
線を測定することによって決定できる。デバイスは印加
電圧がしきい値電圧を越えない限りＯＦＦ状態にとどま
る。かかるＯＦＦ状態のデバイスは前述のようにＯＮ状
態に転換させることができる。
【００３７】前述の作用の機構は十分に知られていない
けれども、本発明者らは薄膜のナノ構造がスイッチング
および負微分抵抗に必須であることを示した。特に、水
素シルセスキオキサンから誘導された二酸化ケイ素の内
表面に関連した電子状態の構造が該材料の挙動に関与し
ていると考えられる。ＯＮ状態とＯＦＦ状態間のスイッ
チング機構は前記電子状態間の固体電気化学レドレック
ス反応であることが提案される。
【００３８】上記の作用はこれらデバイスの潜在的用途
としてスイッチ、センサー、メモリー素子、等が示唆さ
れる。次の実施例は当業者の本発明の理解のために提供
するものでって限定を意図するものではない。
【００３９】
【実施例】例 １ 図４は本例で作ったデバイスを示す。金ガラスペースト
（米国Ｅｌｅｃｔｒｏｓｃｉｅｎｃｅ Ｌａｂｏｒａｔ
ｏｒｉｅｓによる導電性塗料ＮＯ．８８３５）を使用し
シルクスクリーニング法によって２．５４×３．８１ｃ
ｍ（１″×１．５″）のコーニング７０５９のガラスス
ライド（１）に８個の接触パッド（３）を取り付けた。
そのシルクスクリーンド接触パッドを備えたスライドは
空気中１５０℃で乾燥した後、５２０℃で３０分間焼付
けた。次に接触パッド間にバック電極（４）を蒸着し
た。これらの電極は、冷トラップ中の液体窒素を使用し
て１ｍＰａにポンプで減圧した蒸着室に前記スライドを
入れ、適当な圧力下で１．５〜３キロボルトでアルゴン
・グロー放電を１０分間させ、ステンレス鋼のマスクを
介して３ｎｍ（ナノメートル）厚さのクロム層と１８０
ｎｍ厚さの金属を蒸着させることからなる方法によって
蒸着された。
【００４０】スライド上の接触パッドをマスクした後、
スライドの表面に１３５ｎｍ厚さの二酸化ケイ素薄膜
（２）を付加した。その薄膜は、水素シルセスキオキサ
ン樹脂（Ｂａｎｋらの米国特許第５，０１０，１５９号
に開示の方法によって調製）を環状ジメチルポリシロキ
サン溶媒に約１０％に希釈し、スライドの表面にこの溶
液をコーテイングし、そのスライドを３０００ＲＰＭで
１０秒間回転させ、そのスライドを空気中で４００℃で
３時間熱分解させて薄膜を形成させることによって付加
された。
【００４１】次に前と同じ方法、すなわちスライドを冷
トラップ中の液体窒素を使用してポンプで１ｍＰａの圧
力に減圧した蒸着室に入れ、ステンレス鋼マスクを介し
て１００ｎｍ厚さの金層を蒸着することによつてトップ
電極（５）を薄膜上に蒸着した。デバイスの面積は０．
１５ｃｍ2 であった。
【００４２】次にこのデバイスは測定室に取り付けて、
４個のデバイスの１つの電極を線を接触パッドに付ける
ことによって測定装置へ接続した。次に測定室に窒素を
パージして、薄膜間に可変電圧を印加した。デバイス間
の電圧Ｖとデバイスを流れる電流Ｉを各電圧について測
定し、デバイスの面積Ａから電流密度ｊを計算した。図
５のｊ−ｖ曲線をこのデバイスから得た。この曲線はデ
バイスのＯＦＦ状態からＯＮ状態への遷移並びにそのＯ
Ｎ状態におけるデバイスの全曲線を明示する。 例 ２ 膜の形成方法以外は実施例１と同じ方法でデバイスを作
製した。この例の薄膜は、Ｂａｎｋらの米国特許第５，
０１０，１５９号に開示の方法によって調製した水素シ
ルセスキオキサン樹脂をヘプタン（５重量％）とドデカ
ン（９５重量％）の混合体からなる溶媒に約２５％固体
分に希釈し、この溶液をスライドの表面に塗布し、その
スライドを３０００ＲＰＭで１０秒間回転させ、そのス
ライドを空気中４００℃で３時間熱分解することによっ
て付加された。得られた膜は約４５０ｎｍの厚さであっ
た。この膜を冷却した後、前記と同一の方法で第１の薄
膜の上に第２の薄膜を蒸着した。その二重層膜の厚さは
約９１０ｎｍであった。
【００４３】次に例１と同じ方法でトップ電極を蒸着
下。そのｊ−ｖ特性を測定したところ例１とほゞ同じ結
果が得られた。この例は本発明の薄膜が従来の技術のよ
うに厚さが限定されないことを示している。
【００４４】例 ３ 膜形成法以外は例１と同じ方法でデバイスを作製した。
この例の塗料溶液は、０．４６２ｇのＦｅ（Ｏ２Ｃ５Ｈ
７）３と、前記バンクらの米国特許に開示の方法によっ
て調製した水素シルセスキオキサン樹脂０．４８７ｇ
と、２，４−ペンタンジオン９．９ｇを混合するひとに
より生成した。この溶液をスライドの表面上に塗布し、
そのスライドを１５００ＲＰＭで１５秒間回転させ、塗
工スライドを空気中の炉内４００℃で１時間熱分解させ
た。
【００４５】次に例１と同じ方法でトップ電極を蒸着し
た。そのｊ−Ｖ特性を測定したところ例１とほゞ同じ結
果がえられた。
【００４６】例４（比較例） 膜形成法以外は例１と同じ方法でデバイスを作製した。
この比較例における薄膜は、オルガノポリシロキサン
（アクユグラスＴＭ３０５（ロット番号７７９４）から
そのスライドの表面にこの溶液を塗布し、そのスライド
を３０００ＲＰＭで１０秒間回転させ、空気中の炉内４
００℃で１時間そのスライドを熱分解させることによっ
て形成した。得られた膜は約２００ｎｍの厚さであっ
た。
【００４７】次に例１と同じ方法でトップ電極を蒸着し
た。ｊ−ｖ特性を測定し図６に示す。この図は他のシリ
カ前駆物質から誘導した薄膜はＨ−樹脂から得たものと
異なることを示す。特に、この図はＯＮ遷移に対するし
きい値電圧が著しく低く、ＮＤＲが広くてノイズが多
く、ｊｖ特性が風変りであることを示す。
【００４８】例５（比較例） 膜形成の方法以外は例１と同じ方法でデバイスを作製し
た。本例の薄膜は、スライドを電子サイクロトロン共鳴
反応器に入れて４５０℃の基板温度に保持することから
なる蒸着法によつて形成した。２５％ＳｉＨ４と７５％
Ａｒのガス混合体とＯ２との比率Ｏ２：ＳｉＨ４＝２．
２：１の混合ガスを１Ｐａの全圧力で前記反応器に導
く、反応器に４００Ｗの電力で１２分間マイクロ波を維
持した。得られた膜は約１７０ｎｍの厚さであった。
【００４９】次に例１と同じ方法でトツプ電極を蒸着し
た。ｊ−ｖ特性を測定し、その結果を図７に示す。この
図は、化学蒸着法で形成した薄膜はＨ−樹脂から得たも
のと異なるということを示す。特に、この図は、（１）
低ＯＮ電流および小ＯＮ／ＯＦＦ比（２）ＯＮ遷移に対
して高いしきい値電圧、（３）急峻なＮＤＲ系および
（４）ｊｖ特性が不規則であることを示す。
【図面の簡単な説明】
【図１】 本発明によるデバイスの横断面図である。
【図２】 本発明によるデバイスのしきい値スイッチン
グの挙動を示すグラフ（ｊｖ曲線）である。
【図３】 本発明によるデバイスのしきい値スイッチン
グの挙動を示すグラフ（ｊｖ曲線）である。
【図４】 本発明によるデバイスのしきい値スイッチン
グの挙動を示すグラフ（ｊｖ曲線）である。
【図５】 本発明によるデバイスのしきい値スイッチン
グの挙動を示すグラフ（ｊｖ曲線）である。
【図６】 比較例のデバイスのｊｖ曲線である。
【図７】 比較例のデバイスのｊｖ曲線である。
【符号の説明】
図１： １，２ 電極、 ３ 薄膜 図４： １ ガラススライド、２ 二酸化ケイ素薄膜 ３ 接触パッド、 ４ バツク電極 ５ トップ電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年２月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項４】 水素シルセスキオキサンから得たシリカ
から成る材料と直接接触した少なくとも２つのリードか
ら成ることを特徴とするしきい値スイッチング・デバイ
ス。
【請求項５】 デバイスが非酸化性雰囲気にあることを
特徴とする請求項４のデバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【発明が解決しようとする課題】本発明者らは、水素シ
ルセスキオキサンから得た薄い二酸化ケイ素膜を少なく
とも２つの電極間に付着させ、該電極間にしきい値電圧
以上の電圧を印加することによって必要な特徴をもった
スイッチング・デバイスを形成できることを見出した。
本発明は負の微分抵抗を有するしきい値スイッチング・
デバイスの形成法に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】前に定義したように本発明に使用される水
素シルセスキオキサン樹脂は構造式（ＨＳｉＯ３／２）
ｎをもったものである。該樹脂は一般に式ＨＳｉＸ３の
シランの加水分解および縮合によって生成される（式中
のＸは加水分解性基である）そしてそれらは完全に加水
分解して縮合する（ＨＳｉＯ３／２）ｎか、またはそれ
らの加水分解または縮合は、部分水解物（それはＳｉ−
ＯＲ基（ＯＲ基は加水分解性基である）および／または
部分縮合物（それはＳｉＯＨ基を含む）が生成されるよ
うな中間点で中断される。この構造式によって表わされ
ないが、これらの樹脂はそれらの生成または取扱い中に
含まれる種々の要因のために無水素原子または１個以上
の水素原子をもった少パーセントのケイ素原子を含みう
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】デバイスをＯＮ状態からＯＦＦ状態に変換
させるためには、印加電圧を（ｚ）以上の電圧から十分
高いスルーレート（ｓｌｅｗ ｒａｔｅ）で零付近の値
に下げる必要がある。図３に示したように、デバイスの
ｊｖ曲線は印加電圧がこのように急降下するときには電
流ピーク（ｐ）を通らなくて、むしろ直接ほゞ直線的な
路程をとる。デバイスを効率的にＯＦＦにスイッチさせ
る典型的なスルーレートは、約１Ｖ／ミリセカンド以上
であるが、１Ｖ／マイクロセカンドが望ましい。パルス
電圧が大きいまたは（ｚ）にほゞ等しい（すなわち、パ
ルスが線４に達する）そしてパルスの下降時間がスルー
レート要件を満たす限り、ＯＮ状態のデバイスは零から
始まる電圧パルスによってＯＦＦに切換わる。典型的
に、１マイクロセカンド以上の持続時間に対して１０Ｖ
の電圧が適当である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正内容】
【００４３】次に例１と同じ方法でトップ電極を蒸着し
た。そのｊ−ｖ特性を測定したところ例１とほゞ同じ結
果が得られた。この例は本発明の薄膜が従来の技術のよ
うに厚さが限定されないことを示している。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 水素シルセスキオキサンから得た非高密
    度の二酸化ケイ素膜を少なくとも２つの電極間に付着さ
    せ、該電極間にしきい値電圧以上の電圧を印加すること
    によりデバイスを生成することから成ることを特徴とす
    る負微分抵抗を有するしきい値スイッチング・デバイス
    の形成法。
  2. 【請求項２】 二酸化ケイ素膜が、溶媒と水素シルセス
    キオキサン樹脂からなる溶液を基板に塗布し、前記溶媒
    を蒸発させてプレセラミック被膜を形成し、次に該プレ
    セラミック被膜を熱分解させることからなる方法によっ
    て付着されることを特徴とする請求項１の方法。
  3. 【請求項３】 前記デバイスが非酸化性雰囲気に配置さ
    れることを特徴とする請求項１の方法。
  4. 【請求項４】 二酸化ケイ素と１種以上の改質セラミッ
    ク酸化物からなる非高密度膜を少なくとも２つの電極間
    に付着させることによりデバイスを形成することから成
    り、前記二酸化ケイ素と改質セラミック酸化物膜を水素
    シルセスキオキサンおよび改質セラミック酸化物前駆物
    質から得ることを特徴とする負微分抵抗を有するしきい
    値スイチッチングの形成法。
  5. 【請求項５】 前記膜が、溶媒、水素シルセスキオキサ
    ン樹脂および改質セラミック酸化物前駆物質からなる溶
    液を基板に塗布し、前記溶媒を蒸発させてプレセラミッ
    ク被膜を形成し、次に該プレセラミック被膜を熱分解さ
    せることからなる方法によつて付着されることを特徴と
    する請求項４の方法。
  6. 【請求項６】 前記デバイスが非酸化性雰囲気に配置さ
    れることを特徴とする請求項４の方法。
  7. 【請求項７】 水素シルセスキオキサンから得たシリカ
    から成る材料と直接接触した少なくとも２つのリードか
    ら成ることを特徴とするしきい値スイッチング・デバイ
    ス。
  8. 【請求項８】 デバイスが非酸化性雰囲気にあることを
    特徴とする請求項７のデバイス。
  9. 【請求項９】 前記材料が１種以上の改質セラミック酸
    化物からも成ることを特徴とする請求項７のデバイス。
JP4110102A 1991-05-02 1992-04-28 しきい値スイッチング・デバイス Expired - Fee Related JP2683782B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/694,721 US5312684A (en) 1991-05-02 1991-05-02 Threshold switching device
US07/694721 1991-05-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3837993A Division JPH0793468B2 (ja) 1991-05-02 1993-02-26 しきい値スイッチング・デバイス

Publications (2)

Publication Number Publication Date
JPH06291336A true JPH06291336A (ja) 1994-10-18
JP2683782B2 JP2683782B2 (ja) 1997-12-03

Family

ID=24790016

Family Applications (2)

Application Number Title Priority Date Filing Date
JP4110102A Expired - Fee Related JP2683782B2 (ja) 1991-05-02 1992-04-28 しきい値スイッチング・デバイス
JP3837993A Expired - Fee Related JPH0793468B2 (ja) 1991-05-02 1993-02-26 しきい値スイッチング・デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP3837993A Expired - Fee Related JPH0793468B2 (ja) 1991-05-02 1993-02-26 しきい値スイッチング・デバイス

Country Status (12)

Country Link
US (5) US5312684A (ja)
EP (1) EP0512717B1 (ja)
JP (2) JP2683782B2 (ja)
KR (1) KR100200399B1 (ja)
CN (1) CN1029652C (ja)
AU (1) AU641092B2 (ja)
BR (1) BR9201622A (ja)
CA (1) CA2067413A1 (ja)
DE (1) DE69202815T2 (ja)
ES (1) ES2075620T3 (ja)
MX (1) MX9202033A (ja)
TW (1) TW230277B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882220A (en) * 1988-02-02 1989-11-21 Kanebo, Ltd. Fibrous structures having a durable fragrance
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US5339211A (en) * 1991-05-02 1994-08-16 Dow Corning Corporation Variable capacitor
US5422982A (en) * 1991-05-02 1995-06-06 Dow Corning Corporation Neural networks containing variable resistors as synapses
US5320868A (en) * 1993-09-13 1994-06-14 Dow Corning Corporation Method of forming SI-O containing coatings
US5403748A (en) * 1993-10-04 1995-04-04 Dow Corning Corporation Detection of reactive gases
DE69510337T2 (de) * 1994-12-22 1999-12-16 Koninkl Philips Electronics Nv Halbleiterspeicheranordnungen und herstellungsverfahren
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5616202A (en) * 1995-06-26 1997-04-01 Dow Corning Corporation Enhanced adhesion of H-resin derived silica to gold
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US6143855A (en) 1997-04-21 2000-11-07 Alliedsignal Inc. Organohydridosiloxane resins with high organic content
US6218497B1 (en) 1997-04-21 2001-04-17 Alliedsignal Inc. Organohydridosiloxane resins with low organic content
US6743856B1 (en) 1997-04-21 2004-06-01 Honeywell International Inc. Synthesis of siloxane resins
US6015457A (en) * 1997-04-21 2000-01-18 Alliedsignal Inc. Stable inorganic polymers
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) * 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
JP3211752B2 (ja) * 1997-11-10 2001-09-25 日本電気株式会社 Ｍｉｍ又はｍｉｓ電子源の構造及びその製造方法
US6177199B1 (en) 1999-01-07 2001-01-23 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with low organic content
US6218020B1 (en) 1999-01-07 2001-04-17 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with high organic content
US6440550B1 (en) * 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
US6472076B1 (en) 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
US6572974B1 (en) 1999-12-06 2003-06-03 The Regents Of The University Of Michigan Modification of infrared reflectivity using silicon dioxide thin films derived from silsesquioxane resins
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US7221582B2 (en) * 2003-08-27 2007-05-22 Hewlett-Packard Development Company, L.P. Method and system for controlling write current in magnetic memory
TWI330889B (en) * 2004-05-31 2010-09-21 Ibm Quantum device, quantum logic device, method of driving quantum logic device, and logic circuit constituted of quantum logic device
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
KR100734832B1 (ko) * 2004-12-15 2007-07-03 한국전자통신연구원 금속 산화막의 전류 스위칭을 이용한 정보 저장 장치
JP5157448B2 (ja) * 2005-10-19 2013-03-06 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
US8283198B2 (en) 2010-05-10 2012-10-09 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8525146B2 (en) 2010-12-06 2013-09-03 Hewlett-Packard Development Company, L.P. Electrical circuit component
WO2012112769A1 (en) * 2011-02-16 2012-08-23 William Marsh Rice University Invisible/transparent nonvolatile memory
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法
WO2016099525A1 (en) 2014-12-19 2016-06-23 Hewlett Packard Enterprise Development Lp Negative differential resistance (ndr) device based on fast diffusive metal atoms
US10636484B2 (en) * 2018-09-12 2020-04-28 Winbond Electronics Corporation Circuit and method for memory operation

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3149398A (en) * 1961-08-10 1964-09-22 Sprague Electric Co Silicon dioxide solid capacitor
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3644741A (en) * 1969-05-16 1972-02-22 Energy Conversion Devices Inc Display screen using variable resistance memory semiconductor
US3588638A (en) * 1969-05-27 1971-06-28 Energy Conversion Devices Inc Current controlling device including v02
US3823331A (en) * 1971-04-30 1974-07-09 Energy Conversion Devices Inc Bi-directional arrangement of amorphous electronic control devices
GB1412107A (en) * 1971-12-18 1975-10-29 Marconi Co Ltd Semi-conductor memory device arrangements
US3761896A (en) * 1972-04-18 1973-09-25 Ibm Memory array of cells containing bistable switchable resistors
JPS5311075B2 (ja) * 1973-02-09 1978-04-19
NL7414775A (nl) * 1974-11-13 1976-05-17 Philips Nv Werkwijze voor de vervaardiging van een span- ningsafhankelijke weerstand en daarmede ver- kregen spanningsafhankelijke weerstand.
US4205387A (en) * 1976-09-16 1980-05-27 Energy Conversion Devices, Inc. Data storage and retrieval system
JPS55146959A (en) * 1979-05-02 1980-11-15 Agency Of Ind Science & Technol Semiconductor device having silicon nitride film and integrated circuit using the same
JPS5760330A (en) * 1980-09-27 1982-04-12 Fujitsu Ltd Resin composition
EP0072221B1 (en) * 1981-08-07 1987-11-11 The British Petroleum Company p.l.c. Non-volatile electrically programmable memory device
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
FR2580673B1 (fr) * 1985-04-19 1987-09-25 Haond Michel Procede de fabrication sur un support isolant d'un film de silicium monocristallin oriente et a defauts localises
US5246738A (en) * 1985-04-26 1993-09-21 Sri International Hydridosiloxanes as precursors to ceramic products
US4818717A (en) * 1986-06-27 1989-04-04 Energy Conversion Devices, Inc. Method for making electronic matrix arrays
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
US4753855A (en) * 1986-12-04 1988-06-28 Dow Corning Corporation Multilayer ceramic coatings from metal oxides for protection of electronic devices
US4847162A (en) * 1987-12-28 1989-07-11 Dow Corning Corporation Multilayer ceramics coatings from the ceramification of hydrogen silsequioxane resin in the presence of ammonia
US4849296A (en) * 1987-12-28 1989-07-18 Dow Corning Corporation Multilayer ceramic coatings from metal oxides and hydrogen silsesquioxane resin ceramified in ammonia
GB8816631D0 (en) * 1988-07-13 1988-08-17 Raychem Ltd Circuit protection arrangement
GB8816632D0 (en) * 1988-07-13 1988-08-17 Raychem Ltd Electrical device
US4973526A (en) * 1990-02-15 1990-11-27 Dow Corning Corporation Method of forming ceramic coatings and resulting articles
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US5219611A (en) * 1991-09-30 1993-06-15 Cornell Research Foundation, Inc. Preparing densified low porosity titania sol gel forms
US5260094A (en) * 1991-09-30 1993-11-09 Cornell Research Foundation, Inc. Preparing densified low porosity titania sol-gel forms

Also Published As

Publication number Publication date
MX9202033A (es) 1992-11-01
TW230277B (ja) 1994-09-11
BR9201622A (pt) 1992-12-15
EP0512717A2 (en) 1992-11-11
JPH0793468B2 (ja) 1995-10-09
CN1067765A (zh) 1993-01-06
CA2067413A1 (en) 1992-11-03
AU641092B2 (en) 1993-09-09
CN1029652C (zh) 1995-08-30
US5283545A (en) 1994-02-01
EP0512717B1 (en) 1995-06-07
KR100200399B1 (ko) 1999-06-15
DE69202815T2 (de) 1996-02-08
US5293335A (en) 1994-03-08
JPH05347440A (ja) 1993-12-27
US5348773A (en) 1994-09-20
KR920022337A (ko) 1992-12-19
EP0512717A3 (en) 1993-06-30
DE69202815D1 (de) 1995-07-13
AU1590492A (en) 1992-11-05
JP2683782B2 (ja) 1997-12-03
ES2075620T3 (es) 1995-10-01
US5401981A (en) 1995-03-28
US5312684A (en) 1994-05-17

Similar Documents

Publication Publication Date Title
JP2683782B2 (ja) しきい値スイッチング・デバイス
JP3080965B2 (ja) 平担化可能の誘電体
JP3744539B2 (ja) ガス検知の方法および装置
JP2005509299A (ja) シロキサンポリマー界面を有する有機薄膜トランジスタ
TW565935B (en) Electronic devices containing organic semiconductor materials
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法
Li et al. Van der Waals Epitaxy of Horizontally Orientated Bismuth Iodide/Silicon Heterostructure for Nonvolatile Resistive‐Switching Memory with Multistate Data Storage
JP2002517084A (ja) 抵抗の温度係数が低い抵抗体およびその製造方法
Lee et al. The shifting of PE hysteresis loop by the asymmetric contacts on ferroelectric PZT thin films
Driad et al. Investigation of NiCr thin film resistors for InP-based monolithic microwave integrated circuits (MMICs)
US5339211A (en) Variable capacitor
CN108447613B (zh) 一种调控超导转变温度的方法
Teowee et al. Preparation and characterization of sol-gel derived Y2O3 thin films
Lin et al. SrTiO3–SiO2 oxide films for possible high-k gate dielectric applications
Mangalaraj et al. Current-voltage characteristics of aluminium nitride films formed by RF glow discharge
KR20220081051A (ko) 유연 전극 제조 방법, 신축성 전자 소자 및 이의 제조 방법
JP2694530B2 (ja) スイッチング素子及びその製造方法
Jain et al. Configured Semiconductor/Insulator Coatings for Corrosion Prevention
Lomniczy et al. Structural and electrical changes during the heat treatment of Au-SiOx cermet films
Schulman et al. Observation of nanometer ordering in multilayer films of pyromellitic dianhydride–oxydianiline using the scanning tunneling microscope and ultrahigh vacuum
Singh et al. Dependence of process parameters on planarization isolation and etching of sloped vias in polyimides for GaAs ICs
JPS6029237B2 (ja) 多層構造薄膜機能素子
Bondar et al. A semiconducting AlN coating for microstrip gas chambers
JPS63262871A (ja) 炭化珪素ｍｏｓ構造及びその製造方法
JPS6265487A (ja) 低温回路用抵抗およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970610

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees