KR100200399B1 - 한계 개폐장치 및 이의 제조방법 - Google Patents

한계 개폐장치 및 이의 제조방법 Download PDF

Info

Publication number
KR100200399B1
KR100200399B1 KR1019920007430A KR920007430A KR100200399B1 KR 100200399 B1 KR100200399 B1 KR 100200399B1 KR 1019920007430 A KR1019920007430 A KR 1019920007430A KR 920007430 A KR920007430 A KR 920007430A KR 100200399 B1 KR100200399 B1 KR 100200399B1
Authority
KR
South Korea
Prior art keywords
voltage
hydrogen silsesquioxane
coating
solvent
electrode
Prior art date
Application number
KR1019920007430A
Other languages
English (en)
Other versions
KR920022337A (ko
Inventor
윈톤 마이클 케이트
체. 페르니츠 우도
Original Assignee
맥켈러 로버트 루이스
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥켈러 로버트 루이스, 다우 코닝 코포레이션 filed Critical 맥켈러 로버트 루이스
Publication of KR920022337A publication Critical patent/KR920022337A/ko
Application granted granted Critical
Publication of KR100200399B1 publication Critical patent/KR100200399B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/02—Contacts characterised by the material thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Neurology (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Silicon Compounds (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 네가티브 차동 저항(negative differential resistance)을 나타내는 한계 개폐장치(threshold switching device)의 제조방법 및 이에 의해 제조된 장치에 관한 것이다. 본 방법은 수소 실세스퀴옥산 수지로부터 유도된 이산화규소막을 2개 이상의 전극 사이에 침착시킨 다음, 전극을 통해 한계 전압 이상의 전압을 적용함을 특징으로 한다.

Description

한계 개폐장치 및 이의 제조방법
제1도는 전극(1) 및 (2)가 박막(3)에 의해 분리된, 본 발명의 대표적인 장치의 단면도이고,
제2도는 본 발명의 한계 개폐장치(threshold switching device)의 한계 개폐 거동을 도식적으로 나타낸 것이며,
제3도는 본 발명에 따른 장치의, 온 상태(ON state)로부터 오프 상태(OFF state)로의 전환시의 전압 감소에 대한 전류의 변화를 도식적으로 나타낸 것이고,
제4도는 본 발명의 실시예 1에 의해 제조된 장치를 도시한 것이며,
제5도는 제4도에 따른 장치의 j-V 곡선을 도시한 것이고,
제6도는 비교 실시예 4에 따른 장치의 j-V 곡선을 도시한 것이며,
제7도는 비교 실시예 5에 따른 장치의 j-V 곡선을 도시한 것이다.
본 발명은 네가티브 차동 저항(negative differential resistance)을 나타내는 한계 개폐장치 (threshold switching device)를 제조하는 방법 및 이 방법에 의해 제조된 한계 개폐장치에 관한 것이다. 본 발명의 방법은 수소 실세스퀴옥산 수지로부터 유도된 이산화규소 막을 2개 이상의 전극 사이에 침착시킨 다음, 전극을 통해 한계 전압 이상의 전압을 인가하는 단계를 포함한다.
한계 개폐를 일으키는 각종 장치는 당해 기술분야에 공지되어 있다. 예를 들어, 오브쉰스키(Ovshinsky)의 미합중국 특허 제3,271,591호에는 거의 모든 금속의 결정성 또는 비결정성 텔루르화물, 셀렌화물, 황화물 또는 산화물과 같은 반도체 물질을 전극 사이에 침착시킨 장치가 기술되어 있다. 그러나, 상기 참조문헌에 특정적으로 기술되어 있는 반도체 및 방법은 본 명세서에서 특허청구된 내용과는 동일하지 않다. 마찬가지로, 상기 참조문헌 중의 j-V 곡선도 본원의 곡선과는 상이하다.
네가티브 차동 저항을 나타내는 한계 개폐는 또한 각종 금속산화물 박막에도 공지되어 있다. 예를 들어, 불로트(Bullot)등의 문헌〔참조 :Phys. Stat. Sol. (a) 71, K1 (1982)〕에는 겔(gel)로부터 침착된 산화바나듐 층에서의 한계 개폐가 기술되어 있고 ; 안사리(Ansari) 등의 문헌〔참조: J. Phys. D : Appl. Phys. 20 (1987)1063-1066〕에는 티탄 금속 층을 열산화시켜 생성시킨 산화티탄막에서의 한계 개폐가 기술되어 있으며 ; 라메샴(Ramesham)등의 문헌〔참조: NASA Tech Briefs, December 1989, p. 28〕에는 산화마그네슘 막에서의 개폐가 기술되어 있고 ; 모간(Morgan)등의 문헌〔참조 : Thin Solid Films, 15 (1973) 123-131〕에는 산화알루미늄막에서의 개폐 및 네가티브 차동 저항이 기술되어 있다. 그러나, 이들 참고 문헌에 기술되어 있는 물질 및 특성은 본원에 기술된 내용과는 상이하다.
마찬가지로, 이산화규소 막의 개폐 및 네가티브 차동 저항 특성도 기술되어 있다. 예를 들어, 시몬스(Simmons)의 문헌〔참조 : Handbook of Thin Film Technology, Chapter 14(1970)〕에는 산화규소를 포함하는 절연 박막을 통한 전자 전도 뿐만 아니라 이의 네가티브 저항 및 메모리(memory)특성이 기술되어 있고 ; 알-이스마일(Al-Ismail)등의 문헌〔참조 : J. Mat. Sci. 20 (1985) 2186-2192〕에는 구리-산화규소-구리 시스템에서의 개폐 및 네가티브 저항이 기술되어 있으며 ; 모간 등의 문헌〔참조 : Thin Solid Films, 20 (1974) S7-S9〕에는 산화규소 막에서의 한계 개폐 및 메모리 특성이 기술되어 있고 ; 보엘레(Boelle) 등의 문헌〔참조 : Applied Surface Science 46(1990) 200-205〕에는 졸-겔(sol-gel) 저온법으로부터 유도된 실리카막의 전류-전압 특성이 기술되어 있으며 ; 클라인(Klein)의 문헌〔참조 : J. Appl. Phys, 40 (1969) 2728-2740〕에는 산화규소 막의 전기적 파괴가 기술되어 있다. 그러나, 선행 금속 산화물 관련 참조 문헌에서와 마찬가지로, 이들 문헌에도 본원에 기술된 방법 및 특성은 기술되어 있지 않다.
수소 실세스퀴옥산 수지로부터 유도된 얇은 실리카 피막도 또한 당해 기술 분야에 공지되어 있다. 예를 들어, 할루스카(Haluska)의 미합중국 특허 제4,756,977호에는 수소 실세스퀴옥산 수지를 용매로 희석시킨 다음, 이 용액을 기판에 도포하고 용매를 건조시킨 후 가열하여 상기와 같은 막을 제조하는 방법이 기술되어 있다. 상기 특허에, 이들 피막은 보호 및 전기 절연을 제공하는 것으로 교시되어 있다.
본 발명에 이르러, 본 발명자들은 수소 실세스퀴옥산으로부터 유도된 이산화규소 박막을 2개 이상의 전극 사이에 침착시킨 다음, 전극을 통해 한계 전압 이상의 전압을 인가함으로써 바람직한 특성을 갖는 개폐장치를 제조할 수 있음을 밝혀냈다. 본 발명은 네가티브 차동 저항을 갖는 한계 개폐장치의 제조 방법에 관한 것이다. 본 방법은 수소 실세스퀴옥산 수지로부터 유도된 치밀하지 않은 이산화규소 막을 2개 이상의 전극 사이에 침착시킴을 포함한다. 이어서, 특정한 한계 전압 이상의 전압을 전극을 통해 인가하여 장치의 제조를 완결한다.
상기 방법으로 제조된 장치는
1) 인가 전압을 충분히 높은 값에서 한계 전압 이하의 값으로 충분히 빠른 속도로 감소시킴으로써 박막의 전도 상태를 메모리 특성을 갖는 저항 상태로 전환시킬 수 있다는 점,
2) 한계 전압을 인가함으로써 박막을 저항 상태에서 메모리 특성을 갖는 전도 상태로 전환시킬 수 있다는 점 및
3) 한계 전압 이상의 전압을 인가하여 안정한 네가티브 차동 저항을 나타내는 막을 만들 수 있다는 점이 특징이다. 본 발명은 수소 실세스퀴옥산 수지로부터 유도된 이산화규소박막(이후, “박막”이라 함)이 신규한 한계 개폐 네가티브 차동저항을 나타낸다는 사실의 발견에 근거한다. 본원의 박막은 전기 절연 물질로서 통상적으로 사용되기 때문에, 본 발명은 특히 예기치 않았던 일이다.
이들 신규한 장치는 선행 기술 분야에 교시되었던 것 이상의 특징을 나타낸다. 예시하자면 다음과 같다 :
1. 본 발명의 장치는 높은 전류 밀도(예 : 1 A/㎠)를 가질 수 있다.
2. 선행 기술은 두께가 0.5㎛ 이상인 막에서는 효과가 나타나지 않는다고 교시하고 있는 반면, 본 발명의 장치는 두꺼운(예를 들어, 1㎛)막을 사용하는 경우에도 작동하는 것으로 나타났다.
3. 전체 j-V 곡선, 특히 네가티브 차동 저항 영역이 안정하고 단조로운 것으로 나타났다.
본원에서 사용된 용어 수소 실세스퀴옥산 수지 또는 H-수지는 완전하게 축합된 하이드리도실란 수지［(HSiO3/2)n］뿐만 아니라, 부분적으로만 가수분해되고/되거나 부분적으로만 축합된, 따라서 잔류 SiOR(여기서, OR은 가수분해 가능한 그룹이다) 및/또는 SiOH 치환체를 함유할 수 있는 하이드리도실란 수지 모두를 포괄하여 나타내며 ; 용어 박막은 수소 실세스퀴옥산으로부터 유도된 이산화규소 막을 기술하기위해 사용한다.
도면을 특정적으로 언급하여 본 발명을 기술할 것이다. 제1도는 전극(1) 및 (2)가 박막(3)에 의해 분리된, 본 발명의 대표적인 장치의 단면도이다. 제1도에는 샌드위치 형태의 전극 배열을 예시적으로 도시하였지만, 이러한 배열은 중요하지 않으며, 특정 장치 적용에 적합한 거의 모든 배열을 사용할 수 있다. 예를 들어, 동일 평면 배열, 교차 평면 배열, 직교 격자 배열, 2차원 원형 점(circular dot)패턴 등과 같은 배열을 사용할 수 있다.
전극의 형태 및 전극 제조에 사용되는 물질은 당해 기술분야에 통상적으로 공지되어 있는 것일 수 있다. 예를 들어, 전극은 금, 은, 알루미늄, 백금, 구리, 비소화갈륨, 크롬,규소 등과 같은 거의 모든 전기전도성 또는 반전도성 물질로 제조할 수 있다. 마찬가지로, 전극은 최소한 이들 전극이 목적하는 전류 공급을 가능하게 하기에 충분한 장치 면적을 제공하는 한, 와이어 또는 통상적인 리드(lead)와 같은 목적하는 거의 모든 형상 및 형태로 사용될 수 있다. 본원에서 특히 바람직하게는 사용되는 전극은 금 전극이다.
전극과 박막 사이의 접촉은 당해 기술분야에 널리 공지되어 있는 기술에 의해 수행할 수 있다. 예를 들어, 적당한 전극 재료를 진공하에 증발 또는 스퍼터링시킴으로써 박막 위에 전극을 형성시킬 수 있다. 또는, 박막을 예비 형성된 전극 위에 직접 침착시켜 적절하게 접촉시키거나, 또는 예비 제조한 전극을 통상적인 기술을 통해 박막에 부착시킬 수 있다.
본 발명의 박막(3)은 수소 실세스퀴옥산 수지로부터 유도된 이산화규소를 포함한다. 통상적으로, 이들 막은 목적하는 모든 두께일수 있다. 그러나, 약 50내지 5,000nm 범위의 두께가 바람직하며, 특히 바람직하게는 약 100 내지 600nm이다.
이러한 박막은 모든 적절한 방법에 의해 제조할 수 있다. 특히 바람직한 방법은 용매 및 수소 실세스퀴옥산 수지를 포함하는 용액으로 기판을 피복하는 단계, 용매를 증발시켜 예비세라믹 피막을 형성시키는 단계 및 예비세라믹 피막을 박막으로 전환시키는 단계를 포함한다. 그러나, 또한 본원에서 다른 동등한 방법을 사용할 수도 있다.
상기한 바와 같이, 본 발명에 사용될 수 있는 수소 실세스퀴옥산 수지는 일반식(HSiO3/2)n의 수지이다. 이러한 수지는 통상적으로 일반식 HSiX3(여기서, X는 가수분해 가능한 그룹이다)의 실란을 가수분해 및 축합시켜 제조하며, 이들 수지는 완전하게 가수분해되고 축합되거나(HSiO3/2)n, 또는 이들 수지의 가수분해 또는 축합 반응을 부분 가수분해물［Si-OR(여기서, OR은 가수분해 가능한 그룹이다)그룹을 함유함］및/또는 부분 축합물(SiOH 그룹을 함유함)이 생성되는 중간 지점에서 차단시킬 수도 있다. 상기 일반식으로 나타내진 않았지만, 이들 수지는 이들의 형성 또는 취급에 관련되는 각종 요인에 기인하여 수소원자를 포함하지 않거나 하나 이상의 수소원자가 결합된 규소 원자를 작은 %로 함유할 수 있다.
이들 수지를 제조하기 위한 많은 방법이 개발되어 왔다. 예를 들어, 콜린즈(Collins)의 미합중국 특허 제3,615,272호에는 벤젠-설폰산 수화물 가수분해 매질 속에서 트리클로로실란을 가수분해시킨 다음, 생성되는 수지를 물 또는 수성 황산으로 세척함을 특징으로 하여, 거의 완전하게 축합된 H-수지(실란올 100 내지 300ppm을 함유할 수 있음)를 제조하는 방법이 기술되어 있다. 생성되는 중합체 물질은 일반식(HSiO3/2)n(여기서, n은 통상적으로 8 내지 1,000이다)의 단위를 포함하며, 수평균 분자량이 약 800 내지 2,900이고, 중량평균 분자량은 약 8,000 내지 28,000이다.
유사하게, 뱅크(Bank)의 미합중국 특허 제5,010,150호에는 아릴설폰산 수화물 가수분해 매질 속에서 하이드리도실란을 가수분해시켜 수지를 생성시킨 다음, 이를 중화제와 접촉시킴을 특징으로 하여, 상기 수지(실란올 1,000ppm 이하를 함유할 수 있음)를 제조하는 방법이 교시되어 있다. 뱅크 방법의 바람직한 양태에서는, 산과 실란을 실란에 대한 산의 비율 약 6/1로 사용한다.
프라이(Frye)의 미합중국 특허 제4,999,397호에 기술되어 있는, 황을 함유하지 않는 극성 유기 용매 속에서 물 또는 HCl 및 금속산화물을 가하여 트리클로로실란을 가수분해시킴을 특징으로 하는 방법 또는 산성화된 산소 함유 극성 유기 용매 속에서 물로 하이드로카본 옥시 하이드리도실란을 가수분해시킴을 특징으로 하는 방법도 또한 상기의 하이드리도실옥산 수지를 제공하며, 본 발명에 사용할 수 있다.
이어서, H-수지를 기판 표면 위에 침착시킨다. 침착 공정은 임의의 방법으로 수행할 수 있으나, H-수지를 용매에 용해시켜 용액을 제조한 뒤 이 용액을 기판 표면에 도포하는 방법이 바람직하다. 교반 및/또는 가열과 같은 다양한 촉진 수단을 이용하여 용해를 촉진시킬 수 있다. 사용될 수 있는 용매에는 박막 또는 이의 계폐 특성에 악영향을 미치지 않으면서, H-수지를 용해시켜 균일한 용액을 생성시키는 모든 화합물 또는 이들의 혼합물이 포함된다. 이러한 용매는 상기 물질을 낮은 고형분 함량으로 용해시키기에 충분한 양으로 존재하는, 예를들면, 알콜(예 : 에틸 또는 이소프로필 알콜), 방향족 탄화수소(예 : 벤젠 또는 톨루엔), 알칸(예 : n-헵탄 또는 도데칸), 케톤,에스테르, 글리콜에테르 또는 사이클릭 디메틸폴리실옥산을 포함할 수 있다. 일반적으로, 상기 용매를 충분히 사용하여 0.1 내지 50중량% 용액을 생성시킨다.
H-수지 이외에도, 피복 용액은 또한 생성되는 세라믹 피막이 혼합된 규소/금속 산화물을 포함하도록 개질 세라믹 산화물 전구체를 포함할 수 있다. 이러한 전구체는, 예를 들어, 철, 알루미늄, 티탄, 지르코늄, 탄탈, 니오븀 및/또는 바나듐과 같은 각종 금속의 화합물을 포함할 수 있다. 이들 화합물은 통상적으로 H-수지와 혼합되는 경우 용액 또는 분산액을 형성하며, 후속적으로 비교적 저온에서 비교적 빠른 반응 속도로 열분해되어 개질 세라믹 산화물 피복물을 형성할 수 있어야 한다. 이러한 개질 세라믹 산화물 전구체를 사용하는 경우, 통상적으로 이 전구체는 최종 피복물이 0.1 내지 30중량%의 개질세라믹 산화물을 함유하도록 하는 양으로 예비 세라믹 혼합물중에 존재한다.
개질 세라믹 산화물 전구체의 예에는 테트라 n-프로폭시지르코늄, 테트라이소부톡시 티탄, 알루미늄 트리스펜탄디오네이트, 펜타에톡시탄탈, 트리프로폭시 바나듐, 펜타에톡시 니오븀, 지르코늄 펜탄디오 네이트 및 티탄 디부톡시비스펜탄디오네이트가 포함된다.
H-수지 예비세라믹 용액 속에 개질 세라믹 산화물 전구체가 함유되는 경우에는, 이들 전구체를 H-수지 및 용매를 함유하는 용액에 단순히 용해시킨 다음, 상기 개질 세라믹 산화물 전구체가 반응하여 H-수지 구조를 갖도록 하기에 충분한 시간동안 실온에서 정치시킬 수 있다. 통상적으로, 상기 반응이 일어나는 데 필요한 시간은 약 2시간 이상이다. 이어서,용액을 후술하는 바와 같이 기판에 도포할 수 있다. 또는, 개질 세라믹 산화물 전구체를 가수분해시키거나 부분적으로 가수분해시키고, 용매 및 H-수지를 함유하는 용액에 용해시킨 다음, 즉시 기판에 도포할 수 있다. 상기 용액을 제조하기 위해,경우에 따라, 교반 또는 아지테이션(agitation)과 같은 다양한 촉진 수단을 사용할 수 있다.
또한, 백금, 로듐 또는 구리 촉매를 사용하여 수소 실세스퀴옥산수지의 이산화규소로의 전환속도 및 전환도를 향상시킬 수 있다. 통상적으로, 용해될 수 있는 모든 백금, 로듐 또는 구리의 화합물 또는 착물이 사용될 수 있다. 예를 들어, 백금 아세틸 아세토네이트, 로듐 촉매 RhCl3［S(CH2CH2CH2CH3)2］3［제조회사 : 미합중국 미시간/ 미들랜드 소재의 다우 코닝 코포레이션(Dow Corning Corporation)］또는 구리 나프테네이트와 같은 조성물이 본 발명의 범주에 포함된다. 이들 촉매는 통상적으로 H-수지의 중량을 기준으로 하여 백금, 로듐 또는 구리 약 5 내지 1,000ppm 의 양으로 첨가된다.
상기 용액 방법을 사용하는 경우, 스핀 피복, 침지 피복, 분무 피복 또는 유동 피복과 같은 기술에 의해 피복 용액을 도포한 뒤 용매를 증발시킨다. 주위 환경에 노출시키거나 진공 또는 약한 열을 적용하는 단순한 공기 건조법과 같은 모든 적합한 증발 수단을 사용할 수 있다.
이어서, 생성된 예비 세라믹 피막을 이산화규소 박막으로 전환시킨다. 통상적으로, 상기의 전환 공정은 완전히 치밀한 막(2.2ｇ/cc)이 생성되지 않도록 하는 온도 및 환경에서 수행한다. 예를 들어, 이러한 이산화규소 막은 예비세라믹 피막을 공기중에서 약 100 내지 약 600℃의 온도에서 가열하여 형성시킬 수 있다. 그러나, 다른 환경(예 : 암모니아, 산소, 질소 등)에 대해서는 온도가 달라질 수 있다.
통상적으로, 주목받는 거동이 나타날 수 있도록, 생성된 박막이 완전히 치밀하지 않는 것이 중요하다. 그러나, 정확한 치밀도는 중요하지 않으며, 치밀도는 광범위한 범위에서 변화될 수 있다. 치밀도는 통상적으로는 약 40 내지 95%, 바람직하게는 약 60 내지 90%이다.
박막을 제조한 후, 상술한 방법으로 필요한 전극을 부착시켜 박막을 통해 전압을 인가할 수 있다.
상기 방법으로 제조된 신규하게 개발된 장치는 초기에는 한정되지 않고 특정되지 않은 저항을 나타낸다. 예를 들어, 몇몇 장치는 1ohm정도의 낮은 저항값을 나타낼 수 있는 반면, 다른 장치는 10megohm이상의 저항값을 나타낸다. 저항값이 매우 낮은 장치는 종종 핀홀(pinhole) 및 기타 장치의 결함에 기인하여 전극 사이에 단락(short)을 갖는다. 단락이 존재하는 경우, 단락 주위의 전극을 기화시킬 정도로 충분히 높은 전압(예 : 저 임피던스 전압 공급원으로부터 10 내지 20V)을 인가하여 이들 단락을 제거(blown out)해야 한다.
이어서, 장치의 막을 통해 전압을 서서히 인가하고 한계 전압에 도달할 때까지, 즉 장치의 저항이 갑자기 떨어지는 점에 도달할 때까지 증가시킨다. 이러한 전압 인가시, 장치가 완성되며, 장치는 이의 저저항 상태를 유지한다.
보다 낮은 한계 전압 및 보다 재현성있는 결과를 얻기 위해, 본 발명의 장치를 비-산화 환경에 배치할 수 있다. 적합한 환경의 예에는 질소, 아르곤, 헬륨, 이산화탄소 등이 포함된다. 그러나, 진공을 확립하거나 장치를 캡슐화시켜 바람직한 환경을 제공할 수도 있다.
다음에 상기 방법으로 제조된 대표적 장치의 특징 및 상기 장치를 온 상태(ON state)로부터 오프 상태(OFF state)또는 그 반대로 개폐시키기 위한 과정을 기술한다. 통상적인 장치는 두께가 약 200nm인 실리카 박막으로 구성되며, 장치 면적은 약 0.1㎠이다. 전극을 통해 전압(볼트(V)단위로 측정함)을 인가하고, 장치를 통과한 전류 및 전압 모두를 측정한다. 암페어(A)로 측정된 전류를 전류 밀도로 전환시켜 A/㎠로 나타낸다. 결과를 전류 대 전압 다이어그램으로 도시하고, 이를 j-V 곡선이라 칭한다. 다음 값들은 상기 장치만을 대표하며, 제한적인 의미는 아니다.
상기 장치에 의해 나타낸 바와 같이, 한계 개폐는 다른 박막에 대해 선행 기술분야에 공지된 것과 유사하다. 한계 전압(약 3V)미만의 전압을 전극에 인가할 경우, 박막은 통상적으로 절연체와 관련이 있는 높은 임피던스를 나타낸다. 오프 상태에서 장치의 저항률은 통상적으로 약 108ohm cm 내지 약 1011ohm cm 범위이다. 그러나, 인가되는 전압이 상기의 한계 전압 이상으로 상승되면, 박막은 낮은 저항률 상태로 급속하게 전환되며 장치는 높은 전류 밀도를 지탱한다. 온 상태에서의 저항률은 통상적으로 약104ohm cm 내지 약 107ohm cm이다.
이러한 한계 개폐 거동을 제2도에 도식적으로 나타내었다. 라인1은 장치가 오프 상태에 있는 경우, 인가 전압이 증가함에 따라 전류밀도가 약간만 증가함을 보여준다. 인가 전압이 한계 전압(x)에 도달하면, 장치는 오프 상태로부터 온 상태로 급속히 개폐되며, 이때의 전류 밀도는 2 또는 3배 이상으로 갑자기 증가(점선)된다.
일단 온 상태에 이르면, j-V 곡선은 라인 2,3 및 4를 따라 움직이며, 이때 제1사분면에서는 전압(y)에서의 최대 전류(p)에 도달할 때까지, 전압이 증가함에 따라 전류가 급속하게 증가한다(라인 2)(제3사분면에서는 이와 대칭적으로 감소된다.) 전압이 상기 값이상으로 증가하면, 전압(z)에서 최소 전류(q)에 도달할 때까지, 전류밀도가 감소한다. 즉, 장치는 전압 제어되는 네가티브차동저항(Negative Differential Resistance : NDR)을 나타낸다(라인 3). 통상적으로, (y)값은 4내지 6V이고 (z)값은 8내지 10V이다. 상기 전압(z)에서 j-V 곡선은 절연체의 고 저항률 특성을 나타낸다(라인 4).
본 발명에 따른 장치의 특히 유리한 점은 비록 j-V 곡선이 저전압 부분(라인 2)에서보다 NDR 부분에서 잡음이 더 심하긴 하지만, j-V 곡선이 NDR부분에서 광범위하며 안정하다는 점, 즉 인가 전압이 변화될 때 제어 불가능한 전이가 일어나지 않는다는 점이다. 따라서, j-V 곡선 상의 임의의 지점에서 전원 전압의 전원 임피던스가 장치의 네가티브 차동 저항보다 조금 작은 경우, 상기 지점을 고립시켜 유지시킬 수 있다.
온 상태에 있는 장치의 j-V 곡선은 인가 전압의 충분히 낮은 변화속도에서의 최대 전압을 경유하는 증가 전압 및 감소 전압 모두에 대해 완벽하게 추적될 수 있다.
특히, 곡선은 원점을 통해 연속적이며, 이는 (i) 온 상태를 유지시키기 위한 보지 전류(holding current)가 필요하지 않고, (ii)장치가 전압을 인가하지 않는 경우에 조차도 온 상태의 “메모리”를 가짐을 의미한다.
장치를 온 상태로부터 오프 상태로 전환시키기 위해서는, 인가전압을 제거하거나 인가 전압을 충분히 높은 슬루 속도(slew rate)로 전압(z)로부터 0에 가까운 값으로 감소시킬 필요가 있다. 제3도에 도시한 바와 같이, 인가 전압이 이러한 방식으로 급속히 낮아지는 경우 장치의 j-V 곡선은 피크 전류(p)를 통과하지 않는다. 즉 j-V 곡선은 거의 직선 경로(라인 5)를 따른다. 장치의 오프 상태를 효율적으로 개폐하기 위한 통상적인 슬루 속도는 약1V/ms(millisecond)이상이고, 바람직하게는 약 1V/ms 이상이다. 펄스(pulse)전압이 (z)보다 크거나(z)와 거의 동일하고(즉, 펄스가 라인 4에 도달하고) 펄스의 하강 시간이 슬루 속도 조건을 만족시키는 경우, 0부터 시작하는 펄스 전압에 의해 온 상태에 있는 장치를 오프 상태로 전환시킬 수 있음을 주지한다. 통상적으로, 1ms이상의 시간 동안 10V의 전압이면 적당하다.
장치를 상기의 방식으로 오프 상태로 전환시키는 경우, 장치는 높은 저항, 통상적으로 온 상태에서보다 2 또는 3배 정도 높은 저항을 갖는다. 좁은 범위의 인가 전압(한계 전압 이하의 전압)에서의 오프상태의 j-V 곡선을 측정함으로써 저항을 측정할 수 있다. 인가 전압이 한계 전압을 초과하지 않는 이상, 장치는 오프 상태로 유지될 것이다. 오프 상태에 있는 이러한 장치를 상술한 바와 같은 방법으로 온 상태로 전환시킬 수 있다.
상술한 효과에 대한 메카니즘이 완전하게 밝혀지진 않았지만, 본 발명자들은 박막의 나노구조(nanostructure)가 개폐 및 네가티브 차동 저항에 필수적임을 밝혀냈다. 특히, 수소 실세스퀴옥산으로부터 유도된 이산화규소의 내부 표면과 관련있는 전자 상태들의 구조가 물질의 거동에 영향을 주는 것으로 추정된다. 온 상태와 오프 상태 사이의 개폐 메카니즘은 상술한 전자 상태들 사이의 고체 상태의 전기화학적 산화 환원 반응인 것으로 추정된다.
상술한 효과는 스위치, 센서, 메모리 소자 등과 같은 장치에 대한 잠재적 용도를 제시한다.
하기의 비제한적인 실시예는 당해 기술분야의 숙련가들이 본 발명을 이해하도록 하기 위해 제공되는 것이다.
[실시예 1]
제4도는 본 실시예에 의해 제조되는 장치를 도시한 것이다. 8개의 접촉 패드(3)를 금 프릿(frit) 페이스트[전도성 피복물 #8835, 제조회사 : 일렉트로사이언스 래보러토리즈(Electroscience Laboratories)]를 사용하여 실크 스크리닝 공정에 의해 1x1.5코닝(Corning)7059 유리 슬라이드(1)에 도포한다. 실크 스크리닝된 접촉 패드가 도포된 슬라이드를 150℃의 공기중에서 건조시킨 다음, 520℃ 에서 30분 동안 베이킹한다. 이어서, 접촉 패드 맞은 편에 배면 전극(back electrode)(4)을 침착시킨다. 이들 전극은, 코울드 트랩(cold trap)속에서 액체 질소를 사용하여 1mPa로 펌핑시킨 침착 챔버 속에 슬라이드를 도입하고, 1.5 내지 3KV의 적합한 전압에서 10분 동안 아르곤 글로우(glow)방전시킨 다음, 스테인레스 스틸 마스크(mask)를 통해 크롬 층의 두께가 3nm가 되고 금 층의 두께는 180nm가 되도록 증발시킴을 포함하는 방법에 의해 침착시킨다.
슬라이드 위의 접촉 패드를 마스킹시키고, 이 슬라이드의 표면에 두께가 135nm인 이산화규소 박막(2)을 도포한다. 수소 실세스퀴옥산 수지[뱅크의 미합중국 특허 제5,010,159호에 기술되어 있는 방법으로 제조함]를 사이클릭 디메틸폴리실옥산 용매에 약 10%로 희석시키고, 이 용액을 슬라이드 표면에 피복하며, 슬라이드를 3,000RPM으로 10초 동안 스피닝시킨 다음, 슬라이드를 공기중에서 400℃의 노 속에서 3시간 동안 열분해시켜 박막을 형성시키는 방법으로 박막을 도포한다.
이어서, 코울드 트랩 속에서 액체 질소를 사용하여 1mPa로 펌핑시킨 침착 쳄버 속에 슬라이드를 도입한 다음, 스테인레스 스틸 마스크를 통해 금 층의 두께가 100nm가 되도록 증발시킴을 포함하는, 상술한 바와 동일한 방법에 의해 박막 위에 상부 전극(5)을 침착시킨다. 장치의 면적은 0.15㎠이다.
이어서, 상기 장치를, 접촉 패드에 와이어를 연결하여 4개의 장치중의 하나의 장치의 전극들을 측정 장치에 연결시킨 측정 챔버속에 탑재시킨다. 이어서, 챔버를 질소로 퍼어징하고 박막을 통해 다양한 전압을 인가한다. 각 전압에 대해서, 장치를 통과한 전압(V) 및 장치를 통과한 전류(I)를 측정하고, 장치 면적(A)으로부터 전류 밀도(j)를 계산한다.
상기 장치로부터 제5도에 도시한 j-V 곡선을 구한다. 상기 곡선은 장치의 오프 상태로부터 온 상태로의 전이 뿐만 아니라, 온 상태에 있는 장치의 완전한 곡선을 명백하게 보여준다.
[실시예 2]
막 제조방법을 제외하고는, 실시예 1에서와 동일한 방법으로 장치를 제조한다. 당해 실시예에서는, 수소 실세스퀴옥산 수지 (뱅크의 미합중국 특허 제5,010,159호에 기술된 방법에 의해 제조함)를 헵탄(5중량%)과 도데칸(95중량%)의 혼합물을 포함하는 용매중 약 25% 고형분 함량으로 희석시키고, 이 용액을 슬라이드의 표면에 피복시키며, 슬라이드를 3,000RPM으로 10초 동안 스피닝시킨 다음, 이 슬라이드를 공기중에서 400℃ 의 노 속에서 3시간 동안 열분해시킴을 포함하는 방법에 의해 박막을 도포한다. 생성되는 막의 두께는 약 450nm이다. 상기 막을 냉각시킨 후, 상술한 바와 동일한 방식으로 제1박막의 상부위에 제2 박막을 침착시킨다. 이와 같이 형성된 이중 층 막의 두께는 약 910nm이다.
이어서, 실시예 1에서와 동일한 방식으로 상부 전극을 침착시킨다. j-V 특성을 측정한 바, 실시예 1에서와 거의 동일한 결과가 나타났다.
당해 실시예는 본 발명의 박막의 두께가 선행 기술분야에서와 같이 제한되지 않음을 보여준다.
[실시예 3]
막 제조방법을 제외하고는, 실시예 1에서와 동일한 방식으로 장치를 제조한다. 당해 실시예에서는, Fe(O2C5H7)30.462g, 수소 실세스퀴옥산 수지(뱅크의 미합중국 특허 제5,010,159호에 기술된 방법에 따라 제조함) 0.487g 및 2,4-펜탄디온 9.9g을 혼합하여 피복용액을 제조한다. 이 용액을 슬라이드의 표면 위에 피복하고, 슬라이드를 1,500 RPM으로 15초 동안 스피닝시킨 다음, 피복된 슬라이드를 공기 중에서 400℃ 의 노 속에서 1시간 동안 열분해시킨다.
이어서, 실시예 1에서와 동일한 방식으로 상부 전극을 침착시킨다. j-V 특성을 측정한 바, 실시예 1에서와 거의 동일한 결과가 나타났다.
[실시예 4(비교용)]
막 제조방법을 제외하고는, 실시예 1에서와 동일한 방식으로 장치를 제조한다. 당해 실시예에서는 어큐글라스(AccuglasTM)305(롯트7794) (오가노폴리실옥산)으로 용액을 제조하고, 이 용액을 슬라이드 표면 위에 피복시키며, 이 슬라이드를 3,000 RPM으로 10초 동안 스피닝시킨 다음, 공기 중에서 400℃ 의 노내에서 1시간 동안 열분해시킴을 포함으로 하는 방법에 의해 박막을 제조한다. 생성되는 막의 두께는 약 200nm이다.
이어서, 실시예 1에서와 동일한 방식으로 상부 전극을 침착시킨다. j-V 특성을 측정하여 제6도에 도시한다. 제6도는 다른 실리카 전구체로부터 유도된 박막은 H-수지로부터 유도된 박막과는 상이함을 보여준다. 특히, 제6도는 온 전이(ON transition)를 위한 한계 전압이 훨씬 낮으며, NDR 부분이 넓고 잡음이 심하며, j-V 특성이 일정하지 않음을 보여준다.
[실시예 5(비교용)]
막 제조방법을 제외하고는, 실시예 1에서와 동일한 방식으로 장치를 제조한다. 당해 실시예에서는, 슬라이드를 전자 사이클로트론 공명 반응기(electron cyclotron resonance reactor)에 도입시키고, 기판을 450℃ 의 온도에서 유지시킴을 포함하는 증착 방법에 의해 박막을 제조한다. O2: SiH4의 비율이 2.2 : 1인 25% SiH4와 75% Ar 및 O2의 기체 혼합물 공급원을 전체 압력 1Pa로 반응기에 도입하고, 마이크로파 플라즈마를 400W의 전력에서 12분 동안 반응기 속에서 유지시킨다. 생성되는 막의 두께는 약 170nm이다.
이어서, 실시예 1에서와 동일한 방식으로 상부 전극을 침착시킨다. j-V 특성을 측정하여, 제7도에 도시한다. 제7도는 화학적 증착에 의해 제조된 박막이 H-수지로부터 유도된 박막과는 상이함을 보여준다. 특히, 제7도는 1) 낮은 온 전류 및 작은 온/오프 비율, 2) 온 전이에 대한 보다 높은 한계 전압, 3) 매우 급속한 NDR 양태, 및 4) 일정하지 않은 j-V 특성을 보여준다.

Claims (9)

  1. 수소 실세스퀴옥산 수지로부터 유도된 치밀하지 않은 이산화규소 막을 2개 이상의 전극 사이에 침착시킨 다음, 전극을 통해 한계 전압(threshold voltage)이상의 전압을 인가하여 장치를 제조함을 포함하여, 네가티브 차동 저항(negative differential resistance)을 나타내는 한계 개폐장치(threshold switching device)를 제조하는 방법.
  2. 제1항에 있어서, 이산화규소 막이, 기판을 용매와 수소 실세스퀴옥산 수지를 함유하는 용액으로 피복하고, 용매를 증발시켜 예비세라믹 피막을 형성시킨 다음, 예비세라믹 피막을 열분해시킴을 포함하는 방법에 의해 침착되는 방법.
  3. 제1항에 있어서, 장치가 비산화 대기중에 배치되는 방법.
  4. 수소 실세스퀴옥산 수지로부터 유도된 이산화규소와 개질 세라믹 산화물 전구체로부터 유도된 하나 이상의 개질 세라믹 산화물을 포함하는 치밀하지 않은 막을 2개 이상의 전극 사이에 침착시킨 다음, 전극을 통해 한계 전압 이상의 전압을 인가하여 장치를 제조함을 포함하여, 네가티브 차동 저항을 나타내는 한계 개폐장치를 제조하는 방법.
  5. 제4항에 있어서, 용매, 수소 실세스퀴옥산 수지 및 개질 세라믹 산화물 전구체를 함유하는 용액을 기판에 피복하고, 용매를 증발시켜 예비세라믹 피막을 형성시킨 다음, 예비세라믹 피막을 열분해시킴을 포함하는 공정에 의해 막이 침착되는 방법.
  6. 제4항에 있어서, 장치가 비산화 대기중에 배치되는 방법.
  7. 수소 실세스퀴옥산으로부터 유도된 실리카를 함유하는 물질과 직접 접촉하는 2개 이상의 리드(lead)를 포함하는 한계 개폐장치.
  8. 제7항에 있어서, 장치가 비산화 대기중에 배치되는 장치.
  9. 제7항에 있어서, 물질이 하나 이상의 개질 세라믹 산화물을 추가로 포함하는 장치.
KR1019920007430A 1991-05-02 1992-05-01 한계 개폐장치 및 이의 제조방법 KR100200399B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/694,721 US5312684A (en) 1991-05-02 1991-05-02 Threshold switching device
US07/674721 1991-05-02
US7/694721 1991-05-02

Publications (2)

Publication Number Publication Date
KR920022337A KR920022337A (ko) 1992-12-19
KR100200399B1 true KR100200399B1 (ko) 1999-06-15

Family

ID=24790016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007430A KR100200399B1 (ko) 1991-05-02 1992-05-01 한계 개폐장치 및 이의 제조방법

Country Status (12)

Country Link
US (5) US5312684A (ko)
EP (1) EP0512717B1 (ko)
JP (2) JP2683782B2 (ko)
KR (1) KR100200399B1 (ko)
CN (1) CN1029652C (ko)
AU (1) AU641092B2 (ko)
BR (1) BR9201622A (ko)
CA (1) CA2067413A1 (ko)
DE (1) DE69202815T2 (ko)
ES (1) ES2075620T3 (ko)
MX (1) MX9202033A (ko)
TW (1) TW230277B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882220A (en) * 1988-02-02 1989-11-21 Kanebo, Ltd. Fibrous structures having a durable fragrance
US5339211A (en) * 1991-05-02 1994-08-16 Dow Corning Corporation Variable capacitor
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US5422982A (en) * 1991-05-02 1995-06-06 Dow Corning Corporation Neural networks containing variable resistors as synapses
US5320868A (en) * 1993-09-13 1994-06-14 Dow Corning Corporation Method of forming SI-O containing coatings
US5403748A (en) * 1993-10-04 1995-04-04 Dow Corning Corporation Detection of reactive gases
EP0749638B1 (en) * 1994-12-22 1999-06-16 Koninklijke Philips Electronics N.V. Semiconductor memory devices and methods of producing such
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5616202A (en) * 1995-06-26 1997-04-01 Dow Corning Corporation Enhanced adhesion of H-resin derived silica to gold
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6015977A (en) * 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US6743856B1 (en) 1997-04-21 2004-06-01 Honeywell International Inc. Synthesis of siloxane resins
US6218497B1 (en) 1997-04-21 2001-04-17 Alliedsignal Inc. Organohydridosiloxane resins with low organic content
US6143855A (en) * 1997-04-21 2000-11-07 Alliedsignal Inc. Organohydridosiloxane resins with high organic content
US6015457A (en) * 1997-04-21 2000-01-18 Alliedsignal Inc. Stable inorganic polymers
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
JP3211752B2 (ja) * 1997-11-10 2001-09-25 日本電気株式会社 Ｍｉｍ又はｍｉｓ電子源の構造及びその製造方法
US6218020B1 (en) 1999-01-07 2001-04-17 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with high organic content
US6177199B1 (en) 1999-01-07 2001-01-23 Alliedsignal Inc. Dielectric films from organohydridosiloxane resins with low organic content
US6440550B1 (en) 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
US6472076B1 (en) 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
US6572974B1 (en) 1999-12-06 2003-06-03 The Regents Of The University Of Michigan Modification of infrared reflectivity using silicon dioxide thin films derived from silsesquioxane resins
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US7221582B2 (en) * 2003-08-27 2007-05-22 Hewlett-Packard Development Company, L.P. Method and system for controlling write current in magnetic memory
TWI330889B (en) * 2004-05-31 2010-09-21 Ibm Quantum device, quantum logic device, method of driving quantum logic device, and logic circuit constituted of quantum logic device
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
KR100734832B1 (ko) * 2004-12-15 2007-07-03 한국전자통신연구원 금속 산화막의 전류 스위칭을 이용한 정보 저장 장치
WO2007046144A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
US8283198B2 (en) 2010-05-10 2012-10-09 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8525146B2 (en) 2010-12-06 2013-09-03 Hewlett-Packard Development Company, L.P. Electrical circuit component
US20140048799A1 (en) * 2011-02-16 2014-02-20 William Marsh Rice University Invisible/transparent nonvolatile memory
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法
EP3238252A4 (en) 2014-12-19 2017-12-27 Hewlett-Packard Enterprise Development LP Negative differential resistance (ndr) device based on fast diffusive metal atoms
US10636484B2 (en) * 2018-09-12 2020-04-28 Winbond Electronics Corporation Circuit and method for memory operation

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3149398A (en) * 1961-08-10 1964-09-22 Sprague Electric Co Silicon dioxide solid capacitor
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3644741A (en) * 1969-05-16 1972-02-22 Energy Conversion Devices Inc Display screen using variable resistance memory semiconductor
US3588638A (en) * 1969-05-27 1971-06-28 Energy Conversion Devices Inc Current controlling device including v02
US3823331A (en) * 1971-04-30 1974-07-09 Energy Conversion Devices Inc Bi-directional arrangement of amorphous electronic control devices
GB1412107A (en) * 1971-12-18 1975-10-29 Marconi Co Ltd Semi-conductor memory device arrangements
US3761896A (en) * 1972-04-18 1973-09-25 Ibm Memory array of cells containing bistable switchable resistors
JPS5311075B2 (ko) * 1973-02-09 1978-04-19
NL7414775A (nl) * 1974-11-13 1976-05-17 Philips Nv Werkwijze voor de vervaardiging van een span- ningsafhankelijke weerstand en daarmede ver- kregen spanningsafhankelijke weerstand.
US4205387A (en) * 1976-09-16 1980-05-27 Energy Conversion Devices, Inc. Data storage and retrieval system
JPS55146959A (en) * 1979-05-02 1980-11-15 Agency Of Ind Science & Technol Semiconductor device having silicon nitride film and integrated circuit using the same
JPS5760330A (en) * 1980-09-27 1982-04-12 Fujitsu Ltd Resin composition
DE3277665D1 (en) * 1981-08-07 1987-12-17 British Petroleum Co Plc Non-volatile electrically programmable memory device
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
FR2580673B1 (fr) * 1985-04-19 1987-09-25 Haond Michel Procede de fabrication sur un support isolant d'un film de silicium monocristallin oriente et a defauts localises
US5246738A (en) * 1985-04-26 1993-09-21 Sri International Hydridosiloxanes as precursors to ceramic products
US4818717A (en) * 1986-06-27 1989-04-04 Energy Conversion Devices, Inc. Method for making electronic matrix arrays
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
US4753855A (en) * 1986-12-04 1988-06-28 Dow Corning Corporation Multilayer ceramic coatings from metal oxides for protection of electronic devices
US4849296A (en) * 1987-12-28 1989-07-18 Dow Corning Corporation Multilayer ceramic coatings from metal oxides and hydrogen silsesquioxane resin ceramified in ammonia
US4847162A (en) * 1987-12-28 1989-07-11 Dow Corning Corporation Multilayer ceramics coatings from the ceramification of hydrogen silsequioxane resin in the presence of ammonia
GB8816632D0 (en) * 1988-07-13 1988-08-17 Raychem Ltd Electrical device
GB8816631D0 (en) * 1988-07-13 1988-08-17 Raychem Ltd Circuit protection arrangement
US4973526A (en) * 1990-02-15 1990-11-27 Dow Corning Corporation Method of forming ceramic coatings and resulting articles
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
US5219611A (en) * 1991-09-30 1993-06-15 Cornell Research Foundation, Inc. Preparing densified low porosity titania sol gel forms
US5260094A (en) * 1991-09-30 1993-11-09 Cornell Research Foundation, Inc. Preparing densified low porosity titania sol-gel forms

Also Published As

Publication number Publication date
EP0512717A3 (en) 1993-06-30
CN1067765A (zh) 1993-01-06
JP2683782B2 (ja) 1997-12-03
TW230277B (ko) 1994-09-11
EP0512717B1 (en) 1995-06-07
US5401981A (en) 1995-03-28
US5293335A (en) 1994-03-08
BR9201622A (pt) 1992-12-15
AU1590492A (en) 1992-11-05
US5312684A (en) 1994-05-17
DE69202815T2 (de) 1996-02-08
CN1029652C (zh) 1995-08-30
AU641092B2 (en) 1993-09-09
EP0512717A2 (en) 1992-11-11
JPH05347440A (ja) 1993-12-27
US5348773A (en) 1994-09-20
US5283545A (en) 1994-02-01
ES2075620T3 (es) 1995-10-01
MX9202033A (es) 1992-11-01
DE69202815D1 (de) 1995-07-13
KR920022337A (ko) 1992-12-19
CA2067413A1 (en) 1992-11-03
JPH06291336A (ja) 1994-10-18
JPH0793468B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
KR100200399B1 (ko) 한계 개폐장치 및 이의 제조방법
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
US7041607B2 (en) Method for fabricating crystalline-dielectric thin films and devices formed using same
KR20010020869A (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
Suzuki et al. Orientation control and electrical properties of PZT/LNO capacitor through chemical solution deposition
Stancu et al. Effects of porosity on ferroelectric properties of Pb (Zr0. 2Ti0. 8) O3 films
Kim et al. Sol-gel derived (La, Sr) CoO3 thin films on silica glass
Eftekhari Characterization of thin SiO2 grown by rapid thermal processing as influenced by processing parameters
US5339211A (en) Variable capacitor
Thomas et al. Structural, electrical and optical properties of sol–gel processed lead titanate thin films
Simões et al. Leakage current behavior of Bi3. 25La0. 75Ti3O12 ferroelectric thin films deposited on different bottom electrodes
Gandhi et al. High-$ k $ thin-film capacitors with conducting oxide electrodes on glass substrates for power-supply applications
Murugavel et al. A study of ferroelectric thin films deposited on a LaNiO3 barrier electrode by nebulized spray pyrolysis
Li et al. The ferroelectric properties of c-axis oriented Pb 5 Ge 3 O 11 thin films prepared by metalorganic chemical vapor deposition
CN108447613B (zh) 一种调控超导转变温度的方法
JPS61216331A (ja) 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法
Han et al. Ultrathin SiO2 films grown by atomic layer deposition using tris (dimethylamino) silane (TDMAS) and ozone
KR101145841B1 (ko) 폴리페닐카보실란을 이용한 저유전 박막의 제조방법 및 이의 저유전 박막
CN116724686A (zh) 材料沉积方法及用其获得的微系统
Cho et al. The Electric Conductivity $ SrBi_2Ta_2O_9 $ Capacitors using Rf Magnetron Sputtering Technique
Teng et al. Low-Temperature PECVD SiO 2 On Si and SiC
Hsueh et al. Chemical vapor deposition of titanium dioxide thin film and its properties
Jeong et al. A Study on the Electric Conduction Mechanism of Polyimide Ultra-Thin Films
Trummer et al. (Ba, Ca) TiO 3 PTCR Ceramics with LaNiO 3 Thin-Film Electrodes: Preparation and Characterization of the Interface
Kumar et al. Barium Titanate As A Good Insulator For InP And GaN MIS Device Applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040219

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee