JPH06291213A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JPH06291213A JPH06291213A JP5075714A JP7571493A JPH06291213A JP H06291213 A JPH06291213 A JP H06291213A JP 5075714 A JP5075714 A JP 5075714A JP 7571493 A JP7571493 A JP 7571493A JP H06291213 A JPH06291213 A JP H06291213A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic base
- base
- frame body
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 素子搭載面とキャップ接合面との平行度とし
て高精度を有する製品を確実にかつ容易に得られるよう
にする。 【構成】 セラミックベース１０上の素子搭載面Ａとセ
ラミックベース１０上に接合されたセラミック枠体１２
の上面のキャップ接合面Ｂとが平行面として形成された
半導体パッケージであって、前記セラミック枠体１２の
前記セラミックベース１０に接合される面に該セラミッ
ク枠体１２と一体にスペーサ部１２ａが突設され、該ス
ペーサ部１２ａの端面が前記セラミックベース１０に当
接されて前記セラミック枠体１２と前記セラミックベー
ス１０が接合されたことを特徴とする。
て高精度を有する製品を確実にかつ容易に得られるよう
にする。 【構成】 セラミックベース１０上の素子搭載面Ａとセ
ラミックベース１０上に接合されたセラミック枠体１２
の上面のキャップ接合面Ｂとが平行面として形成された
半導体パッケージであって、前記セラミック枠体１２の
前記セラミックベース１０に接合される面に該セラミッ
ク枠体１２と一体にスペーサ部１２ａが突設され、該ス
ペーサ部１２ａの端面が前記セラミックベース１０に当
接されて前記セラミック枠体１２と前記セラミックベー
ス１０が接合されたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体パッケージ及びそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】図９はPGA タイプのセラミックパッケー
ジの製品例であるが、このようにパッケージ基板上に素
子を接合して搭載する製品には素子搭載面Ａとキャップ
接合面Ｂを高精度の平行面に形成することが要求される
製品がある。図示例のようなセラミックパッケージはグ
リーンシートを多層に積層し一体焼成して作成するが、
このような一体焼成による方法では焼成後に反りが生じ
るため、素子搭載面Ａとキャップ接合面Ｂとを精度のよ
い平行面にすることができず、素子搭載面Ａとキャップ
接合面Ｂの平行度が±３μm 以内といった高精度が要求
されるような製品には適用することができない。
ジの製品例であるが、このようにパッケージ基板上に素
子を接合して搭載する製品には素子搭載面Ａとキャップ
接合面Ｂを高精度の平行面に形成することが要求される
製品がある。図示例のようなセラミックパッケージはグ
リーンシートを多層に積層し一体焼成して作成するが、
このような一体焼成による方法では焼成後に反りが生じ
るため、素子搭載面Ａとキャップ接合面Ｂとを精度のよ
い平行面にすることができず、素子搭載面Ａとキャップ
接合面Ｂの平行度が±３μm 以内といった高精度が要求
されるような製品には適用することができない。
【０００３】上記の問題を解消する方法として、図８に
示すようなセラミックベース１０に別体で形成したセラ
ミック枠体１２を接合することによって所要の平行度を
得ることが検討された。この製品は、まずセラミックベ
ース１０の上下面を研磨して平行面に形成した後、セラ
ミック枠体１２をセラミックベース１０上に接合し、セ
ラミックベース１０の下面を基準面としてセラミック枠
体１２の上面を研磨することによって所要の平行度が得
られるようにした。
示すようなセラミックベース１０に別体で形成したセラ
ミック枠体１２を接合することによって所要の平行度を
得ることが検討された。この製品は、まずセラミックベ
ース１０の上下面を研磨して平行面に形成した後、セラ
ミック枠体１２をセラミックベース１０上に接合し、セ
ラミックベース１０の下面を基準面としてセラミック枠
体１２の上面を研磨することによって所要の平行度が得
られるようにした。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ようにセラミック枠体１２を接合した後セラミック枠体
１２の上面を研磨して平行度を得る方法の場合は素子搭
載面Ａとキャップ接合面Ｂの平行度を精度よく得ること
は困難であり、量産の場合は平行度を１０μm 程度にす
るのが限度である。これは、セラミックベース１０の平
行度が高精度であってもセラミック枠体１２が傾斜して
取り付けられると、片あたりによって研磨の性質上完全
にこれを矯正することが困難であることによる。また、
セラミック枠体１２を取り付けた後に研磨する方法の場
合は接続用リード１４をあらかじめセラミックベース１
０に取り付けてから研磨することができないから、半導
体パッケージとしては接続用リード１４を後工程で接続
するタイプの製品に限定されるという問題点がある。
ようにセラミック枠体１２を接合した後セラミック枠体
１２の上面を研磨して平行度を得る方法の場合は素子搭
載面Ａとキャップ接合面Ｂの平行度を精度よく得ること
は困難であり、量産の場合は平行度を１０μm 程度にす
るのが限度である。これは、セラミックベース１０の平
行度が高精度であってもセラミック枠体１２が傾斜して
取り付けられると、片あたりによって研磨の性質上完全
にこれを矯正することが困難であることによる。また、
セラミック枠体１２を取り付けた後に研磨する方法の場
合は接続用リード１４をあらかじめセラミックベース１
０に取り付けてから研磨することができないから、半導
体パッケージとしては接続用リード１４を後工程で接続
するタイプの製品に限定されるという問題点がある。
【０００５】本発明は、これらの問題点を解消すべくな
されたものであり、上述したように素子搭載面とキャッ
プ接合面との平行度を高精度で確実に得ることができる
とともに、パッケージの製造も容易にでき量産にも好適
に対応することができる半導体パッケージ及びその製造
方法を提供することを目的とする。
されたものであり、上述したように素子搭載面とキャッ
プ接合面との平行度を高精度で確実に得ることができる
とともに、パッケージの製造も容易にでき量産にも好適
に対応することができる半導体パッケージ及びその製造
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、セラミックベー
ス上の素子搭載面と該セラミックベース上に接合された
セラミック枠体の上面のキャップ接合面とが平行面とし
て形成された半導体パッケージであって、前記セラミッ
ク枠体の前記セラミックベースに接合される面に該セラ
ミック枠体と一体にスペーサ部が突設され、該スペーサ
部の端面が前記セラミックベースに当接されて前記セラ
ミック枠体と前記セラミックベースが接合されたことを
特徴とする。また、前記セラミック枠体と前記セラミッ
クベースとの接合部にスペーサが介装され、該スペーサ
の端面が前記セラミック枠体および前記セラミックベー
スに当接されて前記セラミック枠体と前記セラミックベ
ースとが接合されたことを特徴とする。また、前記スペ
ーサが所定径サイズの球体であることを特徴とする。ま
た、前記セラミックベースの上面中央部に素子搭載面が
段差部として形成され、該段差面にセラミック枠体が接
合されるとともに、前記段差面内に前記セラミックベー
スの周縁部に形成された導体パターンに導通するビアが
形成されたことを特徴とする。また、前記セラミックベ
ース上にセラミック枠体の内側からセラミック枠体との
接合部を通過してセラミックベースの周縁まで導体パタ
ーンが引き出されて設けられ、該導体パターンの端部に
接続用リードが接合されたことを特徴とする。また、前
記セラミックベース上にセラミック枠体の内側に先端が
延出するとともに、外端がセラミック枠体との接合部を
通過してセラミックベースの外方に延出してリードフレ
ームが接合されたことを特徴とする。また、セラミック
ベース上の素子搭載面と該セラミックベース上に接合さ
れたセラミック枠体の上面のキャップ接合面とが平行面
となるよう前記セラミックベースにセラミック枠体を接
合して成る半導体パッケージの製造方法であって、前記
セラミックベースの素子搭載面側を研磨して平坦面に形
成するとともに、前記セラミックベースに接合される面
側に一体にスペーサ部が突設されたセラミック枠体の両
面を平行面に研磨し、前記セラミックベースの研磨面上
に導体パターンを形成し、該導体パターンを形成したセ
ラミックベース上に前記スペーサ部の端面を当接して前
記セラミックベースと前記セラミック枠体とを接合する
ことを特徴とする。また、前記セラミックベースの素子
搭載面側を研磨して平坦面に形成するとともに、セラミ
ック枠体の両面を平行面に研磨し、前記セラミックベー
スの研磨面上に導体パターンを形成し、該導体パターン
を形成したセラミックベース上に両面が該セラミックベ
ースと前記セラミック枠体に当接するようスペーサを介
装して前記セラミックベースと前記セラミック枠体とを
接合することを特徴とする。
するため次の構成を備える。すなわち、セラミックベー
ス上の素子搭載面と該セラミックベース上に接合された
セラミック枠体の上面のキャップ接合面とが平行面とし
て形成された半導体パッケージであって、前記セラミッ
ク枠体の前記セラミックベースに接合される面に該セラ
ミック枠体と一体にスペーサ部が突設され、該スペーサ
部の端面が前記セラミックベースに当接されて前記セラ
ミック枠体と前記セラミックベースが接合されたことを
特徴とする。また、前記セラミック枠体と前記セラミッ
クベースとの接合部にスペーサが介装され、該スペーサ
の端面が前記セラミック枠体および前記セラミックベー
スに当接されて前記セラミック枠体と前記セラミックベ
ースとが接合されたことを特徴とする。また、前記スペ
ーサが所定径サイズの球体であることを特徴とする。ま
た、前記セラミックベースの上面中央部に素子搭載面が
段差部として形成され、該段差面にセラミック枠体が接
合されるとともに、前記段差面内に前記セラミックベー
スの周縁部に形成された導体パターンに導通するビアが
形成されたことを特徴とする。また、前記セラミックベ
ース上にセラミック枠体の内側からセラミック枠体との
接合部を通過してセラミックベースの周縁まで導体パタ
ーンが引き出されて設けられ、該導体パターンの端部に
接続用リードが接合されたことを特徴とする。また、前
記セラミックベース上にセラミック枠体の内側に先端が
延出するとともに、外端がセラミック枠体との接合部を
通過してセラミックベースの外方に延出してリードフレ
ームが接合されたことを特徴とする。また、セラミック
ベース上の素子搭載面と該セラミックベース上に接合さ
れたセラミック枠体の上面のキャップ接合面とが平行面
となるよう前記セラミックベースにセラミック枠体を接
合して成る半導体パッケージの製造方法であって、前記
セラミックベースの素子搭載面側を研磨して平坦面に形
成するとともに、前記セラミックベースに接合される面
側に一体にスペーサ部が突設されたセラミック枠体の両
面を平行面に研磨し、前記セラミックベースの研磨面上
に導体パターンを形成し、該導体パターンを形成したセ
ラミックベース上に前記スペーサ部の端面を当接して前
記セラミックベースと前記セラミック枠体とを接合する
ことを特徴とする。また、前記セラミックベースの素子
搭載面側を研磨して平坦面に形成するとともに、セラミ
ック枠体の両面を平行面に研磨し、前記セラミックベー
スの研磨面上に導体パターンを形成し、該導体パターン
を形成したセラミックベース上に両面が該セラミックベ
ースと前記セラミック枠体に当接するようスペーサを介
装して前記セラミックベースと前記セラミック枠体とを
接合することを特徴とする。
【０００７】
【作用】セラミックベースにセラミック枠体を接合して
パッケージを形成する際に、セラミックベースとセラミ
ック枠体との接合部にスペーサを介装し、あるいはセラ
ミック枠体にスペーサ部を設けて接合することによって
セラミックベースを基準面としてセラミック枠体のキャ
ップ接合面の高さ位置を正確に位置出しすることがで
き、セラミックベースの素子搭載面とキャップ接合面と
の平行度として容易にかつ確実に高精度を得ることがで
きる。セラミックベースにセラミック枠体を接合するに
あたっては、セラミックベースの素子搭載面とセラミッ
ク枠体の両面を研磨することによって精度の高い平行面
を得ることができる。
パッケージを形成する際に、セラミックベースとセラミ
ック枠体との接合部にスペーサを介装し、あるいはセラ
ミック枠体にスペーサ部を設けて接合することによって
セラミックベースを基準面としてセラミック枠体のキャ
ップ接合面の高さ位置を正確に位置出しすることがで
き、セラミックベースの素子搭載面とキャップ接合面と
の平行度として容易にかつ確実に高精度を得ることがで
きる。セラミックベースにセラミック枠体を接合するに
あたっては、セラミックベースの素子搭載面とセラミッ
ク枠体の両面を研磨することによって精度の高い平行面
を得ることができる。
【０００８】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係る半導体パッ
ケージの一実施例の構成を示す断面図である。実施例の
半導体パッケージは矩形板状に形成されたセラミックベ
ース１０上に枠体状に形成したセラミック枠体１２を接
合し、セラミックベース１０上の半導体素子搭載面側に
設けた導体パターン１６の端部に接続用リード１４を外
方に延出して接続したものである。導体パターン１６は
セラミック枠体１２の下側を通過してセラミック枠体１
２の内側まで延出する。
づいて詳細に説明する。図１は本発明に係る半導体パッ
ケージの一実施例の構成を示す断面図である。実施例の
半導体パッケージは矩形板状に形成されたセラミックベ
ース１０上に枠体状に形成したセラミック枠体１２を接
合し、セラミックベース１０上の半導体素子搭載面側に
設けた導体パターン１６の端部に接続用リード１４を外
方に延出して接続したものである。導体パターン１６は
セラミック枠体１２の下側を通過してセラミック枠体１
２の内側まで延出する。
【０００９】セラミック枠体１２とセラミックベース１
０との接着は低融点ガラス１８を用いたガラス溶着によ
る。セラミック枠体１２のセラミックベース１０側の接
合面には細枠状に形成したスペーサ部１２ａが形成され
ており、セラミック枠体１２はスペーサ部１２ａをセラ
ミックベース１０に当接させるようにして取り付けられ
る。図３はセラミック枠体１２を下面側から見た斜視図
である。
０との接着は低融点ガラス１８を用いたガラス溶着によ
る。セラミック枠体１２のセラミックベース１０側の接
合面には細枠状に形成したスペーサ部１２ａが形成され
ており、セラミック枠体１２はスペーサ部１２ａをセラ
ミックベース１０に当接させるようにして取り付けられ
る。図３はセラミック枠体１２を下面側から見た斜視図
である。
【００１０】本実施例の半導体パッケージを製造する際
は、まずセラミックベース１０およびセラミック枠体１
２を別体で形成し、セラミックベース１０については素
子搭載面側の面を研磨して平坦面に形成し、セラミック
枠体１２に対してはスペーサ部１２ａのセラミックベー
ス１０への当接面とキャップ接合面Ｂの両面を研磨して
平行面にする。セラミック枠体１２の両面を研磨して両
面の平行度を得る場合には容易に１μm 以下の精度で得
ることができる。
は、まずセラミックベース１０およびセラミック枠体１
２を別体で形成し、セラミックベース１０については素
子搭載面側の面を研磨して平坦面に形成し、セラミック
枠体１２に対してはスペーサ部１２ａのセラミックベー
ス１０への当接面とキャップ接合面Ｂの両面を研磨して
平行面にする。セラミック枠体１２の両面を研磨して両
面の平行度を得る場合には容易に１μm 以下の精度で得
ることができる。
【００１１】セラミック枠体１２に対しては、セラミッ
クベース１０にガラス溶着するためあらかじめ低融点ガ
ラス１８を塗布し仮焼しておく。セラミック枠体１２に
低融点ガラス１８を付着させる場合はスペーサ部１２ａ
のセラミックベース１０との当接面に低融点ガラス１８
が付着しないようにする。スペーサ部１２ａはセラミッ
クベース１０に当接してセラミックベース１０上での高
さ位置を規定するからガラス溶着時にスペーサ部１２ａ
の当接面とセラミックベース１０の上面との間にガラス
が挟まれることは適当でないからである。
クベース１０にガラス溶着するためあらかじめ低融点ガ
ラス１８を塗布し仮焼しておく。セラミック枠体１２に
低融点ガラス１８を付着させる場合はスペーサ部１２ａ
のセラミックベース１０との当接面に低融点ガラス１８
が付着しないようにする。スペーサ部１２ａはセラミッ
クベース１０に当接してセラミックベース１０上での高
さ位置を規定するからガラス溶着時にスペーサ部１２ａ
の当接面とセラミックベース１０の上面との間にガラス
が挟まれることは適当でないからである。
【００１２】セラミックベース１０に対しては、素子搭
載面側を研磨した後、素子搭載面側に導体パターン１６
を形成する。導体パターン１６を形成する場合は、たと
えば、スパッタリング法、蒸着法等でセラミックベース
１０の上面に導体薄膜を形成し、導体薄膜をエッチング
することによって任意のパターンで形成することができ
る。導体パターン１０を形成した後、導体パターン１０
に接続用リード１４をろう付けする。
載面側を研磨した後、素子搭載面側に導体パターン１６
を形成する。導体パターン１６を形成する場合は、たと
えば、スパッタリング法、蒸着法等でセラミックベース
１０の上面に導体薄膜を形成し、導体薄膜をエッチング
することによって任意のパターンで形成することができ
る。導体パターン１０を形成した後、導体パターン１０
に接続用リード１４をろう付けする。
【００１３】次に、接続用リード１４を接続したセラミ
ックベース１０に対しセラミック枠体１２を位置合わせ
し、スペーサ部１２ａをセラミックベース１０の上面に
当接させるとともに、セラミック枠体１２をセラミック
ベース１０に押圧しながらガラス溶着する。セラミック
枠体１２のスペーサ部１２ａは図１に示すようにセラミ
ックベース１０上でのセラミック枠体１２の高さ位置を
規定するスペーサとして作用し、セラミックベース１０
に対するセラミック枠体１２のキャップ接合面Ｂの位置
を正確に規定することができる。
ックベース１０に対しセラミック枠体１２を位置合わせ
し、スペーサ部１２ａをセラミックベース１０の上面に
当接させるとともに、セラミック枠体１２をセラミック
ベース１０に押圧しながらガラス溶着する。セラミック
枠体１２のスペーサ部１２ａは図１に示すようにセラミ
ックベース１０上でのセラミック枠体１２の高さ位置を
規定するスペーサとして作用し、セラミックベース１０
に対するセラミック枠体１２のキャップ接合面Ｂの位置
を正確に規定することができる。
【００１４】セラミックベース１０の上面はあらかじめ
平坦面に研磨されており、セラミック枠体１２のキャッ
プ接合面Ｂとスペーサ部１２ａの当接面は平行面に形成
されているから、セラミックベース１０の素子搭載面Ａ
とセラミック枠体１２の上面のキャップ接合面Ｂとは正
確に平行面となり、これによって高精度の平行度を得る
ことができる。実際にこの方法でセラミック枠体１２を
取り付けることによって、素子搭載面Ａとキャップ接合
面Ｂとは３μm 程度の平行度を得ることができた。
平坦面に研磨されており、セラミック枠体１２のキャッ
プ接合面Ｂとスペーサ部１２ａの当接面は平行面に形成
されているから、セラミックベース１０の素子搭載面Ａ
とセラミック枠体１２の上面のキャップ接合面Ｂとは正
確に平行面となり、これによって高精度の平行度を得る
ことができる。実際にこの方法でセラミック枠体１２を
取り付けることによって、素子搭載面Ａとキャップ接合
面Ｂとは３μm 程度の平行度を得ることができた。
【００１５】本方法による場合はセラミック枠体１２の
スペーサ部１２ａによってセラミックベース１０を基準
とするセラミック枠体１２の高さ位置を正確に規定する
から、量産する場合でもばらつきのない製品を得ること
ができる。なお、本実施例の場合はセラミックベース１
０上に導体パターン１６を形成しているから、スペーサ
部１２ａは導体パターン１６に当接して接合される。導
体パターン１６の膜厚は均一であるから、導体パターン
１６に当接して接合した場合でもセラミックベース１０
を基準とするキャップ接合面の平行度が得られる。
スペーサ部１２ａによってセラミックベース１０を基準
とするセラミック枠体１２の高さ位置を正確に規定する
から、量産する場合でもばらつきのない製品を得ること
ができる。なお、本実施例の場合はセラミックベース１
０上に導体パターン１６を形成しているから、スペーサ
部１２ａは導体パターン１６に当接して接合される。導
体パターン１６の膜厚は均一であるから、導体パターン
１６に当接して接合した場合でもセラミックベース１０
を基準とするキャップ接合面の平行度が得られる。
【００１６】上記のようにスペーサ部１２ａはセラミッ
ク枠体１２をセラミックベース１０に平行に取り付ける
目的として有効に使用できるものであるが、スペーサ部
１２ａの厚さを調節することで素子搭載面からキャップ
接合面までの高さ寸法を正確に規定する機能を有してい
る。また、上記実施例ではスペーサ枠１２ａはセラミッ
ク枠体１２を一巡するように設けているが、たとえば導
体パターンが配設される部位を避けてセラミック枠体１
２のコーナー部等に設けるといったように部分的に設け
ることもできる。
ク枠体１２をセラミックベース１０に平行に取り付ける
目的として有効に使用できるものであるが、スペーサ部
１２ａの厚さを調節することで素子搭載面からキャップ
接合面までの高さ寸法を正確に規定する機能を有してい
る。また、上記実施例ではスペーサ枠１２ａはセラミッ
ク枠体１２を一巡するように設けているが、たとえば導
体パターンが配設される部位を避けてセラミック枠体１
２のコーナー部等に設けるといったように部分的に設け
ることもできる。
【００１７】図４は半導体パッケージの他の実施例を示
す。この実施例も低融点ガラス１８によりセラミック枠
体１２をセラミックベース１０にガラス溶着したもので
あるが、上記実施例とは異なりセラミック枠体１２は単
なる平板で形成し、セラミック枠体１２とセラミックベ
ース１０との間に別体で形成したスペーサ２０を介装す
ることを特徴とする。なお、上記実施例と同様にセラミ
ックベース１０の素子搭載面側を研磨し、セラミック枠
体１２は両面が平行面になるように研磨して接合する。
す。この実施例も低融点ガラス１８によりセラミック枠
体１２をセラミックベース１０にガラス溶着したもので
あるが、上記実施例とは異なりセラミック枠体１２は単
なる平板で形成し、セラミック枠体１２とセラミックベ
ース１０との間に別体で形成したスペーサ２０を介装す
ることを特徴とする。なお、上記実施例と同様にセラミ
ックベース１０の素子搭載面側を研磨し、セラミック枠
体１２は両面が平行面になるように研磨して接合する。
【００１８】この実施例ではスペーサ２０として球体を
使用したが、球体のかわりに円柱状のものや平板体を使
用することもできる。なお、スペーサ２０として球体を
使用する場合は、ベアリング等で使われるきわめて高精
度の球体が使用できること、ガラス溶着する際にセラミ
ック枠体１２をセラミックベース１０に加圧することで
スペーサ２０部分からガラスが排除され、スペーサ２０
の表面部がセラミックベース１０とセラミック枠体１２
にじかに当接し、スペーサ２０の寸法によってセラミッ
クベース１０を基準にするセラミック枠体１２の高さ位
置を正確に規定することができるという利点がある。
使用したが、球体のかわりに円柱状のものや平板体を使
用することもできる。なお、スペーサ２０として球体を
使用する場合は、ベアリング等で使われるきわめて高精
度の球体が使用できること、ガラス溶着する際にセラミ
ック枠体１２をセラミックベース１０に加圧することで
スペーサ２０部分からガラスが排除され、スペーサ２０
の表面部がセラミックベース１０とセラミック枠体１２
にじかに当接し、スペーサ２０の寸法によってセラミッ
クベース１０を基準にするセラミック枠体１２の高さ位
置を正確に規定することができるという利点がある。
【００１９】図５はセラミックベース１０上に導体パタ
ーンを設けずにじかにリードフレーム２２を接合した半
導体パッケージの例である。この実施例の場合はセラミ
ックベース１０にリードフレーム２２をガラス溶着した
後、低融点ガラス１８を用いてセラミック枠体１２をガ
ラス溶着する。セラミック枠体１２をガラス溶着する場
合は、上記実施例と同様にセラミックベース１０とセラ
ミック枠体１２との間にスペーサ２４を介装してスペー
サ２４によってセラミック枠体１２の高さ位置が規定さ
れるようにして行う。
ーンを設けずにじかにリードフレーム２２を接合した半
導体パッケージの例である。この実施例の場合はセラミ
ックベース１０にリードフレーム２２をガラス溶着した
後、低融点ガラス１８を用いてセラミック枠体１２をガ
ラス溶着する。セラミック枠体１２をガラス溶着する場
合は、上記実施例と同様にセラミックベース１０とセラ
ミック枠体１２との間にスペーサ２４を介装してスペー
サ２４によってセラミック枠体１２の高さ位置が規定さ
れるようにして行う。
【００２０】図６はセラミックベース１０上でのスペー
サ２４の配置位置を示す説明図である。本実施例ではセ
ラミックベース１０にリードフレーム２２を接合し、さ
らにその上層にセラミック枠体１２を接合するようにす
るから、スペーサ２４はリードフレーム２２の接合に妨
げにならない位置に設定する。実施例ではセラミックベ
ース１０の４つのコーナー部にスペーサ２４を配置し
た。この実施例のように小平板状に形成したスペーサ２
４を使用する場合は、あらかじめ低融点ガラス１８を塗
布する際に、スペーサ２４の配置位置に低融点ガラス１
８が付着しないようにする必要がある。
サ２４の配置位置を示す説明図である。本実施例ではセ
ラミックベース１０にリードフレーム２２を接合し、さ
らにその上層にセラミック枠体１２を接合するようにす
るから、スペーサ２４はリードフレーム２２の接合に妨
げにならない位置に設定する。実施例ではセラミックベ
ース１０の４つのコーナー部にスペーサ２４を配置し
た。この実施例のように小平板状に形成したスペーサ２
４を使用する場合は、あらかじめ低融点ガラス１８を塗
布する際に、スペーサ２４の配置位置に低融点ガラス１
８が付着しないようにする必要がある。
【００２１】なお、この実施例の場合もセラミックベー
ス１０およびセラミック枠体１２はあらかじめ研磨し、
セラミックベース１０とセラミック枠体１２との間に介
装するスペーサ２４は同一厚さのものを使用する。本実
施例の方法によれば、セラミックベース１０にじかにリ
ードフレーム２２を接合するサーディップタイプの半導
体パッケージの場合でも素子搭載面とキャップ接合面の
平行度を高精度に得ることができる。
ス１０およびセラミック枠体１２はあらかじめ研磨し、
セラミックベース１０とセラミック枠体１２との間に介
装するスペーサ２４は同一厚さのものを使用する。本実
施例の方法によれば、セラミックベース１０にじかにリ
ードフレーム２２を接合するサーディップタイプの半導
体パッケージの場合でも素子搭載面とキャップ接合面の
平行度を高精度に得ることができる。
【００２２】図７は半導体パッケージのさらに他の実施
例を示す。この実施例ではセラミックベース１０の上面
中央部に段差を設け周縁部を低位に形成したことを特徴
とする。セラミックベース１０の上面中央部は素子の搭
載面となる部位であり、段差部上に上記例と同様にセラ
ミック枠体１２をガラス溶着することによって素子を搭
載可能にしている。セラミック枠体１２を段差部上にガ
ラス溶着する方法は図１に示す実施例と同様で、段差部
の上面を研磨して素子搭載面を平坦面に形成し、セラミ
ック枠体１２にはスペーサ部１２ａを設けて素子搭載面
とセラミック枠体１２の上面の平行度が得られるように
している。
例を示す。この実施例ではセラミックベース１０の上面
中央部に段差を設け周縁部を低位に形成したことを特徴
とする。セラミックベース１０の上面中央部は素子の搭
載面となる部位であり、段差部上に上記例と同様にセラ
ミック枠体１２をガラス溶着することによって素子を搭
載可能にしている。セラミック枠体１２を段差部上にガ
ラス溶着する方法は図１に示す実施例と同様で、段差部
の上面を研磨して素子搭載面を平坦面に形成し、セラミ
ック枠体１２にはスペーサ部１２ａを設けて素子搭載面
とセラミック枠体１２の上面の平行度が得られるように
している。
【００２３】本実施例の半導体パッケージの製造にあた
っては、接続用リード１４に接続するための導体パター
ン１６をセラミックベース１０の外周縁部に引き出して
形成するとともに、セラミック枠体１２の内側について
は導体パターン１６に導通するビア１６ａを配置し、ビ
ア１６ａの端面が素子搭載面に露出するようにする。本
実施例のセラミックベース１０は多層セラミック基板等
の製造と同様に従来の厚膜によるセラミック基板の製造
方法が適用でき、セラミックベース１０と同時に導体パ
ターンを形成することができるから、前述した各実施例
のようにセラミックベースの素子搭載面を研磨した後に
導体パターン１６を形成するといった操作をする必要が
なくなるという利点がある。
っては、接続用リード１４に接続するための導体パター
ン１６をセラミックベース１０の外周縁部に引き出して
形成するとともに、セラミック枠体１２の内側について
は導体パターン１６に導通するビア１６ａを配置し、ビ
ア１６ａの端面が素子搭載面に露出するようにする。本
実施例のセラミックベース１０は多層セラミック基板等
の製造と同様に従来の厚膜によるセラミック基板の製造
方法が適用でき、セラミックベース１０と同時に導体パ
ターンを形成することができるから、前述した各実施例
のようにセラミックベースの素子搭載面を研磨した後に
導体パターン１６を形成するといった操作をする必要が
なくなるという利点がある。
【００２４】セラミックベース１０の素子搭載面につい
ては図７のようにビア１６ａで導体部を形成しているか
ら、素子搭載面を平坦面にするための研磨を行っても素
子付けには不都合にならない。セラミックベース１０の
段差部上面を研磨した後、導体パターン１６に接続用リ
ード１４を接続し、段差部上にセラミック枠体１２を接
合することで素子搭載面とキャップ接合面が高精度に平
行面になった半導体パッケージが得られる。このように
セラミック枠体１２の接合作業を最終工程とすること
で、より精度の高い製品を得ることができる。
ては図７のようにビア１６ａで導体部を形成しているか
ら、素子搭載面を平坦面にするための研磨を行っても素
子付けには不都合にならない。セラミックベース１０の
段差部上面を研磨した後、導体パターン１６に接続用リ
ード１４を接続し、段差部上にセラミック枠体１２を接
合することで素子搭載面とキャップ接合面が高精度に平
行面になった半導体パッケージが得られる。このように
セラミック枠体１２の接合作業を最終工程とすること
で、より精度の高い製品を得ることができる。
【００２５】なお、上述した各実施例ではパッケージの
基材およびこれに接合する枠体の材質としてセラミック
材を使用した例について説明したが、セラミック材の他
に金属材等を使用することも可能である。また、上記実
施例ではセラミックベース１０とセラミック枠体１２と
はガラス溶着によって接合したが、もちろんガラス溶着
に限らず、一般的な合成樹脂接着剤を使用することも可
能である。
基材およびこれに接合する枠体の材質としてセラミック
材を使用した例について説明したが、セラミック材の他
に金属材等を使用することも可能である。また、上記実
施例ではセラミックベース１０とセラミック枠体１２と
はガラス溶着によって接合したが、もちろんガラス溶着
に限らず、一般的な合成樹脂接着剤を使用することも可
能である。
【００２６】
【発明の効果】本発明に係る半導体パッケージ及びその
製造方法によれば、上述したように、素子搭載面とキャ
ップ接合面との平行度として高精度を有する製品を確実
に得ることができる。また、製品の製造も容易であり精
度の高い製品の量産にも容易に対応できる等の著効を奏
する。
製造方法によれば、上述したように、素子搭載面とキャ
ップ接合面との平行度として高精度を有する製品を確実
に得ることができる。また、製品の製造も容易であり精
度の高い製品の量産にも容易に対応できる等の著効を奏
する。
【図１】半導体パッケージの一実施例の断面図である。
【図２】半導体パッケージの各部の平面配置を示す説明
図である。
図である。
【図３】セラミック枠体の斜視図である。
【図４】半導体パッケージの他の実施例の断面図であ
る。
る。
【図５】半導体パッケージのさらに他の実施例の断面図
である。
である。
【図６】セラミックベース上のスペーサの配置を示す説
明図である。
明図である。
【図７】半導体パッケージの他の実施例の断面図であ
る。
る。
【図８】半導体パッケージの従来例の断面図である。
【図９】PGA タイプの半導体パッケージの断面図であ
る。
る。
１０ セラミックベース １２ セラミック枠体 １２ａ スペーサ部 １４ 接続用リード １６ 導体パターン １６ａ ビア １８ 低融点ガラス ２０ スペーサ ２２ リードフレーム ２４ スペーサ
Claims (8)
- 【請求項１】 セラミックベース上の素子搭載面と該セ
ラミックベース上に接合されたセラミック枠体の上面の
キャップ接合面とが平行面として形成された半導体パッ
ケージであって、 前記セラミック枠体の前記セラミックベースに接合され
る面に該セラミック枠体と一体にスペーサ部が突設さ
れ、 該スペーサ部の端面が前記セラミックベースに当接され
て前記セラミック枠体と前記セラミックベースが接合さ
れたことを特徴とする半導体パッケージ。 - 【請求項２】 セラミックベース上の素子搭載面と該セ
ラミックベース上に接合されたセラミック枠体の上面の
キャップ接合面とが平行面として形成された半導体パッ
ケージであって、 前記セラミック枠体と前記セラミックベースとの接合部
にスペーサが介装され、該スペーサの端面が前記セラミ
ック枠体および前記セラミックベースに当接されて前記
セラミック枠体と前記セラミックベースとが接合された
ことを特徴とする半導体パッケージ。 - 【請求項３】 スペーサが所定径サイズの球体であるこ
とを特徴とする請求項２記載の半導体パッケージ。 - 【請求項４】 セラミックベースの上面中央部に素子搭
載面が段差部として形成され、該段差面にセラミック枠
体が接合されるとともに、 前記段差面内に前記セラミックベースの周縁部に形成さ
れた導体パターンに導通するビアが形成されたことを特
徴とする請求項１、２または３記載の半導体パッケー
ジ。 - 【請求項５】 セラミックベース上にセラミック枠体の
内側からセラミック枠体との接合部を通過してセラミッ
クベースの周縁まで導体パターンが引き出されて設けら
れ、該導体パターンの端部に接続用リードが接合された
ことを特徴とする請求項１、２、３または４記載の半導
体パッケージ。 - 【請求項６】 セラミックベース上にセラミック枠体の
内側に先端が延出するとともに、外端がセラミック枠体
との接合部を通過してセラミックベースの外方に延出し
てリードフレームが接合されたことを特徴とする請求項
１、２、３または４記載の半導体パッケージ。 - 【請求項７】 セラミックベース上の素子搭載面と該セ
ラミックベース上に接合されたセラミック枠体の上面の
キャップ接合面とが平行面となるよう前記セラミックベ
ースにセラミック枠体を接合して成る半導体パッケージ
の製造方法であって、 前記セラミックベースの素子搭載面側を研磨して平坦面
に形成するとともに、前記セラミックベースに接合され
る面側に一体にスペーサ部が突設されたセラミック枠体
の両面を平行面に研磨し、 前記セラミックベースの研磨面上に導体パターンを形成
し、 該導体パターンを形成したセラミックベース上に前記ス
ペーサ部の端面を当接して前記セラミックベースと前記
セラミック枠体とを接合することを特徴とする半導体パ
ッケージの製造方法。 - 【請求項８】 セラミックベース上の素子搭載面と該セ
ラミックベース上に接合されたセラミック枠体の上面の
キャップ接合面とが平行面となるよう前記セラミックベ
ースにセラミック枠体を接合して成る半導体パッケージ
の製造方法であって、 前記セラミックベースの素子搭載面側を研磨して平坦面
に形成するとともに、セラミック枠体の両面を平行面に
研磨し、 前記セラミックベースの研磨面上に導体パターンを形成
し、 該導体パターンを形成したセラミックベース上に両面が
該セラミックベースと前記セラミック枠体に当接するよ
うスペーサを介装して前記セラミックベースと前記セラ
ミック枠体とを接合することを特徴とする半導体パッケ
ージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5075714A JPH06291213A (ja) | 1993-04-01 | 1993-04-01 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5075714A JPH06291213A (ja) | 1993-04-01 | 1993-04-01 | 半導体パッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291213A true JPH06291213A (ja) | 1994-10-18 |
Family
ID=13584198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5075714A Pending JPH06291213A (ja) | 1993-04-01 | 1993-04-01 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291213A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049203A (ja) * | 2007-08-20 | 2009-03-05 | Nippon Carbide Ind Co Inc | セラミックパッケージ及びその製造方法 |
| JP2009193986A (ja) * | 2008-02-12 | 2009-08-27 | Sony Corp | 半導体装置及びその製造方法 |
| JP2009246077A (ja) * | 2008-03-31 | 2009-10-22 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
-
1993
- 1993-04-01 JP JP5075714A patent/JPH06291213A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049203A (ja) * | 2007-08-20 | 2009-03-05 | Nippon Carbide Ind Co Inc | セラミックパッケージ及びその製造方法 |
| JP2009193986A (ja) * | 2008-02-12 | 2009-08-27 | Sony Corp | 半導体装置及びその製造方法 |
| JP2009246077A (ja) * | 2008-03-31 | 2009-10-22 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06291213A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH1187196A (ja) | キャパシタ構造およびその製造方法 | |
| JPS59110217A (ja) | チツプ形状の圧電振動部品とその製造方法 | |
| JPH08203956A (ja) | 電子部品の製造方法及び電子部品 | |
| JPH06130408A (ja) | 液晶表示装置 | |
| JP3136847B2 (ja) | 加速度センサの製造方法 | |
| JPH0230596B2 (ja) | ||
| JPH084739Y2 (ja) | チップ型圧電部品 | |
| JPS5928215A (ja) | 垂直磁気記録用主磁極ヘツドの作製方法 | |
| JPH0284303U (ja) | ||
| JP3117825B2 (ja) | バンプ配列用基板 | |
| JP2001244285A (ja) | 微細ボール配列板および微細ボール整列装置 | |
| JPH05243469A (ja) | 半導体装置用リードフレーム | |
| JPH03155176A (ja) | 積層型圧電素子の製造方法 | |
| JPH02306709A (ja) | 電子部品の製造方法 | |
| JPH10112475A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001223306A (ja) | 半導体装置およびその製造方法 | |
| JPH04171746A (ja) | 半導体装置の製造方法及びこれにより製造される半導体装置 | |
| JPH03210809A (ja) | チップ状圧電部品 | |
| JP2003007880A (ja) | 中空パッケージ及びその製造方法 | |
| JPS58207682A (ja) | 発光素子の電極構造 | |
| JPS587073B2 (ja) | カゴウブツハンドウタイソウチノセイサクホウ | |
| JPS61214443A (ja) | 半導体装置の製造方法 | |
| JPH04302442A (ja) | 半導体装置 | |
| JPS6243250B2 (ja) |