JPH06283620A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH06283620A JPH06283620A JP5068095A JP6809593A JPH06283620A JP H06283620 A JPH06283620 A JP H06283620A JP 5068095 A JP5068095 A JP 5068095A JP 6809593 A JP6809593 A JP 6809593A JP H06283620 A JPH06283620 A JP H06283620A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- package
- semiconductor element
- semiconductor elements
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【目的】全体形状が不要に大型となるのを有効に防止し
て、内部に複数個の半導体素子を収容することができる
半導体素子収納用パッケージを提供することにある。 【構成】基体１と蓋体２とから成り、内部に表裏両面に
複数個の半導体素子３を搭載した配線基板４を収容する
ための空所を有する半導体素子収納用パッケージであっ
て、前記基体１はその表面に前記半導体素子３が搭載さ
れた配線基板４を架橋する支持部材６が設けられてい
る。
て、内部に複数個の半導体素子を収容することができる
半導体素子収納用パッケージを提供することにある。 【構成】基体１と蓋体２とから成り、内部に表裏両面に
複数個の半導体素子３を搭載した配線基板４を収容する
ための空所を有する半導体素子収納用パッケージであっ
て、前記基体１はその表面に前記半導体素子３が搭載さ
れた配線基板４を架橋する支持部材６が設けられてい
る。
Description
【０００１】
【産業上の利用分野】本発明は複数個の半導体素子を収
容する半導体素子収納用パッケージに関するものであ
る。
容する半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】近時、コンピュータ等の情報処理装置は
高性能化が急激に進み、該情報処置装置に実装される半
導体素子も高密度化、高集積化が進むとともにその使用
個数が多くなってきた。
高性能化が急激に進み、該情報処置装置に実装される半
導体素子も高密度化、高集積化が進むとともにその使用
個数が多くなってきた。
【０００３】そのため従来は１個の半導体素子を１つの
半導体素子収納用パッケージに収容するとともにこれを
外部回路配線基板に実装していたが、近年では複数個の
半導体素子を１つの半導体素子収納用パッケージに収容
し、これを外部回路配線基板に実装するようになってき
た。
半導体素子収納用パッケージに収容するとともにこれを
外部回路配線基板に実装していたが、近年では複数個の
半導体素子を１つの半導体素子収納用パッケージに収容
し、これを外部回路配線基板に実装するようになってき
た。
【０００４】かかる複数個の半導体素子を収容する半導
体素子収納用パッケージは通常、アルミナセラミックス
等の電気絶縁材料から成り、その上面略中央部に複数個
の半導体素子を収容する空所を形成するための凹部を有
する基体と、同じくアルミナセラミックス等の電気絶縁
材料から成り、下面に複数個の半導体素子を収容する空
所を形成するための凹部を有する蓋体と、内部に収容す
る各半導体素子を外部の電気回路に電気的に接続するた
めの外部リード端子とにより構成されており、前記基体
の凹部底面に、複数個の半導体素子が搭載された配線基
板をガラス、樹脂、ロウ材等の接着剤を介して接着固定
するとともに各半導体素子の電極をボンディングワイヤ
を介して外部リード端子に接着し、しかる後、蓋体をガ
ラス、樹脂等の封止材を介して、基体上面に接合させ、
基体と蓋体とから成る容器内部に複数個の半導体素子を
気密に収容することによって最終製品としての半導体装
置となる。
体素子収納用パッケージは通常、アルミナセラミックス
等の電気絶縁材料から成り、その上面略中央部に複数個
の半導体素子を収容する空所を形成するための凹部を有
する基体と、同じくアルミナセラミックス等の電気絶縁
材料から成り、下面に複数個の半導体素子を収容する空
所を形成するための凹部を有する蓋体と、内部に収容す
る各半導体素子を外部の電気回路に電気的に接続するた
めの外部リード端子とにより構成されており、前記基体
の凹部底面に、複数個の半導体素子が搭載された配線基
板をガラス、樹脂、ロウ材等の接着剤を介して接着固定
するとともに各半導体素子の電極をボンディングワイヤ
を介して外部リード端子に接着し、しかる後、蓋体をガ
ラス、樹脂等の封止材を介して、基体上面に接合させ、
基体と蓋体とから成る容器内部に複数個の半導体素子を
気密に収容することによって最終製品としての半導体装
置となる。
【０００５】尚、上述の半導体装置は半導体素子収納用
パッケージの内部に複数個の半導体素子を収容する際、
その収容の作業性を向上させるために、また内部に収容
する半導体素子同志を電気的に接続するために予めアル
ミナセラミックス等の電気絶縁材料から成る基板にメタ
ライズ配線層を被着形成した配線基板を準備し、この配
線基板の一主面に複数個の半導体素子を搭載するととも
に該半導体素子の各電極とメタライズ配線層とを電気的
に接続し、しかる後、前記複数個の半導体素子が搭載さ
れた配線基板を基体と蓋体とから成る容器内部に収容す
るようになっている。
パッケージの内部に複数個の半導体素子を収容する際、
その収容の作業性を向上させるために、また内部に収容
する半導体素子同志を電気的に接続するために予めアル
ミナセラミックス等の電気絶縁材料から成る基板にメタ
ライズ配線層を被着形成した配線基板を準備し、この配
線基板の一主面に複数個の半導体素子を搭載するととも
に該半導体素子の各電極とメタライズ配線層とを電気的
に接続し、しかる後、前記複数個の半導体素子が搭載さ
れた配線基板を基体と蓋体とから成る容器内部に収容す
るようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは一主面に複数個の半
導体素子が搭載された配線基板を内部に収容するための
基体及び蓋体に設けた凹部の面積が極めて広く全体形状
が大型となっている。そのためこのパッケージで内部に
複数個の半導体素子が搭載された配線基板を収容し、半
導体装置となした後、これをコンピュータ等の情報処理
装置に実装すると半導体装置の実装面積が極めて広いも
のとなってしまい、近時の小型化が進む情報処理装置に
は実装が困難となる欠点を有していた。
来の半導体素子収納用パッケージは一主面に複数個の半
導体素子が搭載された配線基板を内部に収容するための
基体及び蓋体に設けた凹部の面積が極めて広く全体形状
が大型となっている。そのためこのパッケージで内部に
複数個の半導体素子が搭載された配線基板を収容し、半
導体装置となした後、これをコンピュータ等の情報処理
装置に実装すると半導体装置の実装面積が極めて広いも
のとなってしまい、近時の小型化が進む情報処理装置に
は実装が困難となる欠点を有していた。
【０００７】
【発明の目的】本発明は上述の欠点に鑑み案出されたも
ので、その目的は全体形状が不要に大型となるのを有効
に防止して、内部に複数個の半導体素子を収容すること
ができる半導体素子収納用パッケージを提供することに
ある。
ので、その目的は全体形状が不要に大型となるのを有効
に防止して、内部に複数個の半導体素子を収容すること
ができる半導体素子収納用パッケージを提供することに
ある。
【０００８】
【課題を解決するための手段】本発明は基体と蓋体とか
ら成り、内部に表裏両面に複数個の半導体素子を搭載し
た配線基板を収容するための空所を有する半導体素子収
納用パッケージであって、前記基体はその表面に前記半
導体素子が搭載された配線基板を架橋する支持部材が設
けられていることを特徴とするものである。
ら成り、内部に表裏両面に複数個の半導体素子を搭載し
た配線基板を収容するための空所を有する半導体素子収
納用パッケージであって、前記基体はその表面に前記半
導体素子が搭載された配線基板を架橋する支持部材が設
けられていることを特徴とするものである。
【０００９】
【作用】本発明の半導体素子収納用パッケージによれば
基体の表面に支持部材を設け、該支持部材で半導体素子
が搭載される配線基板を架橋するようになしたことから
支持部材で架橋される配線基板はその表裏両面に空間が
形成されるとともに該空間に複数個の半導体素子を搭載
することができ、これによって全体形状を可能な限り小
型にして、且つ内部に複数個の半導体素子を収容するこ
とが可能となる。
基体の表面に支持部材を設け、該支持部材で半導体素子
が搭載される配線基板を架橋するようになしたことから
支持部材で架橋される配線基板はその表裏両面に空間が
形成されるとともに該空間に複数個の半導体素子を搭載
することができ、これによって全体形状を可能な限り小
型にして、且つ内部に複数個の半導体素子を収容するこ
とが可能となる。
【００１０】
【実施例】次に本発明を添付の図面により詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は基体、２は蓋体である。この基体１と
蓋体２とで複数個の半導体素子３が搭載されている配線
基板を収容する容器５が構成される。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は基体、２は蓋体である。この基体１と
蓋体２とで複数個の半導体素子３が搭載されている配線
基板を収容する容器５が構成される。
【００１１】前記基体１は窒化アルミニウム質焼結体、
炭化珪素質焼結体、酸化アルミニウム質焼結体、ムライ
ト質焼結体等の無機物や銅 タングステン合金等の金
属、或いはエポキシ樹脂等の有機物から成り、その上面
略中央部に複数個の半導体素子が搭載された配線基板４
を収容するための空所を形成する凹部１ａが設けられて
いる。
炭化珪素質焼結体、酸化アルミニウム質焼結体、ムライ
ト質焼結体等の無機物や銅 タングステン合金等の金
属、或いはエポキシ樹脂等の有機物から成り、その上面
略中央部に複数個の半導体素子が搭載された配線基板４
を収容するための空所を形成する凹部１ａが設けられて
いる。
【００１２】前記基体１は例えば窒化アルミニウム質焼
結体から成る場合、主原料としての窒化アルミニウム粉
末に焼結助剤としてのイットリア粉末、カルシア粉末と
適当な有機溶剤、溶媒とを添加混合して原材料粉末を調
整し、次に前記原料材料粉末を所定プレス型内に充填さ
せるとともに一定圧力で押圧して成形品を得、しかる
後、前記成型品を約１８００℃の高温で焼成することに
よって製作される。
結体から成る場合、主原料としての窒化アルミニウム粉
末に焼結助剤としてのイットリア粉末、カルシア粉末と
適当な有機溶剤、溶媒とを添加混合して原材料粉末を調
整し、次に前記原料材料粉末を所定プレス型内に充填さ
せるとともに一定圧力で押圧して成形品を得、しかる
後、前記成型品を約１８００℃の高温で焼成することに
よって製作される。
【００１３】また前記基体１はその凹部１ａ底面に支持
部材６が設けられており、該支持部材６には複数個の半
導体素子３を搭載させた配線基板４が架橋され、これに
よって基体１の凹部１ａ内に複数個の半導体素子３が収
容されることとなる。
部材６が設けられており、該支持部材６には複数個の半
導体素子３を搭載させた配線基板４が架橋され、これに
よって基体１の凹部１ａ内に複数個の半導体素子３が収
容されることとなる。
【００１４】前記基体１の凹部１ａ底面に設けられる支
持部材６は基体１と同様に窒化アルミニウム質焼結体、
酸化アルミニウム質焼結体等の無機物や銅 タングステ
ン合金等の金属、或いはエポキシ樹脂等の有機物から成
り、所定形状に製作した支持部材６を適当な接着剤を介
し基体１の凹部１ａ底面に接着することによって形成さ
れたり、或いは支持部材６が基体１と同一の材料により
成る時は基体１を例えばプレス成形法を採用することに
よって製作する際、プレス型内に支持部材６となる型を
予め設けておくことによって基体１と同時に基体１の凹
部１ａ底面に形成される。
持部材６は基体１と同様に窒化アルミニウム質焼結体、
酸化アルミニウム質焼結体等の無機物や銅 タングステ
ン合金等の金属、或いはエポキシ樹脂等の有機物から成
り、所定形状に製作した支持部材６を適当な接着剤を介
し基体１の凹部１ａ底面に接着することによって形成さ
れたり、或いは支持部材６が基体１と同一の材料により
成る時は基体１を例えばプレス成形法を採用することに
よって製作する際、プレス型内に支持部材６となる型を
予め設けておくことによって基体１と同時に基体１の凹
部１ａ底面に形成される。
【００１５】前記支持部材６は複数個の半導体素子３が
搭載された配線基板４を支持するとともに配線基板４の
上面だけでなく下面にも半導体素子３を搭載し得るよう
な空間を形成する作用を為し、これによって配線基板４
は表裏両面に半導体素子３を多数搭載することができ、
配線基板４を不要に大きくすることなく多数の半導体素
子３を搭載することが可能となる。
搭載された配線基板４を支持するとともに配線基板４の
上面だけでなく下面にも半導体素子３を搭載し得るよう
な空間を形成する作用を為し、これによって配線基板４
は表裏両面に半導体素子３を多数搭載することができ、
配線基板４を不要に大きくすることなく多数の半導体素
子３を搭載することが可能となる。
【００１６】尚、前記支持部材６の上面に架橋される配
線基板４は例えば窒化アルミニウム質焼結体から成る基
板の表裏両面にタングステン、マンガン等の高融点金属
粉末から成るメタライズ配線層を被着させて構成されて
おり、該配線基板４の表裏両面に半導体素子３を接着剤
を介して接着固定されるとともに半導体素子３の電極を
ボンディングワイヤを介してメタライズ配線層に接続し
半導体素子３同志の電気的接続が図られている。
線基板４は例えば窒化アルミニウム質焼結体から成る基
板の表裏両面にタングステン、マンガン等の高融点金属
粉末から成るメタライズ配線層を被着させて構成されて
おり、該配線基板４の表裏両面に半導体素子３を接着剤
を介して接着固定されるとともに半導体素子３の電極を
ボンディングワイヤを介してメタライズ配線層に接続し
半導体素子３同志の電気的接続が図られている。
【００１７】また前記複数個の半導体素子３が搭載され
た配線基板４を収容する基体１及び配線基板４を架橋す
る支持部材６を窒化アルミニウム質焼結体や銅 タング
ステン合金等の熱伝導率が１６Ｗ／ｍ・Ｋ以上の良熱伝
導性材料で形成しておくと各半導体素子３が作動時に多
量の熱を発したとしてもその熱は支持部材６及び基体１
を介して大気中に良好に放散され、その結果、半導体素
子３が該素子３自身の発する熱によって高温となり熱破
壊を起こしたり、特性に熱変化をきたし、誤動作したり
するのを有効に防止され、半導体素子３を長期間にわた
り、正常、且つ安定に作動させることが可能となる。従
って、前記半導体素子３が搭載された配線基板４を収容
する基体１及び配線基板４を架橋支持する支持部材６は
熱伝導率が１６Ｗ／ｍ・Ｋ以上の良熱伝導性材料で形成
しておくことが好ましい。
た配線基板４を収容する基体１及び配線基板４を架橋す
る支持部材６を窒化アルミニウム質焼結体や銅 タング
ステン合金等の熱伝導率が１６Ｗ／ｍ・Ｋ以上の良熱伝
導性材料で形成しておくと各半導体素子３が作動時に多
量の熱を発したとしてもその熱は支持部材６及び基体１
を介して大気中に良好に放散され、その結果、半導体素
子３が該素子３自身の発する熱によって高温となり熱破
壊を起こしたり、特性に熱変化をきたし、誤動作したり
するのを有効に防止され、半導体素子３を長期間にわた
り、正常、且つ安定に作動させることが可能となる。従
って、前記半導体素子３が搭載された配線基板４を収容
する基体１及び配線基板４を架橋支持する支持部材６は
熱伝導率が１６Ｗ／ｍ・Ｋ以上の良熱伝導性材料で形成
しておくことが好ましい。
【００１８】更に前記複数個の半導体素子３が搭載され
た配線基板４を架橋支持する支持部材６は配線基板４と
の接合面積を配線基板４の主面面積に対し、２０％以上
とすると半導体素子３の作動時に発する熱が支持部材６
を介して基体１により良好に伝達され、半導体素子３自
身の温度を低温として半導体素子３をより長期間にわた
り、正常、且つ安定に作動させることができる。従っ
て、前記支持部材６は配線基板４との接合面積を配線基
板との主面面積に対し、２０％以上としておくことが好
ましい。
た配線基板４を架橋支持する支持部材６は配線基板４と
の接合面積を配線基板４の主面面積に対し、２０％以上
とすると半導体素子３の作動時に発する熱が支持部材６
を介して基体１により良好に伝達され、半導体素子３自
身の温度を低温として半導体素子３をより長期間にわた
り、正常、且つ安定に作動させることができる。従っ
て、前記支持部材６は配線基板４との接合面積を配線基
板との主面面積に対し、２０％以上としておくことが好
ましい。
【００１９】前記基体１はまたその上面に金属材料から
成る外部リード端子７が樹脂やガラス等から成る封止材
を介して取着されている。
成る外部リード端子７が樹脂やガラス等から成る封止材
を介して取着されている。
【００２０】前記外部リード端子７は内部に収容する各
半導体素子３を外部電気回路に接続する作用を為し、そ
の一端には半導体素子３の電極が接続されている配線基
板４のメタライズ配線層がボンディングワイヤを介して
電気的に接続され、また他端側は半田等のロウ材を介し
て外部の電気回路に接続される。
半導体素子３を外部電気回路に接続する作用を為し、そ
の一端には半導体素子３の電極が接続されている配線基
板４のメタライズ配線層がボンディングワイヤを介して
電気的に接続され、また他端側は半田等のロウ材を介し
て外部の電気回路に接続される。
【００２１】前記外部リード端子７はコバール金属（Ｆ
ｅ Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ Ｎｉ合金）
等の金属材料から成り、例えばコバール金属等のインゴ
ット（塊）に圧延加工法や打ち抜き加工法等の従来周知
の金属加工法を施すことによって所定の厚みの板状に製
作される。
ｅ Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ Ｎｉ合金）
等の金属材料から成り、例えばコバール金属等のインゴ
ット（塊）に圧延加工法や打ち抜き加工法等の従来周知
の金属加工法を施すことによって所定の厚みの板状に製
作される。
【００２２】尚、前記外部リード端子７はその表面にニ
ッケル、金等から成る良導電性で、且つ耐食性に優れる
金属をメッキ法により１．０乃至２０．０μm の厚みに
層着させておくと、外部リード端子７の酸化腐食を有効
に防止することができるとともに外部リード端子７と外
部電気回路等との電気的接続を良好となすことができ
る。従って、前記外部リード端子７はその表面にニッケ
ル、金等をメッキ法により１．０乃至２０．０μm の厚
みに層着させておくことが好ましい。
ッケル、金等から成る良導電性で、且つ耐食性に優れる
金属をメッキ法により１．０乃至２０．０μm の厚みに
層着させておくと、外部リード端子７の酸化腐食を有効
に防止することができるとともに外部リード端子７と外
部電気回路等との電気的接続を良好となすことができ
る。従って、前記外部リード端子７はその表面にニッケ
ル、金等をメッキ法により１．０乃至２０．０μm の厚
みに層着させておくことが好ましい。
【００２３】また前記外部リード端子７の基体１上面へ
の取着は基体１の上面に例えば液状のエポキシから成る
樹脂を印刷塗布しておき、この上に外部リード端子７を
載置させるとともに液状樹脂を約２００℃の温度で熱硬
化させることによって行われる。
の取着は基体１の上面に例えば液状のエポキシから成る
樹脂を印刷塗布しておき、この上に外部リード端子７を
載置させるとともに液状樹脂を約２００℃の温度で熱硬
化させることによって行われる。
【００２４】更に前記外部リード端子７が取着された基
体１の上面には蓋体２が該蓋体２の下面に予め被着させ
ておいた封止用の樹脂を介して接合され、これによって
基体１と蓋体２とから成る容器３内部に複数個の半導体
素子３が気密に封止される。
体１の上面には蓋体２が該蓋体２の下面に予め被着させ
ておいた封止用の樹脂を介して接合され、これによって
基体１と蓋体２とから成る容器３内部に複数個の半導体
素子３が気密に封止される。
【００２５】前記蓋体２は例えば窒化アルミニウム質焼
結体から成り、主原料としての窒化アルミニウム粉末に
焼結助剤としてのイットリア粉末、カルシア粉末と適当
な有機溶剤、溶媒とを添加混合して原材料粉末を調整
し、次に前記原料材料粉末を所定プレス型内に充填させ
るとともに一定圧力で押圧して成形品を得、しかる後、
前記成型品を約１８００℃の高温で焼成することによっ
て製作される。
結体から成り、主原料としての窒化アルミニウム粉末に
焼結助剤としてのイットリア粉末、カルシア粉末と適当
な有機溶剤、溶媒とを添加混合して原材料粉末を調整
し、次に前記原料材料粉末を所定プレス型内に充填させ
るとともに一定圧力で押圧して成形品を得、しかる後、
前記成型品を約１８００℃の高温で焼成することによっ
て製作される。
【００２６】かくして本発明の半導体素子収納用パッケ
ージによれば、基体１の凹部１ａ底面に設けた支持部材
６に、複数個の半導体素子３が搭載された配線基板４を
接着し、架橋させるとともに各半導体素子３の電極が接
続されている配線基板４のメタライズ配線層をボンディ
ングワイヤを介して外部リード端子７に接続させ、最後
に基体１と蓋体２とをガラス、樹脂等を介して接合さ
せ、基体１と蓋体２とから成る容器５内部に複数個の半
導体素子３を気密に封止することによって、最終製品と
しての半導体装置となる。
ージによれば、基体１の凹部１ａ底面に設けた支持部材
６に、複数個の半導体素子３が搭載された配線基板４を
接着し、架橋させるとともに各半導体素子３の電極が接
続されている配線基板４のメタライズ配線層をボンディ
ングワイヤを介して外部リード端子７に接続させ、最後
に基体１と蓋体２とをガラス、樹脂等を介して接合さ
せ、基体１と蓋体２とから成る容器５内部に複数個の半
導体素子３を気密に封止することによって、最終製品と
しての半導体装置となる。
【００２７】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能である。
ではなく、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能である。
【００２８】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば基体の表面に支持部材を設け、該支持部材で半導
体素子が搭載される配線基板を架橋するようになしたこ
とから支持部材で架橋される配線基板はその表裏両面に
空間が形成されるとともに該空間に複数個の半導体素子
を搭載することができ、これによって全体形状を可能な
限り小型にして、且つ内部に複数個の半導体素子を収容
することが可能となる。
よれば基体の表面に支持部材を設け、該支持部材で半導
体素子が搭載される配線基板を架橋するようになしたこ
とから支持部材で架橋される配線基板はその表裏両面に
空間が形成されるとともに該空間に複数個の半導体素子
を搭載することができ、これによって全体形状を可能な
限り小型にして、且つ内部に複数個の半導体素子を収容
することが可能となる。
【００２９】また内部に収容する半導体素子が作動時に
多量の熱を発するものであれば基体と支持部材を熱伝導
率が１６Ｗ／ｍ・Ｋ以上の良熱伝導性材料で形成してお
けば半導体素子の発する熱は基体及び支持部材を介して
大気中に良好に放散され、その結果、半導体素子が該素
子自身の発する熱によって高温となり、熱破壊を起こし
たり、特性に熱変化をきたし、誤動作したりするのが有
効に防止され、半導体素子を長期間にわたり、正常、且
つ安定に作動させることができる。
多量の熱を発するものであれば基体と支持部材を熱伝導
率が１６Ｗ／ｍ・Ｋ以上の良熱伝導性材料で形成してお
けば半導体素子の発する熱は基体及び支持部材を介して
大気中に良好に放散され、その結果、半導体素子が該素
子自身の発する熱によって高温となり、熱破壊を起こし
たり、特性に熱変化をきたし、誤動作したりするのが有
効に防止され、半導体素子を長期間にわたり、正常、且
つ安定に作動させることができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・・基体 ２・・・・蓋体 ３・・・・半導体素子 ４・・・・配線基板 ５・・・・容器 ６・・・・支持部材
Claims (2)
- 【請求項１】基体と蓋体とから成り、内部に表裏両面に
複数個の半導体素子を搭載した配線基板を収容するため
の空所を有する半導体素子収納用パッケージであって、
前記基体はその表面に前記半導体素子が搭載された配線
基板を架橋する支持部材が設けられていることを特徴と
する半導体素子収納用パッケージ。 - 【請求項２】前記基体及び支持部材は熱伝導率が１６Ｗ
／ｍ・Ｋ以上の良熱伝導性材料で形成されていることを
特徴とする請求項１に記載の半導体素子収納用パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5068095A JPH06283620A (ja) | 1993-03-26 | 1993-03-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5068095A JPH06283620A (ja) | 1993-03-26 | 1993-03-26 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283620A true JPH06283620A (ja) | 1994-10-07 |
Family
ID=13363839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5068095A Pending JPH06283620A (ja) | 1993-03-26 | 1993-03-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283620A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511444A (ja) * | 1991-01-24 | 1993-01-22 | Fuji Photo Film Co Ltd | 感光性組成物 |
| JPH0511444B2 (ja) * | 1984-08-21 | 1993-02-15 | Omron Tateisi Electronics Co |
-
1993
- 1993-03-26 JP JP5068095A patent/JPH06283620A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511444B2 (ja) * | 1984-08-21 | 1993-02-15 | Omron Tateisi Electronics Co | |
| JPH0511444A (ja) * | 1991-01-24 | 1993-01-22 | Fuji Photo Film Co Ltd | 感光性組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06132425A (ja) | 半導体装置 | |
| JPH06283620A (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08316353A (ja) | 半導体素子収納用パッケージ | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JP3527902B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JPH06188341A (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP3752440B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948956B2 (ja) | センサー素子収納用パッケージ | |
| JP2570765Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0645470A (ja) | 半導体素子収納用パッケージ | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08222653A (ja) | 半導体装置 | |
| JPH08316366A (ja) | 半導体素子収納用パッケージ | |
| JP2003100933A (ja) | 半導体素子収納用パッケージ | |
| JPH09162337A (ja) | 半導体素子収納用パッケージ | |
| JPH0864713A (ja) | 半導体素子収納用パッケージ |