JPH06275832A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 本発明の薄膜トランジスタは、絶縁基板上に
配置される非単結晶シリコン膜から成る島状領域と、島
状領域の側壁部に配置される第１の絶縁膜と、島状領域
上に配置される第２の絶縁膜と、島状領域上に第２の絶
縁膜を介して配置されるゲート電極とを備えて構成され
ることを特徴としている。 【効果】 本発明の薄膜トランジスタによれば、ゲート
耐圧が大幅に向上し、かつ、耐圧不良が減少して歩留ま
り良く製造できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置（以下、
ＬＣＤと略称する。）の表示部あるいは駆動回路部等に
用いられる薄膜トランジスタ（以下、ＴＦＴと略称す
る。）およびその製造方法に関する。

【０００２】

【従来の技術】ＴＦＴは、液晶表示装置や密着センサ等
の駆動回路部として、あるいは液晶表示装置の表示部を
構成するスイッチ素子として利用されるようになってき
た。従来のコプラナー型の多結晶シリコン（ｐ−Ｓｉ）
・ＴＦＴを例にとり、その製造方法について簡単に説明
する。

【０００３】まず、ガラス基板上にｐ−Ｓｉ膜を堆積
し、ドライエッチングにより島状に加工し素子分離を行
う。次に、各島状領域上にゲート絶縁膜を熱酸化法ある
いはＣＶＤ法により成膜し、その上に不純物が添加され
たｐ−Ｓｉもしくは金属からなるゲート電極を配置す
る。

【０００４】この後、例えばゲート電極をマスクとして
島状領域にリン（Ｐ）イオン，ボロン（Ｂ）イオンなど
の不純物をイオン注入することによりソース／ドレイン
領域を形成する。そして、最後にアルミニウムから成る
ソース／ドレイン電極を配線することにより活性領域が
ｐ−Ｓｉから成るｐ−Ｓｉ・ＴＦＴが完成する。

【０００５】また、アモルファスシリコン（ａ−Ｓｉ）
膜を活性層とするａ−Ｓｉ・ＴＦＴの場合には、逆スタ
ガー構造をとることが多く、例えば次のようにして製造
されていた。

【０００６】まず金属からなるゲート電極をパターニン
グし、その上部にゲート絶縁膜、ａ−Ｓｉ膜、およびａ
−Ｓｉ膜と電極との間の接続を良好にするためのオーミ
ックコンタクト層を形成し、最後にアルミニウムから成
るソース／ドレイン電極を配線して完成する。

【０００７】

【発明が解決しようとする課題】上述した従来構造のＴ
ＦＴでは、コプラナー型、逆スタガー型いずれの場合で
も、ゲート絶縁膜はエッチングにより形成されたパター
ンの上に形成さる。即ち、ゲート絶縁膜は段差の上に形
成されている。

【０００８】このため、従来の構造では、パターンエッ
ジの存在により、構造的あるいは電気的な力が集中する
ため、ゲート耐圧が全般的に低くなり、ゲート絶縁不良
が生じ易いといった問題があった。

【０００９】逆スタガー型の場合を例にとると、例えば
ゲート電極に電圧を印加すると、エッジ部分のゲート絶
縁膜は良好な膜厚が得にくいことに加え、ゲート電極の
エッジ部分に電界が集中するため、これによりゲート絶
縁不良が生じる。

【００１０】また、コプラナー型の場合を例にとると、
やはり島状領域のエッジ部や側壁部ではゲート絶縁膜が
薄くなるため、これによりゲート絶縁不良が生じる。更
に、ゲート絶縁膜として熱酸化膜を用いる場合、ＣＶＤ
法等による堆積膜に比べて緻密な膜が得易いものの、島
状領域の側壁下部からの酸化により、島状領域が反り上
がるという問題が発生する。このように島状領域が反り
上がると、後工程でのエッチング残さ等が付着し易くな
り、これにより他の配線とショートするといった問題も
生じる。

【００１１】上記のようなＴＦＴにおけるゲート耐圧不
良を解決するためには、ゲート絶縁膜は薄くし、かつ、
それ以外の部分、特に側壁部の絶縁膜の膜厚を厚くする
方法、例えばＬＯＣＯＳ法と呼ばれる素子分離方法が知
られている。これは単結晶シリコンウェハを用いるＬＩ
Ｓ製造工程で一般的に採用されている方法であって、シ
リコンウェハ上の必要な部分をシリコン窒化膜のような
耐酸化性膜で覆った後、不必要な部分を熱酸化し、その
熱酸化膜で素子間の絶縁を行うというものである。

【００１２】この時、耐酸化性膜で覆われた部分は酸化
されず、これにより熱酸化膜によって素子分離された活
性層が得られる。このようなＬＯＣＯＳ法を絶縁基板上
のＴＦＴ作製プロセスに応用することは可能ではある
が、製造プロセスが複雑であるため、生産性の低下を招
く恐れがある。

【００１３】また、近年ではＴＦＴには一層の高速応答
性が要求されていることから、ゲート絶縁膜の膜厚を薄
くすることが試みられている。従って、上述したような
ゲート耐圧不良は更に重要な問題となっている。

【００１４】本発明は上述した技術課題に対処して成さ
れたもので、ゲート絶縁膜の膜厚が薄膜であっても、ゲ
ート耐圧が向上された、しかも生産性が低下することの
ない薄膜トランジスタおよびその製造方法を提供するこ
とを目的としている。

【００１５】

【課題を解決するための手段】請求項１に記載される本
発明の薄膜トランジスタは、絶縁基板上に配置される非
単結晶シリコン膜から成る島状領域と、前記島状領域の
側壁部に配置される第１の絶縁膜と、前記島状領域上に
配置される第２の絶縁膜と、前記島状領域上に第２の絶
縁膜を介して配置されるゲート電極とを備えたことを特
徴としている。

【００１６】また、請求項２に記載される本発明の薄膜
トランジスタは、絶縁基板上に配置されるゲート電極
と、前記ゲート電極の側壁部に配置される第１の絶縁膜
と、前記ゲート電極上に配置される第２の絶縁膜と、前
記第２の絶縁膜を介して配置される非単結晶シリコン膜
から成る島状領域と、前記島状領域上に電気的に分離し
て配置されるソース電極およびドレイン電極とを備えた
ことを特徴としている。

【００１７】請求項３に記載される本発明の薄膜トラン
ジスタの製造方法は、絶縁基板上に非単結晶シリコン膜
を形成し島状領域と成す工程と、前記絶縁基板および前
記島状領域上に絶縁膜を堆積しエッチングすることによ
り前記島状領域の側壁部のみに第１の絶縁膜を形成する
工程と、前記島状領域，前記第１の絶縁膜および前記絶
縁基板上に第２の絶縁膜を形成する工程と、前記島状領
域上に前記第２の絶縁膜を介してゲート電極を配置する
工程と、前記島状領域にソース／ドレイン領域及び活性
領域を形成する工程とを備えたことを特徴としている。

【００１８】また、請求項４に記載される本発明の薄膜
トランジスタの製造方法は、絶縁基板上にゲート電極を
形成する工程と、前記絶縁基板および前記ゲート電極上
に絶縁膜を堆積しエッチングすることにより前記ゲート
電極の側壁部のみに第１の絶縁膜を形成する工程と、前
記ゲート電極，前記第１の絶縁膜および前記絶縁基板上
に第２の絶縁膜を形成する工程と、前記ゲート電極上に
前記第２の絶縁膜を介して非単結晶シリコン膜を配置す
る工程と、前記非単結晶シリコン膜上に電気的に分離さ
れたソース／ドレイン電極を設置する工程とを備えたこ
とを特徴としている。

【００１９】

【作用】本発明の薄膜トランジスタによれば、上述した
ようにゲート電極あるいは非単結晶シリコン膜から成る
島状領域の側壁部には第１の絶縁膜が設けられ、更にゲ
ート電極あるいは非単結晶シリコン膜上にゲート絶縁膜
として第２の絶縁膜が設けられている。

【００２０】このような構成により、ゲート電極あるい
は非単結晶シリコン膜のエッジ部分に配置される第２の
絶縁膜が薄膜化されることがなく十分な膜厚で形成され
ているので、電界集中が生じてもゲート耐圧不良が生じ
ることがない。

【００２１】第１の絶縁膜の膜厚としては、ゲート電極
側壁部に設ける場合、また非単結晶シリコン膜側壁部に
設ける場合ともにゲート電極の膜厚と同等程度にしてお
けば十分である。

【００２２】また、このように第１，２の絶縁膜をそれ
ぞれ設けることにより、第１，２の絶縁膜の膜厚を個別
に制御できる。従って、高速応答性に優れたＴＦＴを得
るために第２の絶縁膜の膜厚を薄膜化しても、良好なゲ
ート耐圧を維持することができる。

【００２３】本発明の薄膜トランジスタの製造方法によ
れば、ゲート電極あるいは非単結晶シリコン膜から成る
島状領域の側壁部に複雑な制御の必要なく第１の絶縁膜
を設けることができる。

【００２４】この薄膜トランジスタの製造方法における
絶縁膜の成膜は種々公知の方法を用いることができる
が、第１の絶縁膜の成膜には熱酸化法は不向きである。
これは、第１の絶縁膜の成膜に熱酸化法を用いると、上
述したように基板との界面からも熱酸化が生じるため、
ゲート電極あるいは非単結晶シリコン膜が反り返ること
があるためである。これに対して、ゲート電極あるいは
非単結晶シリコン膜の側壁部にもゲート電極あるいは非
単結晶シリコン膜と同等の膜厚の第１の絶縁膜が形成さ
れることが望ましいため、第１の絶縁膜としては被覆性
に優れたＣＶＤ膜が好ましい。一方、第２の絶縁膜とし
ては、第１の絶縁膜に要求されるような制約がないた
め、種々の方法が使用可能である。

【００２５】

【実施例】以下に、図面を参照して本発明の一実施例の
ＴＦＴおよびその製造方法について詳述する。図１は本
発明の一実施例のコプラナー型のｐ−Ｓｉ・ＴＦＴのソ
ース／ドレイン方向に沿った断面図である。

【００２６】このＴＦＴ(1) は、透明なガラス基板(11)
上に島状のｐ−Ｓｉ膜から成る島状領域(21)が配置さ
れ、この島状領域(21)の側壁面(21a) には側壁面(21a)
を完全に被覆するように島状領域(21)と同等の膜厚の第
１の絶縁膜(23)が設置されている。

【００２７】そして、島状領域(21)および第１の絶縁膜
(23)を被覆するようにゲート絶縁膜として作用する第２
の絶縁膜(24)が配置され、この上にゲート電極(25)が配
置されている。

【００２８】そして、ゲート電極(25)直下の島状領域(2
1)を除いて不純物が添加されて成るソース／ドレイン領
域(26b),(26c) が形成されており、ソース／ドレイン領
域(26b),(26c) に挟まれた島状領域(21)は活性領域(26
a) を構成している。

【００２９】そして、第２の絶縁膜(24)およびゲート電
極(25)上には、ソース／ドレイン領域(26b),(26c) に相
当する部位にコンタクトホール(27b),(27c) を有する層
間絶縁膜(27)が配置され、コンタクトホール(27b),(27
c) を介してソース／ドレイン領域(26b),(26c) に接続
されるソース／ドレイン電極(28b),(28c) が配置されて
成っている。

【００３０】次に、上述したｐ−Ｓｉ・ＴＦＴ(1) の製
造方法について図２を参照して説明する。まず、ガラス
基板(11)上に減圧ＣＶＤ（ＬＰＣＶＤ）でアモルファス
シリコン膜を成膜し、600 ℃で20時間の熱処理を行って
1000オングストロームの膜厚の多結晶シリコン膜を固相
成長により形成した。この後、多結晶シリコン膜をＣＤ
Ｅ（Chemical Dry Etching）を用いてパターニングし、
図２（ａ）に示すように島状領域(21)を形成した。

【００３１】次いで、図２（ｂ）に示すように、基板温
度450 ℃の常圧ＣＶＤ法によりシリコン酸化膜（ＳｉＯ
₂ ）(22)を4000オングストロームの膜厚で堆積させた。
このシリコン酸化膜(22)をＲＩＥ(Reactive Ion Etchin
g)により3500オングストロームの膜厚だけ全面にわたっ
てエッチングし、続いて残った500 オングストロームの
厚さのシリコン酸化膜(22)を希フッ酸によりウェットエ
ッチングして除去することにより、図２（ｃ）に示すよ
うに、島状領域(21)の側壁部(21a) のみに約3000オング
ストロームの膜厚の酸化膜(23)を形成した。

【００３２】その後、図２（ｄ）に示すように、あらた
めて膜厚700 オングストロームのゲート酸化膜(24)を常
圧ＣＶＤ法により形成し、続いて減圧ＣＶＤ法で多結晶
シリコン膜を成膜し、パターニングしてゲート電極(25)
を形成した。そして、このゲート電極(25)をマスクとし
てリン（Ｐ）イオンをイオン注入してソース／ドレイン
領域(26a),(26c) および活性領域(26a) を形成した。
尚、不純物イオンの活性化は600 ℃の熱処理にて行っ
た。

【００３３】この後、図２（ｅ）に示すように、層間絶
縁膜(27)を常圧ＣＶＤ法で成膜した後、コンタクトホー
ル(27b),(27c) を形成してアルミニウム（Ａｌ）から成
るソース／ドレイン電極(28b),(28c) を配線してＴＦＴ
(1) が完成した。

【００３４】このＴＦＴ(1) のゲート耐圧を測定したと
ころ、平均値40Ｖであり、第１の絶縁膜(23)が配置され
ない以外は同様にして作成されたＴＦＴよりも10Ｖ以上
の耐圧向上がみられた。尚、このゲート耐圧の測定は、
ゲートリーク電流が１μＡ／cm² となる電圧で定義し
た。

【００３５】上述したように、この実施例のＴＦＴ(1)
によれば、ゲート絶縁膜として700オングストロームと
非常に薄膜の第２の絶縁膜(24)を配置したにもかかわら
ず、ゲート絶縁膜が厚膜に形成されたＴＦＴと遜色ない
良好なゲート耐圧を得ることができた。

【００３６】また、上述したように、この実施例のＴＦ
Ｔ(1) の製造においては、600 ℃を越える高温プロセス
が必要ないため、大規模な製造設備が不要であり、しか
も良好な生産性が確保できる。

【００３７】次に、本発明の他の実施例の逆スタガー型
のａ−Ｓｉ・ＴＦＴ(101) について図３および図４を参
照して説明する。このａ−Ｓｉ・ＴＦＴ(101) は、図３
に示すように、ガラス基板(111) 上にＭｏ−Ｔａ合金か
ら成るゲート電極(121) が配置され、ゲート電極(121)
の側壁部(121a)には側壁部(121a)を完全に被覆するよう
なゲート電極(121) と同等の膜厚を有する第１の絶縁膜
(123) が設置されている。

【００３８】そして、ゲート電極(121) および第１の絶
縁膜(123) を完全に被覆する第２の絶縁膜(124) が設置
され、この上に島状のａ−Ｓｉ膜(126) が配置されてい
る。更に、ａ−Ｓｉ膜(126) 上には電気的に分離された
ソース／ドレイン電極(128b),(128c) がａ−Ｓｉにリン
（Ｐ）イオンが添加されて成るオーミックコンタクト層
(127b),(127c) を介して配置されて成っている。

【００３９】次に、図４を参照して、この実施例のａ−
Ｓｉ・ＴＦＴ(101) の製造方法について説明する。ま
ず、図４（ａ）に示すようにガラス基板(111) 上にＭｏ
−Ｔａ合金をスパッタ法により2000オングストロームの
膜厚で成膜し、ＣＤＥにてパターニングしてゲート電極
(121) を形成した。

【００４０】この上部に、シリコン酸化膜をプラズマＣ
ＶＤにより5000オングストロームの厚さに成膜し、この
シリコン酸化膜の4500オングストロームについてはＲＩ
Ｅで全面的にエッチングした。続いて、残った500 オン
グストロームの厚さの酸化膜をウェットエッチングで除
去し、その結果、平坦部の酸化膜が除去され、図４
（ｂ）に示すようにゲート電極(121) の側壁部(121a)の
みに約4000オングストロームの第１の酸化膜(123) を形
成した。

【００４１】この後、図４（ｃ）に示すようにあらため
て1000オングストロームの膜厚さでシリコン窒化膜を第
２の絶縁膜(124) としてプラズマＣＶＤで形成し、連続
してａ−Ｓｉ膜(126')およびａ−Ｓｉにリン（Ｐ）イオ
ンが添加されて成るオーミックコンタクト膜(127')を成
膜した。

【００４２】そして、図４（ｄ）に示すように、このａ
−Ｓｉ膜(126')およびオーミックコンタクト膜(127')を
パターニングして島状のａ−Ｓｉ膜(126) ，オーミック
コンタクト膜(127')とし素子分離を行った後、アルミニ
ウム（Ａｌ）膜(128')を堆積した。

【００４３】更に、図４（ｅ）に示すように、アルミニ
ウム（Ａｌ）膜(128')，オーミックコンタクト膜(127')
を順次パターニングすることによりオーミックコンタク
ト層(127) ，ソース／ドレイン電極(128b),(128c) を形
成し、ＴＦＴ(101) を作成した。

【００４４】このＴＦＴ(101) のゲート耐圧を測定した
ところ、平均値60Ｖであり、やはり第１の絶縁膜(123)
が配置されていない他は同様にして製造されたＴＦＴと
比較して10Ｖ以上の耐圧向上がみられた。尚、ゲート耐
圧の定義は前述したと同じである。

【００４５】また、このａ−Ｓｉ・ＴＦＴ(101) の製造
方法によれば、上述した実施例の如く結晶化工程あるい
は活性化工程のような高温プロセスが不要となるため、
一層の設備の簡略化が可能となり、生産性が向上する。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
ゲート絶縁膜の膜厚が薄膜であっても、ゲート耐圧が大
幅に向上された薄膜トランジスタとすることができる。
また、本発明の製造方法によれば、このようにゲート耐
圧に優れた薄膜トランジスタを、製造プロセスの大幅な
複雑化を伴うことなく製造することができる。

【図面の簡単な説明】

【図１】図１は、この発明の一実施例のｐ−Ｓｉ・ＴＦ
Ｔの概略断面図である。

【図２】図２は、図１のｐ−Ｓｉ・ＴＦＴの概略製造プ
ロセスを示す図である。

【図３】図３は、この発明の他の実施例のａ−Ｓｉ・Ｔ
ＦＴの概略断面図である。

【図４】図４は、図３のａ−Ｓｉ・ＴＦＴの概略製造プ
ロセスを示す図である。

【符号の説明】

(1),(101) …ＴＦＴ (11),(111)…ガラス基板 (21)…島状領域 (23),(123)…第１の絶縁膜 (24),(124)…第２の絶縁膜 (121) …ゲート電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に配置される非単結晶シリコ
   ン膜から成る島状領域と、前記島状領域の側壁部に配置
   される第１の絶縁膜と、前記島状領域上に配置される第
   ２の絶縁膜と、前記島状領域上に第２の絶縁膜を介して
   配置されるゲート電極とを備えたことを特徴とする薄膜
   トランジスタ。
2. 【請求項２】 絶縁基板上に配置されるゲート電極と、
   前記ゲート電極の側壁部に配置される第１の絶縁膜と、
   前記ゲート電極上に配置される第２の絶縁膜と、前記第
   ２の絶縁膜を介して配置される非単結晶シリコン膜から
   成る島状領域と、前記島状領域上に電気的に分離して配
   置されるソース電極およびドレイン電極とを備えたこと
   を特徴とした薄膜トランジスタ。
3. 【請求項３】 絶縁基板上に非単結晶シリコン膜を形成
   し島状領域と成す工程と、前記絶縁基板および前記島状
   領域上に絶縁膜を堆積しエッチングすることにより前記
   島状領域の側壁部のみに第１の絶縁膜を形成する工程
   と、前記島状領域，前記第１の絶縁膜および前記絶縁基
   板上に第２の絶縁膜を形成する工程と、前記島状領域上
   に前記第２の絶縁膜を介してゲート電極を配置する工程
   と、前記島状領域にソース／ドレイン領域及び活性領域
   を形成する工程とを備えたことを特徴とする薄膜トラン
   ジスタおよびその製造方法。
4. 【請求項４】 絶縁基板上にゲート電極を形成する工程
   と、前記絶縁基板および前記ゲート電極上に絶縁膜を堆
   積しエッチングすることにより前記ゲート電極の側壁部
   のみに第１の絶縁膜を形成する工程と、前記ゲート電
   極，前記第１の絶縁膜および前記絶縁基板上に第２の絶
   縁膜を形成する工程と、前記ゲート電極上に前記第２の
   絶縁膜を介して非単結晶シリコン膜を配置する工程と、
   前記非単結晶シリコン膜上に電気的に分離されたソース
   ／ドレイン電極を設置する工程とを備えたことを特徴と
   する薄膜トランジスタおよびその製造方法。