JPH06272032A

JPH06272032A - スパッタリング用チタンシリサイドターゲット及びその製造方法

Info

Publication number: JPH06272032A
Application number: JP8394193A
Authority: JP
Inventors: Osamu Kanano; 治叶野; Koichi Yasui; 浩一安井; Yasuyuki Sato; 康之佐藤; Yasuhiro Yamakoshi; 康廣山越
Original assignee: Japan Energy Corp
Current assignee: Eneos Corp
Priority date: 1993-03-19
Filing date: 1993-03-19
Publication date: 1994-09-27
Anticipated expiration: 2013-08-20
Also published as: JP2789547B2

Abstract

(57)【要約】【目的】パーティクルの発生数が極めて少ないスパッ
タリング用チタンシリサイドターゲットの開発。【構成】Ｓｉ／Ｔｉモル比を２．００〜２．３５と
し、スパッタ面のＳｉ相の面積比率を２３％以下として
Ｓｉ相の存在比率を低減しそしてスパッタ面の１０μｍ
以上の粗大Ｓｉ相の存在量を１０ケ／ｍｍ² 以下として
Ｓｉ相を微細化し、密度を９９％以上とし、表面の加工
変質層を除去し、表面粗さを１μｍ以下として初期パー
ティクルを減じることにより、パーティクルの発生を大
幅に減じる。最大粒径２０μｍ以下のＳｉ粉と最大粒径
６０μｍ以下のＴｉ、ＴｉＨ₂ 粉とを上記比率に混合
し、混合粉を合成してＴｉＳｉ_x 粉を生成し、ホットプ
レスし、機械加工後、加工変質層を除去する表面処理を
行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーティクルの発生数
を従来より激減せしめうるスパッタリング用チタンシリ
サイドターゲット及びその製造方法に関するものであ
る。本発明のチタンシリサイドターゲットを使用してス
パッタリングプロセスにより形成される成膜は、配線幅
の非常に小さな高集積ＬＳＩの成膜として非常に有用で
あり、新たな高集積（４Ｍビット、１６Ｍビット、６４
Ｍビット等）ＬＳＩ、ＶＬＳＩ等の半導体デバイスに使
用される。

【０００２】

【従来の技術】ＬＳＩ半導体デバイスの電極或いは配線
としてポリシリコンが従来用いられてきたが、ＬＳＩ半
導体デバイスの高集積化に伴い、抵抗による信号伝搬遅
延が問題化している。一方、セルフアライン法による配
線等の形成を容易ならしめるため電極として融点の高い
材料の使用が所望されている。こうした状況において、
ポリシリコンより抵抗率が低く、シリコンゲートプロセ
スとの互換性を有する金属シリサイド配線及び電極が使
用されている。そうした金属シリサイドの例が、タング
ステンシリサイド（ＷＳｉ_x ）、モリブデンシリサイド
（ＭｏＳｉ_x ）、タンタルシリサイド（ＴａＳｉ_x ）、
チタンシリサイド（ＴｉＳｉ_x ）、コバルトシリサイド
（ＣｏＳｉ_x ）、クロムシリサイド（ＣｒＳｉ_x ）等の
高融点金属シリサイドである。こうした金属シリサイド
成膜は、スパッタリング用シリサイドターゲットをスパ
ッタすることにより形成される。スパッタリング用シリ
サイドターゲットとしては、モル比ｘを２以下とすると
成膜した際に膜応力が高く、剥離しやすいという理由の
ためにシリコン／金属のモル比が２を超えるスパッタリ
ング用シリサイドターゲットが使用されることが多い。
特に、チタンシリサイドターゲットとしては、シリコン
／チタンのモル比が２．４０以上のもののみが使用され
てきた。

【０００３】こうした金属シリサイドの内でも、チタン
シリサイドが特に今後の高集積ＶＬＳＩ用途に有用な材
料の一つとして注目を浴びつつある。

【０００４】チタンシリサイドターゲットは従来、上記
のように、シリコン／チタンのモル比が２．４０以上の
ものしか使用されておらず、シリコン粉末とチタン粉末
とシリコン／チタンのモル比が２．４０以上に混合しそ
して合成することにより生成した合成シリサイド粉末を
加圧・焼結し、所定の寸法に機械加工することにより製
造されている。

【０００５】

【発明が解決しようとする課題】近時、ＬＳＩ半導体デ
バイスの集積度が上がり（４Ｍビット、１６Ｍビット、
６４Ｍビット等）、配線幅が１μｍ以下と微細化されつ
つある。この場合、ターゲットからのパーティクル発生
が重大な問題として認識されている。パーティクルと
は、スパッタに際してターゲットから飛散する粒子を云
い、これらは基板上の皮膜に直接付着したり、或いは周
囲壁乃至部品に付着・堆積後剥離して皮膜上に付着し、
配線の断線、短絡等の重大な問題を引き起こす。電子デ
バイスの回路の高集積化・微細化が進むにつれ、パーテ
ィクル問題は益々重大な問題となる。モル比２．４０以
上のチタンシリサイドターゲットの使用例が増加するに
つれ、こうしたターゲットは、スパッタリング時に発生
するパーティクルが非常に多くて高集積化したＶＬＳＩ
の用途には不適であることが改めて問題視されるように
なった。

【０００６】従来から、金属シリサイドターゲットのパ
ーティクルの発生には遊離シリコン相のうちの粗大なも
のが大きく関与していることは認識されていた。そうし
た認識に基づいて、例えば、特開平４−１９１３６６号
は、高融点金属とＳｉとからなるシリサイドターゲット
において、遊離しているＳｉ粒子の平均粒径が３０μｍ
以下で、かつ表面及び断面において粒径４０μｍ以上の
遊離Ｓｉ粒が５０個／ｍｍ² 以下であることを特徴とす
るシリサイドターゲット及びその製造方法を開示してい
る。本件出願人に係る特開平５−１３７０号は、更に規
制を強めて、金属シリサイドターゲットのスパッタ面に
現れる１０μｍ以上の粗大シリコン相の存在量が１０ケ
／ｍｍ² 以下であることを特徴とする金属シリサイドタ
ーゲット及びその製造方法を開示している。

【０００７】上記２つの特許公報はチタンをも含めて金
属シリサイド全般を対象としているが、いずれもその実
施例においてはタングステンシリサイドのみを取り扱う
のみであり、実際にチタンを取り扱った実施例は呈示し
ていない。チタンシリサイドターゲットへの有用性への
認識が進み、その使用例が増えるにつれ、チタンシリサ
イドの場合には上記のような規制ではまだパーティクル
の発生数が多く、不十分であることが新たに認識される
ようになった。

【０００８】本発明の課題は、パーティクルの発生数が
極めて少ないスパッタリング用チタンシリサイドターゲ
ットを製造する技術を確立することである。

【０００９】

【課題を解決するための手段】本発明者は、特にチタン
シリサイドターゲットを対象としてパーティクル問題の
解決のために研究を続けた結果、チタンシリサイドター
ゲットの場合、シリコン／チタンのモル比が従来のよう
に２．４０以上では、どうしてもパーティクルの許容限
を超える発生が回避できず、シリコン／チタンのモル比
を２．００〜２．３５とした上で、Ｓｉ相の存在比率の低減、Ｓｉ相の微細化、ターゲット密度の上昇、及び表面の加工変質層の除去を更に徹底して実施することによりパーティクルを極端
に減少せしめることができることを見出した。シリコン
／チタンのモル比を２．００〜２．３５と減少しても、
成膜の性能上なんら問題を生じないことも確認された。
従来のチタンシリサイドターゲットを用いた場合パーテ
ィクルの発生数が７０００〜８０００ケ／ウエハーであ
ったのが、本発明により実に５０〜６０ケ／ウエハーま
でにも激減できることが見出された。こうしたパーティ
クル激減の様相はチタンシリサイドターゲットに固有の
もので、他の種類の高融点金属シリサイドには見られな
いものである。

【００１０】この知見に基づき、本発明は、（１）シリ
コン／チタンのモル比が２．００〜２．３５であり、ス
パッタ面に現れるシリコン相の面積比率が２３％以下で
あり、スパッタ面に現れる１０μｍ以上の粗大シリコン
相の存在量が１０ケ／ｍｍ²以下であり、密度が９９％
以上であり、そして表面の加工変質層を除去し、表面粗
さを１μｍ以下としたことを特徴とするスパッタリング
用チタンシリサイドターゲット並びに（２）最大粒径２
０μｍ以下のシリコン粉末と最大粒径６０μｍ以下のチ
タン粉末乃至水素化チタン粉末とをシリコン／チタンの
モル比が２．００〜２．３５の範囲となるよう混合し、
得られた混合粉末を、水素化チタン粉末の場合には脱水
素を行った後或いは行いつつ、合成してチタンシリサイ
ド粉末を生成し、該チタンシリサイド粉末をホットプレ
スして９９％以上の密度の焼結体を生成し、該焼結体を
所定寸法に機械加工しそして後加工変質層を除去する表
面処理を行って表面粗さを１μｍ以下とし、スパッタ面
に現れるシリコン相の面積比率が２３％以下でありそし
てスパッタ面に現れる１０μｍ以上の粗大シリコン相の
存在量が１０ケ／ｍｍ² 以下であるターゲットを生成す
ることを特徴とするスパッタリング用チタンシリサイド
ターゲットの製造方法を提供するものである。

【００１１】

【作用】本発明は、チタンシリサイドターゲットにおい
て、シリコン／チタンのモル比を従来の２．４０以上か
ら２．００〜２．３５へと減じて遊離シリコンの発生確
率の総量規制を行い、スパッタ面に現れるシリコン相の
面積比率を２３％以下としてＳｉ相の存在比率を低減
し、スパッタ面に現れる１０μｍ以上の粗大シリコン相
の存在量を１０ケ／ｍｍ² 以下としてＳｉ相の微細化を
行い、ターゲット密度を９９％以上にしてパーティクル
発生源となる内部空隙を減じ、そして表面の加工変質層
を除去し、表面粗さを１μｍ以下にすることによりスパ
ッタリングの初期に多く発生する初期パーティクルを減
じることにより、パーティクルの発生量を従来より大幅
に減じたものである。

【００１２】原料シリコン粉末は、半導体用ポリシリコ
ンチップのような原料を例えばボールミルで１２〜２８
時間アルゴン雰囲気中で粉砕される。従来はこれを篩別
してそのまま使用していたのであるが、本発明に従え
ば、粉砕シリコン粉末は更に微粉砕用粉砕機で２次微粉
砕され、２０μｍ以上の粗粒が排除される。微粉砕用粉
砕機としては、汚染対策を実施した市販の微粉砕機であ
ればいずれも使用しうるが、例えば次のような市販製品
がある：・超微細粉砕機オングミル（ホソカワミクロン株式会社
製）・超音速ジェット粉砕機Ｉ型及びＰＪＭ型（日本ニュー
マチック工業株式会社製）・カレントジェット（日清エンジニアリング株式会社
製）・シングルトラックジェットミル（株式会社セイシン企
業製）・新型超微粉砕機（川崎重工業株式会社製）・カウンタージェットミル（株式会社イトマンエンジニ
アリング製）この２次微粉砕することにより、実際上、１０μｍ以上
の、特には８μｍ以上の粗粒はほとんど零となる。

【００１３】原料チタン粉末としては、例えばボールミ
ルその他の粉砕機で微粉砕したチタン粉末或いは水素化
チタン粉末が使用される。最大粒径が例えば６０μｍ以
下、好ましくは４５μｍ以下のチタン粉末或いは水素化
チタン粉末が使用される。酸素含有量の多いターゲット
を用いてスパッタリングを行うと、酸素の放離により、
ターゲットの割れ、生成皮膜の酸化、皮膜品質のバラツ
キ等が生じて好ましくない。チタン源として水素化チタ
ン（ＴｉＨ₂ ）粉末を使用し、後にそれを脱水素するこ
とによりターゲットの酸素含有量を低減することができ
る。水素化チタンは粉砕が容易である点からも有利であ
る。

【００１４】チタン粉末及びシリコン粉末原料として
は、放射性元素、アルカリ金属、遷移元素、重金属、酸
素等の含有量を極微量にまで低減したものを使用するこ
とが好ましい。５〜９Ｎ（99.999〜99.9999999wt％）以
上の純度を有するそうした原料シリコン粉末は容易に市
販入手しうる。原料チタン粉末についても、チタンがク
ロール法で一般に製造され、同法で製造したチタンは放
射性元素は比較的少ないが、鉄等の重金属はは反応容器
からの汚染が１００ｐｐｍ程度あり、また酸素もチタン
との親和力が強いので数１０００ｐｐｍ含まれている。
従って、ヨード化物の熱分解法、溶融塩電解法等を用い
て高純度化したものを使用することが推奨される。

【００１５】こうしたチタン及びシリコン原料粉末をＳ
ｉ／Ｔｉ＝２．００〜２．３５の範囲内で目標とするチ
タンシリサイドに対応する所定の比率の下でＶ型ミキサ
等により混合する。続いての合成工程でのシリコン揮発
分を見込んでシリコンを若干多めにするのが通例であ
る。そうしたシリコン揮発分は使用される設備及び条件
において的確に把握することができ、最小限量のシリコ
ン過剰量とすることが望ましい。これら混合粉末は高温
真空炉内で合成処理を受ける。水素化チタン粉末（Ｔｉ
Ｈ₂ ）を使用する場合には脱水素処理と合成処理とが併
せて行われる。通常、脱水素を行った後、温度を上げて
合成を行うが、脱水素を行いながら合成を行うこともで
きる。合成反応は発熱反応である。シリサイド合成条件
は次の通りである：真空度：１０^-3〜１０^-5Ｔｏｒｒ温度：８００〜１１５０℃ 時間：Ｔｉ＋ｘＳｉ→ＴｉＳｉ_x （ｘ＝２．００〜２．
３５）による合成反応に充分な時間

【００１６】合成を終えたシリサイドは真空中で冷却
し、５０℃以下に冷却した後炉から取出される。次い
で、合成シリサイドをボールミル、振動ミルその他の粉
砕機により粉砕し、分級を行って合成シリサイド粉末を
得る。ボールミル粉砕中Ｏ₂ 量が増加するのを防止する
ためＡｒ置換雰囲気で行う等の配慮も必要である。ま
た、Ｆｅ等の汚染防止目的にチタンライニング球、チタ
ン球等を使用することが好ましい。合成シリサイド粉末
は、好ましくは５０メッシュ以下、より好ましくは２０
０メッシュ以下に乾式篩で篩別して粒度を揃えるのが有
益である。

【００１７】モル比の調整が必要とされる場合には、粗
大シリコンを含まない原料シリサイドとは異なるモル比
を有するシリサイド粉末が必要に応じ加えられる。添加
シリサイド粉末も、−５０メッシュ、好ましくは−２０
０メッシュのものが使用される。原料シリサイド粉末と
添加シリサイド粉末とは例えばＶ型ミキサを使用して充
分に混合する。ホツトプレス前の組成調整をシリサイド
粉末を用いて行うことは、凝集シリコンに起因するパー
ティクル発生の防止に役立つ。パーティクルの発生に凝
集シリコン中に取込まれた粒子もまた関与する。従っ
て、ホットプレス前の組成比調整に凝集しやすいシリコ
ン粉末を加えずにシリサイド粉末を添加することにより
パーティクルの発生が抑制される。

【００１８】この後ホットプレスが実施される。ホット
プレスはシリサイド粉末の充分なる高密度化を図るよう
実施することが肝要である。ホットプレスする際に、予
荷重をかけプレス後ホールドすることが好ましい。ホッ
トプレス条件は次の通りである：真空度：１０^-5〜１０^-6Ｔｏｒｒ温度：１０００〜１３２０℃ プレス圧：２５０〜６００ｋｇ・ｃｍ² 時間：３０分〜３時間ホールド時間：長い方がよいが最小３０分ホットプレスは、チタンシリサイド粉末を型入れし、昇
温を開始して１０００〜１３２０℃のうちの目標温度に
達したら、その温度水準を維持しつつ所定のプレス圧の
適用を開始する。プレス圧の適用により材料は次第に減
厚され、或る時点を超えると材料厚さは一定に達し、そ
れ以上減厚されない。この状態で一般にプレス圧の適用
が解除されるが、高密度化をより増進するには、プレス
時に予荷重をかけておいて上記時点以降例えば３０分以
上その状態で保持することが効果的である。これをホー
ルドとここでは呼ぶ。こうして、９９％以上の密度を有
する高密度焼結体を得る。

【００１９】微細な合成シリサイド粉を原料とし高温で
充分の時間プレスを行うことにより粒間の焼結は進行
し、均一な焼結組織が生成される。この場合、ホットプ
レスは固相焼結である。通常の多くの方法は焼結時に液
相を発生するが、これはパーティクルの発生を生じ易い
ことが見出された。そこで、本発明では、上記の条件の
下で固相焼結を実施する。

【００２０】プレス後、プレス品は取出され、機械加工
により所定寸法のスパッタ用ターゲットに仕上げられ
る。その後、本発明においては、加工変質層を除去し、
併せて表面平滑化を行う加工変質層除去工程が組み込ま
れる。加工変質層除去工程はラッピング処理、ケミカル
エッチング処理、電解ポリッシング、プリスパッタのよ
うな適宜の表面処理により行われる。この後、超音波洗
浄、真空乾燥を行って製品とされ、最後に、得られたタ
ーゲットはバッキングプレートにボンディングされる。
この表面処理により、処理前５．０μｍ程度の表面粗さ
（Ｒ_a ）を１．０μｍ以下とする。この加工変質層除去
工程は初期パーティクルの発生の抑制に非常に有効であ
ることが見出された。スパッタリングの初期にパーティ
クルは多量に発生し、それらが例えば装置内壁に付着し
そして剥離して皮膜上に付着する。初期発生パーティク
ルを抑制することによりウエハー上に付着するパーティ
クル総数を大幅に低減することができる。

【００２１】こうして、スパッタ面に現れるシリコン相
の面積比率が２３％以下であり、スパッタ面に現れる１
０μｍ以上の粗大シリコン相の存在量が１０ケ／ｍｍ²
以下であり、密度が９９％以上であり、そして表面の加
工変質層を除去し、表面粗さを１μｍ以下にしたシリコ
ン／チタンのモル比が２．００〜２．３５であるチタン
シリサイドターゲットが実現される。シリコン／チタン
のモル比を従来の２．４０以上から２．００〜２．３５
へと減じることにより遊離シリコンの発生確率の総量規
制を行いそして併せて原料粉末の粒度管理と合成及び焼
結工程の管理を通してスパッタ面に現れるシリコン相の
面積比率が２３％以下へそしてスパッタ面に現れる１０
μｍ以上の粗大シリコン相の存在量を１０ケ／ｍｍ² 以
下とし、ターゲット密度を９９％以上にして内部空隙を
減じ、そして表面の加工変質層を除去し、表面粗さを１
μｍ以下にすることにより、これら効果が相まって、パ
ーティクルの発生量を従来より大幅に減じることに成功
したものである。シリコン相の面積比率を２３％以下へ
そしてスパッタ面に現れる１０μｍ以上の粗大シリコン
相の存在量を１０ケ／ｍｍ² 以下とするのがよいことは
多くの実験を通して確認され、従来よりシリコン相の存
在比率の低減化及び微細化を一層厳格にすることによ
り、他の要件と相まって高い信頼性をもってパーティク
ルの発生を激減し得たものである。

【００２２】尚、スパッタ面に現れるシリコン相の面積
比率並びに１０μｍ以上の粗大シリコン相の存在量は、
顕微鏡で１００倍に拡大し、目視により測定及び計数す
ることにより行った。

【００２３】

【実施例】以下、実施例及び比較例を呈示する。

【００２４】（実施例１）ボールミルで１４時間粉砕し
たＳｉ粉末を２００メッシュの篩で篩別し、得られたＳ
ｉ粉末を更にカウンタージェットミルにかけて微粉砕し
た最大粒径８μｍのＳｉ粉末と、最大粒径４５μｍのＴ
ｉＨ₂ 粉末とをＳｉ／Ｔｉ＝２．１５となるように混合
して、６００℃の温度で脱水素そして１０００℃の温度
で合成を行い、チタンシリサイド粉末を得た。このチタ
ンシリサイド粉末を１２００℃でホットプレスし、機械
加工、表面処理及びボンディングを経てスパッタリング
ターゲットとした。このターゲットの特性は次の通りで
あった：Ｓｉ／Ｔｉ＝２．１３、スパッタ面に現れたＳ
ｉ相の面積比＝１３．４％、スパッタ面に現れた１０μ
ｍ以上のＳｉ相の数＝０ケ／ｍｍ² 、密度＝９９．８％
そして表面粗さＲ_a ＝０．６μｍ。このターゲットを用
いてスパッタリングによりチタンシリサイド膜を作製
し、ウエハー上のパーティクルをレーザー法により測定
した。０．５μｍ以上のパーティクルは６インチウエハ
ー上で５ケのみであった。

【００２５】（実施例２）チタン原料粉末としてＴｉＨ
₂ 粉末の代わりにＴｉ粉末（最大粒径４５μｍ）を用い
て実施例１とまったく同様にしてターゲットを作製し
た。実施例１とまったく同じ結果を得た。

【００２６】（比較例１）最大粒径８μｍのＳｉ粉末と
最大粒径４５μｍのＴｉ粉末とを本発明の規定する範囲
よりＳｉが多いＳｉ／Ｔｉ＝２．６５となるように混合
して、実施例２と同様にして合成を行い、チタンシリサ
イド粉末を得た。このチタンシリサイド粉末をホットプ
レスし、機械加工、表面処理及びボンディングを経て最
終的にＴｉＳｉ_2.60のスパッタリングターゲットとし
た。このＴｉＳｉ_2.60ターゲットのスパッタ面に現れた
Ｓｉ相の面積比＝３０．０％、スパッタ面に現れた１０
μｍ以上のＳｉ相の数＝０ケ／ｍｍ² 、密度＝９９．９
％そして表面粗さＲ_a ＝０．６μｍであった。このター
ゲットを用いてスパッタリングによりチタンシリサイド
膜を作製し、ウエハー上のパーティクルをレーザー法に
より測定した。０．５μｍ以上のパーティクルは６イン
チウエハー上で１５０ケであった。本発明の規定する範
囲よりＳｉが多いＳｉ／Ｔｉ＝２．６５としたため、ス
パッタ面に現れたＳｉ相の面積比＝３０．０％と大きく
なり、パーティクル量が増加した。

【００２７】（比較例２）最大粒径４５μｍの大きな粒
子を含むＳｉ粉末と最大粒径４５μｍのＴｉ粉末とを用
いて同様にして最終的にＳｉ／Ｔｉ＝２．１３のスパッ
タリングターゲットを作製した。このＴｉＳｉ_2.13ター
ゲットのスパッタ面に現れたＳｉ相の面積比＝１３．４
％、スパッタ面に現れた１０μｍ以上（最大Ｓｉ相寸法
４５μｍ）のＳｉ相の数＝４０ケ／ｍｍ² 、密度＝９
９．８％そして表面粗さＲ_a ＝０．６μｍであった。こ
のターゲットを用いてスパッタリングによりチタンシリ
サイド膜を作製し、ウエハー上のパーティクルをレーザ
ー法により測定した。０．５μｍ以上のパーティクルは
６インチウエハー上で５００ケであった。最大粒径の大
きなＳｉ粉末を使用したため、Ｓｉ相の寸法が大きくな
り、パーティクル量が増加した。

【００２８】（比較例３）実施例１と同じ方法でＴｉＳ
ｉ_2.13のチタンシリサイドターゲットを作製したが、加
工変質層の除去を行わないで最終製品とした。この時の
ターゲット表面粗さは５μｍであった。このターゲット
を用いた場合の０．５μｍ以上のパーティクルは６イン
チウエハー上で５００ケであった。加工変質層の除去処
理の重要性がわかる。

【００２９】

【発明の効果】チタンシリサイドのパーティクル問題に
実際的に取り組み、シリコン／チタンのモル比を２．０
０〜２．３５へと減じて、スパッタ面に現れるシリコン
相の面積比率、スパッタ面に現れる１０μｍ以上の粗大
シリコン相の存在量、ターゲット密度、そして表面の加
工変質層の除去を通して、パーティクルの発生量を従来
より大幅に減じることに成功した。配線幅の小さな高集
積ＬＳＩの成膜として今後大いに期待されるチタンシリ
サイドを今後の高集積（４Ｍビット、１６Ｍビット、６
４Ｍビット等）ＬＳＩ、ＶＬＳＩ等の半導体デバイスに
おいて実用化することに貢献する。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山越康廣茨城県北茨城市華川町臼場187番地４株式会社日鉱共石磯原工場内

Claims

【特許請求の範囲】

【請求項１】シリコン／チタンのモル比が２．００〜
２．３５であり、スパッタ面に現れるシリコン相の面積
比率が２３％以下であり、スパッタ面に現れる１０μｍ
以上の粗大シリコン相の存在量が１０ケ／ｍｍ² 以下で
あり、密度が９９％以上であり、そして表面の加工変質
層を除去し、表面粗さを１μｍ以下としたことを特徴と
するスパッタリング用チタンシリサイドターゲット。
【請求項２】最大粒径２０μｍ以下のシリコン粉末と
最大粒径６０μｍ以下のチタン粉末乃至水素化チタン粉
末とをシリコン／チタンのモル比が２．００〜２．３５
の範囲となるよう混合し、得られた混合粉末を、水素化
チタン粉末の場合には脱水素を行った後或いは行いつ
つ、合成してチタンシリサイド粉末を生成し、該チタン
シリサイド粉末をホットプレスして９９％以上の密度の
焼結体を生成し、該焼結体を所定寸法に機械加工しそし
て後加工変質層を除去する表面処理を行って表面粗さを
１μｍ以下とし、スパッタ面に現れるシリコン相の面積
比率が２３％以下でありそしてスパッタ面に現れる１０
μｍ以上の粗大シリコン相の存在量が１０ケ／ｍｍ² 以
下であるターゲットを生成することを特徴とするスパッ
タリング用チタンシリサイドターゲットの製造方法。