JPH0626368B2 - 通信制御方式および通信アダプタ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、コンピュータシステムの通信データ処理の高
速化に適した通信制御方式に関する。

［従来の技術］ 近年、データ通信速度の高速化と、コンピュータシステ
ムのデータ処理の大容量化に伴い、コンピュータシステ
ムでの通信制御方式も、シリアル−パラレル変換回路、
誤り検出回路等からなる通信制御部のみを搭載した通信
アダプタに対し、システムの主プロセッサが逐次データ
処理を実行する方式から、通信アダプタの中に通信制御
部の他、通信制御処理専用の副プロセッサ、メモリ等を
設け、主プロセッサにおける通信制御処理負荷低減を図
るような方式に変化しつつある。

またハイレベルデータリンク制御手順（ＨＤＣＬ）のよ
うな、複数の通信データ（フレーム）を連続的に転送
し、それに対し、一括して１つの応答フレームでデータ
転送の成功を通知するような高スループットを期待した
通信プロトコルの普及により、通信アダプタが主プロセ
ッサの関与なしに、データ転送、応答送出を高速に処理
する方式をとるようになってきた。

第２図は、このような通信制御方式を説明するためのも
のである。ＡシステムからＢシステムへのデータ転送を
例にとり、Ａシステムの主プロセッサは、任意の２つの
時点でＢシステムへの送信要求１，２を持つものとす
る。まず、送信要求１にしたがい、２フレームの送信指
示６をＡシステムの通信アダプタへ与える。これに応じ
てＡシステムの通信アダプタはフレーム１，２を順次送
信する。この場合、送信指示６の同一宛先の最終フレー
ムであるフレーム２については、フレーム中の応答（送
達確認応答）要フラグをオンし、応答を待つ。Ｂシステ
ムの通信アダプタは、フレーム受信毎に受信報告１，２
をＢシステムの主プロセッサに報告する。この時、主プ
ロセッサは受信報告の紛失を避けるため、受信報告１，
２に対し、処理可能指示１，２を通信アダプタに対し発
行する。通信アダプタはこの指示があるまで次の受信報
告を主プロセッサに対し発行することはできない。

Ｂシステムの通信アダプタは、フレーム１，２を受信し
た時点で、データ通信の成功を知らせるための応答２を
Ａシステムへ送信する。Ａシステムの通信アダプタは、
２つのフレームの送信終了報告６を主プロセッサへ報告
する。

これを受けてＡシステムの主プロセッサは、以前に発生
している送信要求２に対応する送信指示７を発行し、通
信アダプタはフレーム３，４，５の送信を行う。ここ
で、第２図に示す如く、Ｂシステムにおいて、受信報告
３に対する処理可能指示３が、通信アダプタでのフレー
ム４受信時より遅れて発行されている場合には、通信ア
ダプタで処理可能指示３の発行を待って受信報告４を主
プロセッサへ報告する。Ｂシステムの通信アダプタは、
送信指示７の最終フレームであるフレーム５（応答要フ
ラグオン）を受信した時点でＡシステムに対し応答３を
送信し、これを受けてＡシステムの通信アダプタは送信
終了報告７を主プロセッサへ報告する。

第６図は、一つのワークステーションWS-0が、同一の通
信路を用いて、それぞれ異なる通信プロトコル1,2,3に
したがって、単一の通信アダプタによるデータ送受信制
御により他のワークステーションWS-1,WS-2,WS-3と通信
を行おうとする場合のシステム概念図である。ワークス
テーション内の主プロセッサによるソフトウエア制御で
は、送信要求受け付け処理により、一つのプロトコルか
らの送信要求に対して、他のプロトコルからの送信要求
状況およびハードウエア（通信アダプタ）の使用状況を
調査し、すぐに実行できないものに対しては「保留」す
る等の処理が必要となる。

［発明が解決しようとする課題］ 上記従来技術は、任意の時点で発生する複数フレームか
らなるデータ送信要求に対して、通信アダプタは、１つ
の送信要求を受け付け、この送信指示で示される一連の
複数フレームについて、一旦、送信を始めると、その送
信中には次の送信指示を受け付けない。すなわち、この
送信に対する相手からの応答を受けるまで、次の送信指
示を受け付けない。このため、次のような問題が生じ、
データ通信の高速化の支障となっていた。

・１回のデータ送信要求ごとに、それを終結させるため
相手システムからの応答が必要となる。

・任意の時点で発生する送信要求について、その発生時
点で、通信アダプタに対し、主プロセッサが送信指示を
できず、通信アダプタで処理中の送信動作終結を待たな
ければならない場合がある。

また、複数のプロトコルの送信要求を受け付けるための
主プロセッサによる前述のような送信受け付け処理は、
ソフトウエア処理としてきわめて複雑であり、また、主
プロセッサの負担となるため、現実には困難であった。

本発明はこのような問題を解決するため、任意の時点で
発生する送信要求について、その時点で主プロセッサが
通信アダプタに対し送信指示が発行可能であり、かつ、
それを受けて通信アダプタが連続してデータ送信を行う
ことができる通信制御方式および通信アダプタを提供す
ることにある。また、本発明による他の目的は、複数の
プロトコルによる通信を容易に行うことができる通信制
御方式および通信アダプタを提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明による通信制御方式
は、システムから複数の送信指示を受け付け、該複数の
送信指示についての１回の送信要求に応じて一括して送
信処理を行うとともに、当該複数の送信指示に対して送
信相手システムから一括して確認応答を受ける通信アダ
プタの通信制御方式であって、上記システムからの１回
の送信要求に対応する一連の送信指示に対して、上記通
信アダプタが該送信指示を受け付けて送信指示の待ち行
列を形成し、該待ち行列にしたがってデータの送信を開
始した後に、上記システムで他の送信要求が発生した場
合に、上記通信アダプタはデータ送信中であっても当該
他の送信要求に対応する送信指示を受け付けて該送信指
示を上記待ち行列に追加し、前記待ち行列内にある送信
指示に対応した送信に続けて当該追加した送信指示に対
応する送信を行うとともに、当該追加した送信指示を含
む上記一連の送信指示に対して上記送信相手システムか
ら一括して確認応答を受けるようにしたものである。

本発明による通信制御方式は、他の見地によれば、シス
テムからの１回の送信要求に対応する複数の送信フレー
ムのうち、同一の送信相手システムに対する最終送信フ
レームに付随して該送信相手システムに当該送信の確認
応答を一括して要求する通信制御方式において、上記シ
ステムからの１回の送信要求に対応する一連の送信指示
に対して、上記通信アダプタが該送信指示を受け付けて
送信指示の待ち行列を形成し、該待ち行列にしたがって
データの送信を開始した後に、上記システムで他の送信
要求が発生した場合に、上記通信アダプタはデータ送信
中であっても当該送信要求に対応する送信指示を受け付
けて該送信指示を上記待ち行列に追加し、上記待ち行列
中に存在する同一の送信相手システムに対する最終送信
指示に対応する当該送信フレームに付随して上記確認応
答を要求するようにしたものである。

本発明による通信制御方式は、さらに他の見地によれ
ば、システムからの１回の送信要求に対応する複数の送
信フレームのうち、同一の送信相手システムに対する最
終送信フレームに付随して当該送信相手システムに当該
送信の確認応答を一括して要求する通信制御方式におい
て、上記システムからの１回の送信要求に対応する一連
の送信指示に対して、上記通信アダプタが該送信指示を
受け付けて送信指示の待ち行列を形成し、該待ち行列に
したがってデータの送信を開始した後に、上記システム
で他の送信要求が発生した場合に、上記通信アダプタは
データ送信中であっても当該送信要求に対応する送信指
示を受け付けて該送信指示を上記待ち行列に追加し、送
信フレームの送信時に、上記待ち行列中に後続の送信要
求に対応する同一の送信相手システムに対する送信指示
が存在するか否かを検査し、存在する場合には、当該送
信フレームに付随しての上記確認応答の要求を行わない
ようにしたものである。

上記確認応答の要求を行わないとき、上記通信アダプタ
は、好ましくは、上記相手システムからの応答を待つこ
となく、上記待ち行列内の後続の送信指示にしたがった
送信を開始する。

また、本発明による通信アダプタは、主プロセッサから
の送信指示に応じてデータの送信を制御する副プロセッ
サを有する通信アダプタにおいて、上記主プロセッサお
よび副プロセッサの双方からアクセス可能な、上記主プ
ロセッサからの送信指示情報を格納する指示格納手段
と、上記主プロセッサが上記指示格納手段に送信指示情
報を格納したときセットされる起動フラグ手段と、上記
指示格納手段に格納された送信指示情報を待ち行列とし
て蓄積する待ち行列格納手段とを備え、上記副プロセッ
サは、上記起動フラグ手段のセットに応答して、上記指
示格納手段内の送信指示情報を取り出し、待ち行列とし
て上記待ち行列格納手段に追加蓄積するとともに、上記
起動フラグ手段をリセットし、さらに、上記副プロセッ
サからの起動に応じて、上記待ち行列格納手段に格納さ
れた送信指示情報にしたがって、当該システムからの送
信データを順次送信する通信制御手段を備えたものであ
る。

上記フラグ手段は、例えば、上記主プロセッサによりセ
ットされ、該フラグ手段のセットが上記副プロセッサへ
の割込み信号として利用される。割込みによらず、副プ
ロセッサによる周期的な参照により、上記フラグの確認
を行うことも可能である。

［作 用］ 本発明による通信制御方式では、任意の時点で発生する
送信要求について、その時点で、主プロセッサが通信ア
ダプタに対し複数のフレームの送信指示を発行できるよ
うに、先行する送信要求に対するデータ送信中であって
も通信アダプタ内部で、主プロセッサからの新たな送信
要求に対応する送信指示を速やかに取り込み、待ち行列
（以下、キューという）の中に格納することとし、か
つ、１つのフレームの送信終了時点で、キューの中を確
認し、もし送信指示があれば連続的に送信動作を実行す
る。このような方式により、通信回線を有効に利用した
高速（例えば、１０Ｍビット／秒）なデータ通信を可能
とするものである。

さらに、この方式に併せて、キュー内に同一の送信相手
に対する送信指示が存在する場合には、そのすべてに対
して一括した応答を要求することにより、応答の送信回
数を減少させ、通信回線の使用効率を向上させることが
できる。

また、送信要求システム側は現在の通信状態を意識する
ことなく、任意の時点に送信指示を出力することができ
るので、本発明は複数のプロトコル多重システムに適用
して好適である。

［実施例］ 以下、本発明の一実施例を図面により詳細に説明する。

第１図はＡシステムからＢシステムへのデータ転送を例
として本発明の通信制御方式を説明するためのものであ
る。

Ａシステムの主プロセッサは送信要求１により２フレー
ムの送信指示１，２を通信アダプタへ発行する。通信ア
ダプタは、送信指示１，２をキューの中に格納した後、
フレーム１より送信を開始する。フレーム１の送信終了
時点では、送信指示２がキューの中に存在するため、連
続してフレーム２を送信する。フレーム２の送信前に、
主プロセッサにて送信要求２が発生し、主プロセッサ２
は送信指示３，４，５を通信アダプタに発行する。通信
アダプタはフレーム２送信中にも、送信指示３，４，５
をキューの中に格納する処理を実施する。フレーム２は
送信要求１の最終フレームであるが、フレーム２の送信
時にはキュー内に後続の送信指示が格納されているの
で、フレーム２の応答要フラグはオフのままとする。フ
レームの送信中にそのフレームの最後に応答要を示す情
報を付加できる場合には、キュー内の送信指示の存否判
断をフレーム送信開始時ではなく、フレーム送信終了直
前としてもよい。

その後、フレーム２送信終了時点では、送信指示３，
４，５が、キューの中に存在するため、連続してフレー
ム３，４，５を送信し、フレーム５送信終了時点で、キ
ューの中が空になったことを検知し、応答待となる。

第３図は、通信制御処理システムのハードウェア構成を
示したものであり、このシステムは、主プロセッサ１０
と、通信アダプタ１１とからなる。

通信アダプタ１１は、通信制御処理専用の副プロセッサ
１６と、通信制御部１７と、主プロセッサ１０および副
プロセッサ１６の両方からの読み出し／書き込み可能な
２ポートレジスタ・メモリ１３と、副プロセッサ１６か
らの読み出し／書き込み可能なメモリ１４と、主プロセ
ッサ１０からの副プロセッサ１６への動作指示の有無を
示す起動フラグ１８と、副プロセッサ１６から主プロセ
ッサ１０への報告フラグ１９とから構成される。送信キ
ューと受信キューとからなるキュー１５はメモリ１４内
に設設けられる。

また、２ポートレジスタ・メモリ１３は、主プロセッサ
１０から通信アダプタ１１への動作指示（例えば送信指
示）情報およびび通信アダプタ１１から主プロセッサ１
０への報告情報を格納するインタフェースレジスタ２８
と、送受信データ格納用の送受信バッファ２９として使
用される。

次に、本システムの送信動作について説明する。

主プロセッサ１０は送受信バッファ２９に１つの送信フ
レームデータを格納し、インタフェースレジスタ２８に
送信指示情報を設定した後、セット信号２２により起動
フラグ１８をセットする。フレーム単位の送信指示情報
には、送信指示、宛先、送信バイト数、送信フレームデ
ータの格納されたバッファアドレス等を含む。起動フラ
グ１８のセットに応じて、副プロセッサ１６には割込み
２０が発生し、主プロセッサ１０により動作起動された
ことを知る。その後、副プロセッサ１６はインタフェー
スレジスタ２８の内容（この場合送信指示情報）をメモ
リ１４内にとりあえず退避した後、送信待ちがあること
を示すために、この送信指示情報をキュー１５に格納す
る。前記退避処理の終了後、副プロセッサ１６はリセッ
ト信号２３により起動フラグ１８をリセットする。起動
フラグ１８は主プロセッサ１０より読出し可能であり、
主プロセッサ１０は起動フラグ１８がリセツトされたこ
とで、通信アダプタ１１が次の動作指示を受け入れ可能
であることを知る。なお、送信指示情報をキュー１５に
格納する前に、一旦、メモリ１４に退避する理由は、キ
ュー１５への格納のための手続き時間を考慮して、キュ
ー１５への正式な格納は後回しにしても、主プロセッサ
からの次の送信指示を受け付けられるように、インタフ
ェースレジスタ２８を即座に開放しようとするためであ
る。

これによって、副プロセッサ１６が主プロセッサ１０よ
り動作指示を、粉失することなく連続的に受け入れるこ
とが可能となる。

また、この処理は、データ通信とは非同期に、割込み処
理として速やかに実行される。

副プロセッサ１６は、通常処理としてキュー１５の内容
を確認し、キュー１５の中に送信指示があれば、送受信
バッフア２９より送信フレームデータをとりだし、通信
路２７へデータを送出するように通信制御部１７を起動
する。データ送信動作の終結は、送受信割込み３０にて
副プロセッサ１６に知らされ、送信終結処理の後、再び
キュー１５の中の送信指示の有無を調べ、「送信指示
有」の場合、送信動作を起動し、連続的にデータ送信を
実行する。「送信指示無」の場合は応答受信待となる。
キュー１５は通信アダプタ１１内のローカルバス２６に
接続されているので、システムバス１２を使用せずにキ
ュー１５の参照が行える。

本システムの受信動作については、通信路２７からの受
信フレームは通信制御部１７より送受信バッファ２９へ
転送し、受信動作の終結は、送受信割込み３０にて副プ
ロセッサ１６へ知らせる。副プロセッサ１６は、受信フ
レームが、「応答」であるか、「データ」であるかを判
別した上、「応答」の場合は送信終了報告を、「デー
タ」の場合は受信報告をキュー１５の中に入れる。副プ
ロセッサ１６は、通常処理にてキュー１５の中を確認
し、キュー１５に送信終了報告、受信報告があれば、当
該情報をインタフェースレジスタ２８に設定し、セット
信号２４により報告フラグ１９をセットする。これによ
って主プロセッサ１０への割込み２１が発生し、主プロ
セッサ１０は、インタフェースレジスタ２８の報告情報
を読みとった後、リセット信号２５により報告フラグ１
９をリセットする。副プロセッサ１６は、報告フラグ１
９がリセットされたことにより、次の通信アダプタ１１
からの報告を主プロセッサ１０が処理可能であることを
知る。

これによって、主プロセッサ１０が副プロセッサ１６か
らの報告を紛失することなく、連続的に受け入れること
が可能となる。

第５図は、本発明を複数の通信プロトコルによるデータ
通信に適用した場合のシステム概念図である。前述した
第６図の構成に比較して分かるように、ワークステーシ
ョンの主プロセッサは、送信要求受け付け処理を行う必
要がなくなる。すなわち、ワークステーション側の送信
要求は直ちにアダプタ側に受け付けられるので、ワーク
ステーション側は、他のプロトコルからの送信要求状
況、アダプタの使用状況等を調べる必要なく、任意の送
信要求発生時に送信指示を発行できる。

第４図に、本発明の通信制御方式を複数のプロトコル多
重システムに適用した場合の動作タイミング図を示す。
ここでは、ワークステーションWS-0が、同一の通信路を
用いて、それぞれ異なる通信プロトコル1,2,3にしたが
って、他のワークステーションWS-1,WS-2,WS-3に対する
データ送信を行う場合を例とする。

まず、ＷＳ−０において、ＷＳ−１に対するプロトコル
１による２フレームの送信要求１が発生し、その主プロ
セッサが送信指示1-1,1-2を出力すると、通信アダプタ
はＷＳ−１に対して順次フレーム１およびフレーム２を
送信する。このフレーム２の送信中に、ＷＳ−０におい
て、ＷＳ−１に対するプロトコル２による２フレームの
送信要求２が発生するが、この送信指示2-1,2-2は通信
アダプタによって即座に受け付けられ、キューに追加さ
れる。フレーム２ではキュー内の同一相手に対する最終
送信指示に対応するので、応答要フラグがオンされ、こ
れに対してＷＳ−１から２フレーム分の応答１が返され
る。通信アダプタはこの応答に応じて、送信終了報告1-
1,1-2を主プロセッサに与える。

一方、送信要求２に応じたフレーム３およびフレーム４
はフレーム２の送信後に連続して順次ＷＳ−２に対して
送信される。このフレーム４では応答要フラグがオンさ
れるので、フレーム４に対してフレーム２の場合と同様
に応答２が返される。この応答２に応じて通信アダプタ
は主プロセッサに対して送信終了報告2-1,2-2を与え
る。

フレーム３の送信終了時点あたりで、ＷＳ−０におい
て、ＷＳ−３に対するプロトコル３による２フレームの
送信要求３が発生するが、この送信指示3-1,3-2も即座
に通信アダプタにより受け付けられてキューに追加され
る。両送信指示に応じじて通信アダプタは、フレーム４
の送信に続けてＷＳ−３に対し、順次フレーム５，６を
送信する。フレーム６では応答フラグがオンされ、ＷＳ
−３から応答３が返される。この応答３に応じて通信ア
ダプタは送信終了報告3-1,3-2を主プロセッサに与え
る。

このように、ＷＳにおいて送信要求が発生した場合、Ｗ
Ｓは、他のプロトコルあるいは通信アダプタの状況を全
く気にすることなく任意時点に通信アダプタに送信指示
を出力し、この送信指示は通信アダプタが即座に取り込
んでくれるので、ＷＳは効率的なデータ処理を実行でき
る。

［発明の効果］ 本発明によれば、データ送信時、相手システムからの応
答フレーム数が減少し、かつ、主プロセッサでの通信ア
ダプタ動作終結待処理をなくすことができるので、デー
タ通信処理を高速化できる。また、複数プロトコルによ
るデータ通信にも適する。

【図面の簡単な説明】

第１図は本発明の通信制御方式による通信動作例の説明
図、第２図は従来の通信制御方式による通信動作例の説
明図、第３図は本発明による通信アダプタの構成例を示
すブロック図、第４図は本発明による通信制御方式をプ
ロトコル多重システムに適用した場合の通信動作例の説
明図、第５図は本発明によるプロトコル多重システムの
概念図、第６図は従来のプロトコル多重システムの概念
図である。 10……主プロセッサ、11……通信アダプタ、12……シス
テムバス、13……２ポートレジスタ・メモリ、14……メ
モリ、15……キュー、16……副プロセッサ、17……通信
制御部、18……起動フラグ、19……報告フラグ、26……
ローカルバス、27……通信路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鵜飼 進一 神奈川県秦野市堀山下１番地 日立コンピ ュータエンジニアリング株式会社内 (56)参考文献 特開 昭63−105547（ＪＰ，Ａ) 特開 昭59−109943（ＪＰ，Ａ) 特開 昭62−287496（ＪＰ，Ａ) 特開 昭63−280543（ＪＰ，Ａ) 特開 昭61−262955（ＪＰ，Ａ)

Claims (9)

【特許請求の範囲】
1. 【請求項１】システムから複数の送信指示を受け付け、
   該複数の送信指示についての１回の送信要求に応じて一
   括して送信処理を行うとともに、当該複数の送信指示に
   対して送信相手システムから一括して確認応答を受ける
   通信アダプタの通信制御方式であって、 上記システムからの１回の送信要求に対応する一連の送
   信指示に対して、上記通信アダプタが該送信指示を受け
   付けて送信指示の待ち行列を形成し、該待ち行列にした
   がってデータの送信を開始した後に、上記システムで他
   の送信要求が発生した場合に、上記通信アダプタはデー
   タ送信中であっても当該他の送信要求に対応する送信指
   示を受け付けて該送信指示を上記待ち行列に追加し、前
   記待ち行列内にある送信指示に対応した送信に続けて当
   該追加した送信指示に対応する送信を行うとともに、当
   該追加した送信指示を含む上記一連の送信指示に対して
   上記送信相手システムから一括して確認応答を受けるこ
   とを特徴とする通信制御方式。
2. 【請求項２】システムからの１回の送信要求に対応する
   複数の送信フレームのうち、同一の送信相手システムに
   対する最終送信フレームに付随して該送信相手システム
   に当該送信の確認応答を一括して要求する通信制御方式
   において、 上記システムからの１回の送信要求に対応する一連の送
   信指示に対して、上記通信アダプタが該送信指示を受け
   付けて送信指示の待ち行列を形成し、該待ち行列にした
   がってデータの送信を開始した後に、上記システムで他
   の送信要求が発生した場合に、上記通信アダプタはデー
   タ送信中であっても当該送信要求に対応する送信指示を
   受け付けて該送信指示を上記待ち行列に追加し、 上記待ち行列中に存在する同一の送信相手システムに対
   する最終送信指示に対応する当該送信フレームに付随し
   て上記確認応答を要求することを特徴とする通信制御方
   式。
3. 【請求項３】システムからの１回の送信要求に対応する
   複数の送信フレームのうち、一の送信相手システムに対
   する最終送信フレームに付随して当該送信相手システム
   に当該送信の確認応答を一括して要求する通信制御方式
   において、 上記システムからの１回の送信要求に対応する一連の送
   信指示に対して、上記通信アダプタが該送信指示を受け
   付けて送信指示の待ち行列を形成し、該待ち行列にした
   がってデータの送信を開始した後に、上記システムで他
   の送信要求が発生した場合に、上記通信アダプタはデー
   タ送信中であっても当該送信要求に対応する送信指示を
   受け付けて該送信指示を上記待ち行列に追加し、 送信フレームの送信時に、上記待ち行列中に後続の送信
   要求に対応する同一の送信相手システムに対する送信指
   示が存在するか否かを検査し、 存在する場合には、当該送信フレームに付随しての上記
   確認応答の要求を行わないことを特徴とする通信制御方
   式。
4. 【請求項４】上記確認応答の要求を行わないとき、上記
   通信アダプタは、上記相手システムからの応答を待つこ
   となく、上記待ち行列内の後続の送信指示にしたがった
   送信を開始することを特徴とする請求項３記載の通信制
   御方式。
5. 【請求項５】主プロセッサからの送信指示に応じてデー
   タの送信を制御する副プロセッサを有する通信アダプタ
   において、 上記主プロセッサおよび副プロセッサの双方からアクセ
   ス可能な、上記主プロセッサからの送信指示情報を格納
   する指示格納手段と、 上記主プロセッサが上記指示格納手段に送信指示情報を
   格納したときセットされる起動フラグ手段と、 上記指示格納手段に格納された送信指示情報を待ち行列
   として蓄積する待ち行列格納手段とを備え、 上記副プロセッサは、上記起動フラグ手段のセットに応
   答して、上記指示格納手段内の送信指示情報を取り出
   し、待ち行列として上記待ち行列格納手段に追加蓄積す
   るとともに、上記起動フラグ手段をリセットし、 さらに、上記副プロセッサからの起動に応じて、上記待
   ち行列格納手段に格納された送信指示情報にしたがっ
   て、当該システムからの送信データを順次送信する通信
   制御手段を備えたことを特徴とする通信アダプタ。
6. 【請求項６】上記起動フラグ手段のセットは、上記副プ
   ロセッサへの割込み信号として利用されることを特徴と
   する請求項５記載の通信アダプタ。
7. 【請求項７】上記副プロセッサは、上記起動フラグ手段
   のセットに応答して、上記指示格納手段内の送信指示情
   報を上記待ち行列格納手段に蓄積する際に、一旦、当該
   送信指示情報をメモリに退避するとともに上記起動フラ
   グ手段をリセットした後、該退避した送信指示情報を上
   記待ち行列格納手段に追加することを特徴とする請求項
   ６記載の通信アダプタ。
8. 【請求項８】上記主プロセッサおよび副プロセッサの双
   方からアクセス可能な、送信データを格納するデータ格
   納手段を備え、 上記主プロセッサにより、上記指示格納手段に送信指示
   が格納されるとともに、当該送信データが上記データ格
   納手段に格納され、 上記通信制御手段は、上記副プロセッサの制御下で、上
   記待ち行列内の送信指示に従って上記データ格納手段内
   の送信データの送信を行うことを特徴とする請求項５、
   ６または７記載の通信アダプタ。
9. 【請求項９】上記プロセッサが上記指示格納手段に情報
   を格納したときセットされる報告フラグ手段を備え、 上記通信制御手段は、情報を受信した際、該受信情報を
   上記データ格納手段に格納するとともに上記副プロセッ
   サに受信した旨を報知し、 該報知を受けた上記副プロセッサは、上記受信情報が
   「応答」か「データ」かを判別し、 「応答」であれば送信終了報告を、「データ」であれば
   受信報告を、上記待ち行列格納手段に格納し、さらに、
   通常処理において、上記待ち行列格納手段内にある上記
   送信終了報告または上記受信報告を取り出し上記指示格
   納手段に格納するとともに、上記報告フラグ手段をセッ
   トし、該報告フラグ手段のセットに応じて、上記主プロ
   セッサにより、上記指示格納手段に格納された情報が読
   み取られると共に、上記報告フラグ手段がリセットされ
   ることを特徴とする請求項８記載の通信アダプタ。