JPH0626200B2 - シリコン・エツチング方法 - Google Patents

シリコン・エツチング方法

Info

Publication number
JPH0626200B2
JPH0626200B2 JP61076857A JP7685786A JPH0626200B2 JP H0626200 B2 JPH0626200 B2 JP H0626200B2 JP 61076857 A JP61076857 A JP 61076857A JP 7685786 A JP7685786 A JP 7685786A JP H0626200 B2 JPH0626200 B2 JP H0626200B2
Authority
JP
Japan
Prior art keywords
gas
etching
silicon
plasma
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61076857A
Other languages
English (en)
Other versions
JPS61256728A (ja
Inventor
リー・チェン
ガンガーダラ・スワミ・マサド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61256728A publication Critical patent/JPS61256728A/ja
Publication of JPH0626200B2 publication Critical patent/JPH0626200B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明の半導体装置の製造に関し、更に具体的には、シ
リコンのプラズマ・エツチングに関する。
Ｂ．従来の技術 シリコンをエッチングするためのドライ・エッチング方
法として種々のものが知られており、典型的な方法とし
ては、圧力が３０〜１００ミクロン、電力密度が０．０
１〜０．５Ｗ／cm2の比較的低い圧力および電力密度を
用いた、いわゆる反応性イオン・エッチング（ＲＩＥ）
と呼ばれるプラズマ・エッチングがある。最近、圧力が
１Torr以上、電力密度が２〜１０Ｗ／cm2の高圧、高電
力密度を用い、ＲＩＥプロセスよりも高いエッチング速
度を生じるプラズマ・エッチングが注目されている。
プラズマ・エッチング・プロセスでは、ターゲット膜あ
るいはターゲット物体に結果として生じるエッチ・プロ
フィルの形成に寄与する物質除去の要素として、２つの
ものがある。すなわち、１つは、プラズマによって発生
される成分と除去されるべき表面物質との化学反応に基
づく化学的要素であり、もう１つは、プラズマ中に形成
されターゲットに向けて加速される荷電粒子の運動量伝
達量に基づく機械的要素である。高圧におけるプラズマ
・エッチング・プロセスは、低圧のＲＩＥプロセスより
も、化学的要素の度合が強くなるという特徴がある。
米国特許第４３１０３８０号に例示されているように、
通常の弗素化ガスの場合エッチングは事実上等方性であ
り、シリコンを横方向および縦方向にほぼ同等の速度で
エッチする。この米国特許に開示されたような容易に解
離するＮＦ3の雰囲気では、化学的要素が非常に強くな
り、普通ならば物理的衝撃のためにエッチング速度が横
方向よりも縦方向で大きくなることが期待されるような
低圧のＲＩＥ型プロセスの場合でも強く現われる。この
ようなガスは高圧の雰囲気で一層等方性になる。等方性
エッチングはあるシリコン・エッチング工程では有用で
あるが、分離用トレンチ（溝）のエッチングの場合のよ
うに、シリコンを小さな寸法で深く（３〜５ミクロン）
エッチングする必要がある場合は好ましくない。トレン
チはトランジスタなどの半導体装置のまわりにエッチさ
れ、次に誘電体物質で満たされ、中の装置を電気的に分
離する。トレンチは様々にドープされたポリシリコンあ
るいはシリコンのいくつかの層を通って垂直にカットさ
れる。アンダカットを制御するために塩素化ガスを用い
たプラズマ・エッチングでは、各層はこれらの層と弗素
および塩素との反応性に依存して種々の量のアンダカッ
トを生じる。これらの問題は本発明によって解決され
る。
Ｃ．発明が解決しようとする問題点 本発明の目的は、特に種々のドーピング特性を有する複
数のシリコン層が存在する場合に用いるのに適した、シ
リコンのための改良されたプラズマ・エッチング方法を
提供することである。
Ｄ．問題点を解決するための手段 本発明は、ＮＦ3およびＳＦ6から選択された弗素含有ガ
ス化合物と、ＣＨＦ3ガス化合物と、不活性ガスとを含
むガス・プラズマ雰囲気中でシリコンをエッチングする
ものである。
本発明の実施例によれば、エッチャント・ガス組成物
は、次の３つの主成分、すなわち、ＮＦ3およびＳＦ6か
ら選択された弗素含有エッチャント・ガス化合物と、集
合体を形成するＣＨＦ3ガス化合物と、Ｎ2のような不活
性ガスとを含む。ＮＦ3（三弗化窒素）およびＳＦ6（六
弗化硫黄）はプラズマ中で容易に解離し、他の弗素源よ
りも多量に、遊離した弗素および弗素含有基を放出す
る。また、ＣｌＦ3、ＢｒＦ3あるいはＩＦ3のような潜
在的に爆発性で製造環境で用いるのに適していないもの
よりもはるかに安全である。
ＮＦ3のプラズマによって生じるＮおよびＦはガス状態
で存在するのに対しＳＦ6のプラズマによって生じるＳ
は、ある場合にはシリコンの側壁に付着することがある
ので、ＮＦ3の方が好ましいが、本発明ではＮＦ3およＳ
Ｆ6の両方を使用しうる。
重合するガスをッエッチャント・ガスに添加することに
より、プロセスに異方性を与えることができる。重合性
ガスの選択は、使用するマスクのタイプによって決めら
れる。フォトレジスト、アルミニウムまたはクロムのマ
スクに対しては、弗素含有ガスが好ましく、一方、二酸
化シリコン・マスクでは、弗素含有ガスに更に塩素含有
ガスを付加するのが好ましい。弗素含有ガスとしては、
ＣＨＦ3が好ましい。プラズマにおいて、ＣＨＦ3は重合
体を形成し、重合体はシリコン・ターゲットの表面にコ
ンフォーマルに、すなわち、ターゲットの表面形状に沿
って、付着される。この重合体は垂直方向ではエッチン
グされて除去されるが、側壁ではエッチングされにく
く、重合体の表面安定化層で覆われた側壁を生じる。し
たがって、シリコン側壁は横方向のエッチングから保護
され、シリコンのアンダカットが防止される。
Ｃ2Ｈ2のような炭化水素系ガスもプラズマによって重合
体を形成するが、これらのガスは重合化の傾向が強すぎ
るため、安定な動作を得るのが難しく、圧力、流量、Ｒ
Ｆ電力の動作幅が狭いという問題がある。ＣＨＦ3は比
較的弱く重合化するため、より安定した動作が得られ、
圧力、流量、ＲＦ電力の動作幅が広いという利点があ
る。さらに、ＣＨＦ3それ自体が、シリコンをエッチン
グするＦ原子を発生するため、エッチング速度が加速さ
れ、エッチング効率が向上する効果がある。
安定で、一様な動作を実現するためには、エッチング・
ガスおよび重合化ガスをウエハ上で一様に解離させる必
要があるが、ＮＦ3およびＳＦ6は急速に解離し、多少不
均一なエッチングを生じる傾向がある。この不均一性
は、不活性ガスの添加によって解決できる。窒素のよう
な不活性ガスはＲＦエネルギを吸収しやすく、励起され
たプラズマ種を発生し、これらのプラズマ種は次いで、
そのエネルギをエッチング・ガスおよび重合化ガスの活
性な分子に伝え、全体を一様に解離させる働きをする。
例えば、窒素を添加したときは、添加しない時に比べ、
シリコン・エッチングの均一性が４倍程度改善される。
窒素はアルゴンまたはヘリウムよりもいくぶん良好な均
一性を与えることが判明した。さらに、不活性ガスを添
加した時は、電極などの、イオン衝撃を受ける表面に対
する重合体の蓄積も減少することが認められた。
したがって本発明によれば、本質的に等方性のエッチン
グ・ガスを用いて異方性エッチングを実現でき、しか
も、動作が安定で、動作幅が広く、エッチング効率が高
く、均一にエッチングでき、不要な重合体付着を少なく
することができる。
Ｅ．実施例 本発明の原理によれば、エッチングは第１図に示された
形式の高圧、高プラズマ密度の単一ウェハ反応装置で行
なわれる。この反応装置は特願昭６０−５０７３３号に
示されたものと同様の設計のものである。
第１図の単一ウェハ・プラズマ・エッチング反応装置１
０において、円筒形のハウジング１２には、円形の電気
的に接地された上部電極１１が取付けられている。ハウ
ジング１２はガス分配用そらせ板１３、反応性ガス入口
１４、冷却流体入口（図示せず）および冷却流体出口１
５を有する。この組立体は絶縁ハウジング１６内に収容
される。下部電極１７は導電性の上側部分１８と絶縁性
の下側部分１９を含む。上側部分１８は冷却チャネル２
０と、ガス排出チャネル２１ａを有する絶縁リング２１
によって取囲まれた盛上った台形状部分とを含む。上部
電極１１と下部電極１７のギャップ２２は約４mmに設定
される。２つの電極を絶縁する絶縁リング２３には、電
極間のギャップ領域からガスを排出するための通路２４
が形成されている。通路２４は内側ハウジング１６と外
側ハウジング２６との間のすき間２５に開いている。反
応したガスはポート２７を介して装置から排出される。
第２図は本発明の原理に従ってエッチされたトレンチを
有するシリコン・ウェハの拡大断面図である。Ｎ型不純
物を多量にドープされたポリシリコン層３０の上に、例
えばフォトレジスト、アルミニウム、クロム、または二
酸化シリコンよりなるパターン付けされたマスク層２８
が形成される。マスク層２８はもちろん、エッチング・
ガス混合物に対して耐性を持つ必要がある。ポリシリコ
ン層３０はＰ型不純物を軽くドープされた単結晶シリコ
ン層３２の上にあり、単結晶シリコン層３２はシリコン
・ウェハ３４の上に形成されている。本発明の一実施例
によれば、層３０および３２のマスクされていない領域
を異方性エッチすることにより、ほぼ垂直な側壁を有す
るトレンチ３６が形成される。トレンチ３６は典型的に
は約５ミクロンの巾を有する。
フォトレジスト、アルミニウムまたはクロムのマスク層
を通してシリコンまたはドープ・ポリシリコンをエッチ
ングする場合は、ＣＨＦ3よりなる弗素含有重合ガスを
用いると有利であることが判明した。二酸化シリコン・
マスク層の場合は、ＣＣｌ4、ＣＦＣｌ3、ＣＦ2Ｃｌ2ま
たはＣ2ＨＣｌ3（これは水素含有フレオンである）のよ
うな塩素含有ガスを更に追加すると有利であることが判
明した。
図示した、ドープ層および非ドープ層の特定の順序は単
なる例示であって、本発明によれば、ドープ・ポリシリ
コン層、非ドープ・ポリシリコン層、単結晶シリコン層
の数あるいは形成順序をどのように選択した場合でもエ
ッチングできる。
本発明の良好な実施例では、プラズマ反応装置１０には
約１Torrの圧力が与えられる。エッチャント・ガスは、
ＮＦ3が１０SCCMの流速で、Ｎ2が１０SCCMの流速で、Ｃ
ＨＦ3が４SCCMの流速で、したがって約２４SCCMの全流
速で入れられる。ウェハ表面には約２Ｗ／cm2の電力密
度が与えられる。上部電極１１の温度は約０℃に保た
れ、下部電極１７の温度は約−１０℃に保たれる。シリ
コン・ウェハは部分的にマスクされて下部電極１７の上
に置かれる。上述のプロセス条件では、約１．６ミクロ
ン／分の異方性エッチ速度が観測された。
上記の例は単なる例示であって、本発明はガス圧、全ガ
ス流速および電力密度をそれぞれ０．５〜５Torr、１０
〜１００SCCM、１〜１０Ｗ／cm2の範囲で選択すること
によって実施しうる。
Ｆ．発明の効果 本発明にれば、高圧、高電力密度の下で、効率的に且つ
ドープ状態によって影響されずに、異方性エッチを実現
することができる。
【図面の簡単な説明】
第１図は本発明の方法で使用しうるプラズマ・エッチン
グ装置の断面図、および第２図は本発明によってエッチ
されたシリコン・ウェハの断面図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】ＮＦ3およびＳＦ6から選択された弗素含有
    ガス化合物と、ＣＨＦ3ガス化合物と、不活性ガスとを
    含むガス・プラズマ雰囲気中に、エッチングされるべき
    シリコン固体を配置することを特徴とするシリコン・エ
    ッチング方法。
JP61076857A 1985-05-06 1986-04-04 シリコン・エツチング方法 Expired - Lifetime JPH0626200B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73098885A 1985-05-06 1985-05-06
US730988 1985-05-06

Publications (2)

Publication Number Publication Date
JPS61256728A JPS61256728A (ja) 1986-11-14
JPH0626200B2 true JPH0626200B2 (ja) 1994-04-06

Family

ID=24937611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61076857A Expired - Lifetime JPH0626200B2 (ja) 1985-05-06 1986-04-04 シリコン・エツチング方法

Country Status (4)

Country Link
EP (1) EP0200951B1 (ja)
JP (1) JPH0626200B2 (ja)
CA (1) CA1260365A (ja)
DE (1) DE3689342T2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666555A (en) * 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
EP0246514A3 (en) * 1986-05-16 1989-09-20 Air Products And Chemicals, Inc. Deep trench etching of single crystal silicon
JPS63299343A (ja) * 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd エッチング方法
JPH0628253B2 (ja) * 1988-02-17 1994-04-13 工業技術院長 エッチング方法
JP2569754B2 (ja) * 1988-09-10 1997-01-08 富士通株式会社 化合物半導体装置の製造方法
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
DE4420962C2 (de) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
US6136211A (en) 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6872322B1 (en) 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
EP0932191A1 (en) * 1997-12-30 1999-07-28 International Business Machines Corporation Method of plasma etching doped polysilicon layers with uniform etch rates
KR100829288B1 (ko) 1998-12-11 2008-05-13 서페이스 테크놀로지 시스템스 피엘씨 플라즈마 처리장치
DE19910886B4 (de) * 1999-03-11 2008-08-14 Infineon Technologies Ag Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente
DE19919469A1 (de) * 1999-04-29 2000-11-02 Bosch Gmbh Robert Verfahren zum Plasmaätzen von Silizium
US6291357B1 (en) 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
WO2001061740A1 (en) * 2000-02-18 2001-08-23 Applied Materials, Inc. Self-cleaning process for etching silicon-containing material
US6527968B1 (en) 2000-03-27 2003-03-04 Applied Materials Inc. Two-stage self-cleaning silicon etch process
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process
US6818562B2 (en) 2002-04-19 2004-11-16 Applied Materials Inc Method and apparatus for tuning an RF matching network in a plasma enhanced semiconductor wafer processing system
US7521000B2 (en) 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
US7682985B2 (en) * 2004-03-17 2010-03-23 Lam Research Corporation Dual doped polysilicon and silicon germanium etch
US7879510B2 (en) 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US7790334B2 (en) 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US7829243B2 (en) 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US8293430B2 (en) 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7786019B2 (en) 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control
US8118946B2 (en) 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
US8524112B2 (en) 2007-12-21 2013-09-03 Solvay Fluor Gmbh Process for the production of microelectromechanical systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58204537A (ja) * 1982-05-24 1983-11-29 Hitachi Ltd プラズマエツチング方法
JPS5951531A (ja) * 1982-09-18 1984-03-26 Ulvac Corp ドライエツチング方法
US4473435A (en) * 1983-03-23 1984-09-25 Drytek Plasma etchant mixture
JPH0622212B2 (ja) * 1983-05-31 1994-03-23 株式会社東芝 ドライエッチング方法
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
JPS61144827A (ja) * 1984-12-19 1986-07-02 Hitachi Ltd ドライエツチング装置

Also Published As

Publication number Publication date
EP0200951A2 (en) 1986-11-12
DE3689342D1 (de) 1994-01-13
DE3689342T2 (de) 1994-05-19
EP0200951B1 (en) 1993-12-01
CA1260365A (en) 1989-09-26
JPS61256728A (ja) 1986-11-14
EP0200951A3 (en) 1989-11-15

Similar Documents

Publication Publication Date Title
JPH0626200B2 (ja) シリコン・エツチング方法
US4741799A (en) Anisotropic silicon etching in fluorinated plasma
US7049244B2 (en) Method for enhancing silicon dioxide to silicon nitride selectivity
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
US5310454A (en) Dry etching method
US5286344A (en) Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
EP0049272B1 (en) Fabrication of microminiature devices using plasma etching of silicon with fluorine-containing gaseous compounds
JP4601113B2 (ja) 基板の異方性エッチング方法
US5201993A (en) Anisotropic etch method
US5169487A (en) Anisotropic etch method
US4734157A (en) Selective and anisotropic dry etching
KR101049309B1 (ko) 실리콘 디옥사이드 조성물의 선택적 에칭
US5336365A (en) Polysilicon etching method
US4436584A (en) Anisotropic plasma etching of semiconductors
KR20040017805A (ko) 유기 반사방지 코팅（ａｒｃ）층의 에칭 방법
JP2010283362A (ja) 実質的にアンダカットのないシリコンを絶縁体構造上に作製するエッチング工程
JP3351183B2 (ja) シリコン基板のドライエッチング方法及びトレンチ形成方法
US6399514B1 (en) High temperature silicon surface providing high selectivity in an oxide etch process
US5522966A (en) Dry etching process for semiconductor
JP5235596B2 (ja) Ｓｉエッチング方法
US5880037A (en) Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
US6593244B1 (en) Process for etching conductors at high etch rates
US5271799A (en) Anisotropic etch method
TW202301464A (zh) 等向性氮化矽移除
JPS62224687A (ja) エツチング方法