KR101049309B1 - 실리콘 디옥사이드 조성물의 선택적 에칭 - Google Patents

실리콘 디옥사이드 조성물의 선택적 에칭 Download PDF

Info

Publication number
KR101049309B1
KR101049309B1 KR1020090079119A KR20090079119A KR101049309B1 KR 101049309 B1 KR101049309 B1 KR 101049309B1 KR 1020090079119 A KR1020090079119 A KR 1020090079119A KR 20090079119 A KR20090079119 A KR 20090079119A KR 101049309 B1 KR101049309 B1 KR 101049309B1
Authority
KR
South Korea
Prior art keywords
sio
chamber
silicon
gas mixture
silicon substrate
Prior art date
Application number
KR1020090079119A
Other languages
English (en)
Other versions
KR20100027006A (ko
Inventor
글렌 마이클 밋첼
스티븐 앤드류 모티카
앤드류 데이비드 존슨
Original Assignee
에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 filed Critical 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Publication of KR20100027006A publication Critical patent/KR20100027006A/ko
Application granted granted Critical
Publication of KR101049309B1 publication Critical patent/KR101049309B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 에너지 공급원이 장착된 반응기 챔버내에 SiO2를 포함한 물질층을 포함하는 실리콘 기판을 배치시키는 단계; 챔버내에 진공을 형성시키는 단계; 반응기 챔버에 불소 화합물, 중합가능한 플루오로카본, 및 불활성 가스를 포함하고, 실질적으로 산소가 첨가되지 않은 반응성 가스 혼합물을 도입시키는 단계; 챔버내에 플라즈마 활성화된 반응성 에칭 가스 혼합물을 형성시키기 위해 에너지 공급원을 활성화시키는 단계; 및 실리콘 기판에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 단계를 포함하여, 실리콘에 비해 SiO2를 포함하는 물질을 선택적으로 에칭하는 방법에 관한 것이다.

Description

실리콘 디옥사이드 조성물의 선택적 에칭 {SELECTIVE ETCHING OF SILICON DIOXIDE COMPOSITIONS}
관련 출원에 대한 상호 참고문헌
본 특허 출원은 2008년 8월 29일자로 출원된 미국가특허출원번호 61/092,916호를 우선권으로 주장한다.
기술분야
본 발명은 실리콘에 비해 실리콘 디옥사이드를 포함하는 물질을 선택적으로 건식 에칭시키는 것에 관한 것이다. 특히, 본 발명은 광 태양 전지(photovoltaic solar cell)의 제작시에 결정형 실리콘 (도핑되거나 비도핑됨)에 비해 포스포러스 실리케이트 유리 (PSG)를 선택적으로 건식 에칭시키는 것에 관한 것이다.
PSG (phosphorous silicate glass)는 태양 전지 가공처리 중에 결정형 실리콘 기판을 포스포러스 옥시클로라이드 (POCl3) 가스에 노출시킴으로써 방사체를 확산시키는 동안 형성된다. 산소 대기하에서, 포스포러스(phosphorous)는 실리콘으로 유도되어 태양 전지의 n+ 방사체를 형성시킨다. 포스포러스 확산 공정 후에, PSG가 제거된다. PSG 제거를 위한 종래 기술의 공정들은 통상적으로 습식 화학물질, 예를 들어 플루오르화 수소산 (HF)을 이용하는데, 이는 환경 및 조작자에게 매우 해로운 물질이다.
또한 습식 화학적 공정의 단점이 나타나지 않는 PSG 제거를 위해 건식 플라즈마 에칭 공정이 개발되었다. 이러한 공정은 통상적으로 플라즈마 상태에서 표면 상에 폴리머층을 형성시키는 플루오로카본 가스에 의존적이다. PSG와 실리콘 간의 선택성은 이러한 폴리머층의 형성에 기여하는데, 이는 실리콘 표면 상에서의 이의 성장이 매우 빠르고 이에 의해 실리콘의 추가 에칭을 방해하기 때문이다. 이러한 종래 기술의 건식 플라즈마 공정은 통상적으로 폴리머 형성의 양을 제한하기 위하여 산소를 플라즈마로 이용한다. 그러나, 산소 플라즈마는 여러 이유로 문제점을 지니고 있다. 예를 들어, 반도체 분야에서, 산소 플라즈마는 낮은 유전 물질의 유전 성질에 손상을 입히는 것으로 알려져 있다. 더욱이, PSG층이 포스포러스 도핑된 실리콘의 층으로부터 에칭되는 태양 전지 분야에서, 산소 플라즈마는 층을 통한 전자의 흐름을 방해함으로써 절연체로서 작용하는 도핑된 실리콘 표면 상에 SiO2를 형성시킬 것이다. 따라서, 당해 분야에는 상술된 단점들을 나타내지 않는, 실리콘에 비해 SiO2를 포함하는 물질을 선택적으로 에칭하는 방법이 필요하다.
발명의 간단한 요약
본 발명은 에너지 공급원이 장착된 반응기 챔버내에 SiO2를 포함한 물질층을 갖는 실리콘 기판을 배치시키는 단계; 챔버내에 진공을 형성시키는 단계; 반응기 챔버에 불소 화합물, 중합가능한 플루오로카본, 및 불활성 가스를 포함하고, 실질적으로 산소가 첨가되지 않은 반응성 가스 혼합물을 도입시키는 단계; 챔버내에 플라즈마 활성화된 반응성 에칭 가스 혼합물을 형성시키기 위해 에너지 공급원을 활성화시키는 단계; 및 실리콘 기판에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 단계를 포함하여, 실리콘에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 방법을 제공함으로써 당해 분야에서의 이러한 필요성을 만족시킨다.
다른 양태에서, 본 발명은 전극이 장착된 반응기 챔버내에 SiO2를 포함한 물질층을 갖는 실리콘 기판을 배치시키는 단계; 챔버내에 진공을 형성시키는 단계; 반응기 챔버에 불소 화합물, 중합가능한 플루오로카본, 및 불활성 가스를 포함하고, 실질적으로 산소가 첨가되지 않은 반응성 가스 혼합물을 도입시키는 단계; 챔버내에 플라즈마 활성화된 반응성 에칭 가스 혼합물을 형성시키기 위해 고주파 전기에너지를 전극에 공급하는 단계; 및 실리콘 기판에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 단계를 포함하여, 실리콘에 비해 우선적으로 SiO2 를 포함하는 물질을 선택적으로 에칭하는 방법을 제공한다.
발명의 상세한 설명
본 발명은 에너지 공급원이 장착된 반응기 챔버내에 SiO2를 포함한 물질층을 갖는 실리콘 기판을 배치시키는 단계; 챔버내에 진공을 형성시키는 단계; 반응기 챔버에 불소 화합물, 중합가능한 플루오로카본, 및 불활성 가스를 포함하고, 실질적으로 산소가 첨가되지 않은 반응성 가스 혼합물을 도입시키는 단계; 챔버내에 플라즈마 활성화된 반응성 에칭 가스 혼합물을 형성시키기 위해 에너지 공급원을 활성화시키는 단계; 및 실리콘 기판에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 단계를 포함하여, 실리콘에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 방법을 제공한다. 본원에서 상세히 기술된 본 발명의 방법은 실리콘에 비해 PSG 또는 SiO2의 선택적 에칭에 도움이 되는 불소 공급원과 함께 플라즈마 중에 혼합된 폴리머 형성 플루오로카본 물질을 이용한다. 본 발명의 독특한 장점은 선택성이 실질적으로 산소가 존재하지 않는 플라즈마 환경에서 달성된다는 것이다. 본원에서 사용되는, 플라즈마 환경에 관련된 구 "실질적으로 산소가 첨가되지 않은"은 산소가 첨가되지 않는 플라즈마 환경을 칭하는 것으로서, 일부 산소가 챔버에 존재하는 진공 수준에 따라 본래 존재할 수 있거나, 산소가 에칭 공정의 부산물로서 형성될 수 있다. 본 발명의 놀라운 양태는 산소를 지니지 않는 플라즈마에 불소 종의 첨가가 또한 실리콘에 비해 우선적으로 PSG 또는 SiO2의 선택적 에칭을 초래하는 폴리머 형성 및 바람직한 플루오로카본 분열을 초래한다는 발견이다. 본 발명의 방법은 예를 들어 다중결정형 태양 전지를 제작하는 광 전지 산업에서, 및 반도체 디바이스를 제작하는 전자기기 산업에서 적용가능하다.
본 발명의 방법은 에너지 공급원이 장착된 반응기 챔버내에서 SiO2를 포함하는 물질 층을 갖는 실리콘 기판을 배치시키는 단계를 포함한다. 본원에서 사용되는 용어 "실리콘 기판"는 여러 형태의 실리콘, 예를 들어 단결정 실리콘, 미세결정 실리콘, 폴리실리콘, 비정질 실리콘, 및 에피택셜 실리콘을 칭하는 것이다. 실리콘 기판은 도핑되거나 도핑되지 않을 수 있다. 본원에서 사용되는 실리콘 기판을 칭하는 용어 "도핑된"은 층의 저항을 보다 낮출 수 있는 불순물이 첨가된 것을 의미한다. 통상적인 이러한 불순물은 3족 원소, 예를 들어 B (P-타입 도펀트), 및 V족 원소, 예를 들어 As, P, 및 N (N-타입 도펀트)을 포함한다. 본원에서 사용되는 용어 "SiO2를 포함하는 물질"은 SiO2 또는 임의의 SiO2-함유 물질, 예를 들어 임의의 유기실리케이트 유리 (OSG), 포스포러스 실리케이트 유리 (PSG), 붕소 포스포러스 실리케이트 유리 (BPSG), 및 플루오로실리케이트 유리 (FSG)를 칭한다. 도 1은 SiO2를 포함한 물질 층을 포함하는 실리콘 기판의 일 예를 제공한 것으로서, 여기서, 실리콘 기판(12)는 예를 들어 단결정 실리콘이며, 층(10)은 예를 들어 SiO2 또는 PSG이다. SiO2를 포함한 물질 층을 갖는 실리콘 기판이 배치된 반응기 챔버는 플라즈마 공정에서 진공으로 이용하기에 적합한 임의의 반응 챔버로서, 여기에는 플라즈마를 형성시키기에 충분한 에너지 공급원이 장착되어 있다.
본 발명의 방법은 또한 SiO2를 포함한 물질 층을 갖는 실리콘 기판이 챔버내에 배치되고 챔버가 밀봉된 직후에 챔버내에 진공을 형성시키는 단계를 포함한다. 바람직한 구체예에서, 진공은 작동 압력이 0.1 내지 10,000 mTorr, 바람직하게는 1 내지 10,000 mTorr, 및 더욱 바람직하게는 1 내지 1000 mTorr가 되도록 형성된다. 진공은 진공 챔버에서 진공을 형성시키기 위해 당업자에게 공지된 임의의 펌핑 수단에 의해 형성될 수 있다.
본 발명의 방법은 또한 반응기 챔버에 불소 화합물, 중합가능한 플루오로카본, 및 불활성 가스를 포함하거나, 이를 필수적으로 포함하거나, 이로 이루어진 반응성 가스 혼합물을 도입시킴을 포함하며, 여기서 반응성 가스 혼합물은 실질적으로 산소가 존재하지 않는다. 반응성 가스 혼합물에서, 불소 화합물은 폴리머 형성 속도를 조절할 뿐만 아니라 SiO2를 에칭시키는 불소 원자를 제공하기 위한 것이다. 바람직한 불소 화합물은 NF3, F2, 인시튜로 형성된 F2, 및 불활성 가스, 예를 들어 헬륨, 아르곤, 또는 질소 중 F2의 혼합물을 포함한다.
바람직하게는, 불소 화합물은 1 내지 40 부피%, 더욱 바람직하게는 5 내지 15 부피%, 및 가장 바람직하게는 5 내지 10 부피%의 농도로 반응성 가스 혼합물에 존재한다.
본원에서 사용되는 용어 "중합가능한 플루오로카본"은 에칭되는 기판 상에 폴리머 층을 형성시키기 위해 플라즈마 조건하에서 중합시킬 수 있는 플루오로카본을 칭한다. 반응성 가스 혼합물에서, 중합가능한 플루오로카본은 SiO2-함유 표면에 비해 보다 빠른 속도로 실리콘 표면 상에 폴리머 층을 형성시키고, 이에 의해 실리콘의 추가 에칭을 방해하는 기능을 한다. 바람직한 중합가능한 플루오로카본은 예를 들어, 화학식 ChFi를 갖는 퍼플루오로카본 화합물을 포함하며, 여기서 h는 4 내지 6의 수이며, i는 h 내지 2h+2의 수이다. 화학식 ChFi를 갖는 퍼플루오로카본의 예는 C4F8 (옥타플루오로시클로부탄), C5F8 (옥타플루오로시클로펜텐), C6F6 (헥사플루오로벤젠), 및 C4F6 (헥사플루오로-1,3-부타디엔)를 포함하지만, 이에 제한되지 않는다. 본 발명의 일부 구체에에서, 중합가능한 플루오로카본은 화학식 CxFyHz를 갖는 히드로플루오로카본이며, 여기서 x는 1 내지 4의 수이며, z는 1 내지 (2x+1)의 수이며, y는 ((2x+2)-z)이다. 화학식 CxFyHz를 갖는 히드로플루오로카본의 예는 CHF3 (트리플루오로메탄), C2F5H (1,1,1,2,2-펜타플루오로에탄), 및 C3F7H (1,1,1,2,3,3,3-헵타플루오로프로판)을 포함하지만, 이에 제한되지 않는다. 바람직한 구체예에서, 중합가능한 플루오로카본은 헥사플루오로-1,3-부타디엔이다.
바람직하게는, 중합가능한 플루오로카본은 1 내지 25 부피%, 더욱 바람직하게는 5 내지 15 부피%, 및 가장 바람직하게는 5 내지 10 부피%의 농도로 반응 가스 혼합물에 존재한다.
반응성 가스 혼합물 중의 불활성 가스 성분은 통상적으로 혼합물의 나머지 부피 퍼센트를 포함하고, 불소 화합물 및 중합가능한 플루오로카본에 대한 희석제/담체로서 기능한다. 적합한 불활성 가스의 예는 아르곤, 헬륨, 질소 및 이들의 혼합물을 포함한다. 바람직한 불활성 가스는 아르곤이다.
바람직하게는, 반응성 가스 혼합물 중에서 중합가능한 플루오로카본에 대한 불소 화합물의 비율은 0.1 내지 20, 더욱 바람직하게는 0.5 내지 2.0이며, 가장 바람직하게는 비율이 1:1이다.
반응성 가스 혼합물의 성분은 다양한 수단, 예를 들어 통상적인 실린더, 안전 전달 시스템, 진공 전달 시스템, 사용 시점(POU)에서 화학적 제제 및/또는 가스 혼합물을 형성시키는 고체 또는 액체-계열 발생기에 의해 반응 챔버로 전달될 수 있다.
본 발명의 방법은 또한 챔버내에서 플라즈마 활성화된 반응성 에칭 가스 혼합물을 형성시키기 위해 에너지 공급원을 활성화시키는 단계를 포함한다. 여기서, 본 발명의 반응성 가스 혼합물은 유전 물질과 적어도 부분적으로 반응하고 휘발성 종을 형성시키기 위해 활성 종을 발생시키기에 충분한 하나 이상의 에너지 공급원에 노출된다. 노출 단계를 위한 에너지 공급원은 α-입자, β-입자, γ-선, x-선, 고에너지 전자, 에너지의 전자빔 공급원, 자외선 (10 내지 400 nm의 파장), 가시광선 (400 내지 750 nm의 파장), 적외선 (750 내지 105 nm의 파장), 마이크로파 (주파수 >109 Hz), 라디오-주파수 파 (주파수 > 104 Hz) 에너지; 열, RF, DC, 아크, 또는 코로나 방전, 음파, 초음파 또는 메가음파 에너지, 및 이의 조합을 포함할 수 있지 만, 이에 제한되지 않는다.
일 구체예에서, 반응성 가스 혼합물은 이에 함유된 활성 종을 갖는 플라즈마를 발생시키기에 충분한 에너지 공급원에 노출된다. 에칭 공정을 위한 플라즈마를 사용하는 특정 예는 플라즈마 에칭, 반응성 이온 에칭 (RIE), 자기적으로 강화된 반응성 이온 에칭 (MERIE), 별도의 바이어스 전력원을 구비하거나 구비하지 않은 유도 결합 플라즈마 (ICP), 트랜스포머(transformer) 결합 플라즈마 (TCP), 중공 애노드 타입 플라즈마, 헬리컬(helical) 공명기 플라즈마, 별도의 바이어스 전력원을 구비하거나 구비하지 않은 전자 사이클로트론 공명 (ECR), 별도의 바이어스 전력원을 구비하거나 구비하지 않은 RF 또는 마이크로파 여기된 고밀도 플라즈마 공급원 등을 포함하지만, 이에 제한되지 않는다. RIE 공정이 이용되는 구체예에서, 에칭 공정은 용량성 결합 평행판 반응 챔버를 이용하여 수행된다. 이러한 구체예에서, 다층 기판 (예를 들어, 패턴화된 웨이퍼)은 반응 챔버내에서 RF 전력공급된 하부 전극 위에 배치될 수 있다. 플라즈마 에칭 공정이 이용되는 구체예에서, 에칭 공정은 용량성 결합 평행판 반응 챔버를 이용하여 수행된다. 이러한 구체예에서, 다층 기판 (예를 들어, 패턴화된 웨이퍼)은 반응 챔버내에 접지 하부 전극 위에 배치될 수 있다. 기판은 기계적 클램핑 고리 또는 정전기적 물림쇠(electrostatic chuck)에 의해 전극 위에 고정된다. 기판의 후면은 헬륨과 같은 불활성 가스로 냉각될 수 있다. RF 전력 공급원은 에를 들어 13.56 MHz의 주파수에서 작동하는 RF 발생기일 수 있지만, 다른 주파수가 또한 사용될 수 있다. RF 전력 밀도는 0.3 내지 30 W/㎠, 바람직하게는 1 내지 16 W/㎠로 변경될 수 있다. 반응 챔버에서 혼합물의 흐름 속도는 분당 10 내지 50,000 표준 세제곱 센티미터 (sccm), 바람직하게는 20 내지 10,000 sccm, 및 더욱 바람직하게는 25 내지 1,000 sccm이다.
본 발명의 방법은 또한 실리콘 기판에 비해 SiO2를 포함하는 물질을 선택적으로 에칭시키는 단계를 포함한다. 에칭 수단을 칭할 때 본원에서 사용되는 용어 "선택적으로" 또는 "선택성(selectivity)"은 1.0 보다 큰 실리콘 기판의 에칭율에 대해 우선적인 SiO2를 포함하는 물질의 에칭율의 비를 의미한다. 이론적으로 선택성이 높을수록, 공정의 선택성이 보다 양호하지만, 본 발명의 방법에 의해 달성된 통상적인 선택성은 약 1 내지 약 100, 더욱 바람직하게는 약 5 내지 약 20, 및 가장 바람직하게는 약 10의 범위이다. 선택적 에칭은 하기 실시예에서 더욱 상세히 기술된다.
SiO2를 포함하는 물질 층이 실리콘 기판로부터 에칭된 직후에, 실리콘 기판은 추가 공정 단계를 위해 준비된다. 예를 들어, 실리콘 기판이 태양 전지의 제작에 있어 실리콘 기판인 경우, 실리콘 니트라이드의 층은 실리콘 기판 상에 침착될 수 있다. 본 발명의 바람직한 구체예에서, SiO2를 포함한 물질은 에칭되고, 실리콘 니트라이드의 층은 진공을 유지하면서 동일한 플라즈마 챔버에서 침착된다.
본 발명은 하기 실시예를 참고로 하여 보다 상세히 기술되지만, 본 발명이 하기 실시예로 제한되게 여겨지지 않는 것으로 이해될 것이다.
실시예
사용된 반응기는 용량성 결합 플라즈마 (CCP)를 위해 배열된 기체전자학회 (GEC) RF 기준 플라즈마 반응기이다. 표준 GEC 셀 하부 전극을 100 mm (4 인치) 웨이퍼 가공을 위해 맞춤 제작된 정전기적 물림쇠/전력공급된 전극 어셈블리 (Model CP100, Electrogrip Inc.)로 대체하였다. 플라즈마 가공 동안에 헬륨 후면 냉각 압력을 4 Torr로 셋팅하였다. 정전기적 물림쇠 어셈블리를 20℃ 유입구 온도에서 재순환 냉각제로 냉각시켰다. 전체 RF 전력공급된 전극/정전기적 물림쇠 어셈블리의 직경은 150 mm (6 인치)였다. 실험 동안에, 플라즈마를 발생시키기 위하여 13.56 MHz에서의 300 W의 RF 전력을 RF 발생기 및 매칭 네트워크에서 하부 전극으로 전달하였다. 접지 상부 전극의 중심부는 공급-가스 분포 샤워헤드를 구비한 표준 GEC 전극 (100 mm 직경)이다. 상부 전극의 RF 전도체를 진공 챔버의 외측의 구리 스트랩(copper strap)을 통해 접지 챔버 벽에 연결하였다. 샤워해드/상부 전극 어셈블리를 20℃ 유입구 온도에서 재순환 냉각제 흐름으로 냉각시켰다. 반응성 이온 에칭 (RIE)에서, 에칭율은 전력공급된 (웨이퍼) 전극에서 DC 자체-바이어스 및 RF 전압에 매우 의존적이다. 제공된 투입 전력에서, 접지 표면적과 전력공급된 표면적 간의 비율이 높은 수록 통상적으로 DC 자체-바이어스 전압이 증가하며, 그 결과 에칭율이 증가한다. 전력공급된 (웨이퍼) 전극에서 DC 자체-바이어스 전압을 증가시키기 위하여, 상부 접지 전극을 접지 환형 고리로 연장시켰다. 연장에 따라, 접지 전극의 직경은 230 mm이었다. 접지 전극과 전력 공급된 전극 간의 간격은 25 mm (1 인치)였다. 공정 가스의 흐름을 질량 흐름 제어기의 셋트로 제어하고, 가스를 상부 전극 상의 샤워헤드를 통해 반응기로 공급하였다. 전극들 사이를 통과시킨 후에, 공정 가스 및 플라즈마 부산물을 다단계 건식 기계 펌프에 의해 지 지되는 8-인치 컨플리트(conflat) 측면 포트 × 510 리터/초 터보분자 펌프를 통해 반응기 밖으로 펌핑하였다. 챔버 베이스 압력은 약 10-6 Torr였다. 플라즈마 처리 동안에, 챔버 압력을 축전용량식 마노미터 (MKS Baratron)으로 측정하고, 반응기와 터보분자 펌프 사이의 전자 쓰로틀 밸브로 제어하였다. 5 slm의 N2를 단계간 펌프 퍼지를 통해 건식 기계 펌프로 주입하였다.
하기 실시예는 SiO2, 4% PSG, 및 폴리실리콘 (또는 Si)를 에칭시키기 위하여, C4F6 및 NF3의 혼합물을 여러 농도로 사용하였다.
표 1은 SiO2 및 Si의 C4F6/NF3 에칭을 위한 전체 실험 디자인 (DOE)이다. 표 1에서의 정보는 가장 높은 선택도에 대한 최고의 조건이 기술된 플라즈마 조건에서 %C4F6가 5%이며, %NF3가 5%일 때임을 시사한다. 도 2는 표 1의 정보를 기초로 하여 조건의 범위에 대한 선택성을 예측하는 모델을 그래프로 나타낸 것이다. 이러한 모델은 OriginLab Coporation (Northampton, MA)에 의한 Origin Scientific Graphing and Analysis Software™ (version 7.5 SR6)를 이용하여 만들어졌다. 알수 있는 바와 같이, 향상된 SiO/Si 선택도를 제공할 수 있는 조건의 채널이 존재하는 것으로 나타난다.
표 1
Figure 112009052282563-pat00001
표 2는 표 1 및 도 2의 정보를 기초로 하여 4% PSG 및 Si의 C4F6/NF3 에칭을 위한 보다 작은 DOE이다. 표 2의 정보는 가장 높은 선택도에 대한 최상의 조건이 기술된 플라즈마 조건에서 C4F6의 농도가 5%이며, NF3의 농도가 5%일 때임을 시사한다. 도 3은 표 2의 정보를 기초로 한 조건의 범위에 대한 선택성을 예측한 모델을 그래프로 나타낸 것이다. 이러한 모델은 OriginLab Coporation (Northampton, MA)에 의한 Origin Scientific Graphing and Analysis Software™ (version 7.5 SR6)를 이용하여 만들어졌다. 알 수 있는 바와 같이, 향상된 SiO/Si 선택도를 제공할 수 있는 조건의 채널이 존재하는 것으로 나타난다.
표 2
Figure 112009052282563-pat00002
도 4는 평가된 모든 에칭 화학, 및 SiO2/Si 및 4% PSG/Si에 대한 얻어진 최상의 선택도의 개략적 플롯을 나타낸 것이다. 플루오로카본 플라즈마 (CF4)에 C4F6 첨가에 따른 선택도의 증가는 본 발명의 방법의 결과로서 향상된 선택도를 지지한다. 또한, CF4/NF3와 C4F6/NF3 간에 관찰된 선택도의 증가는 증가된 선택도가 산소가 존재하지 않는 CF4에 비해 플라즈마 조건하에서 C4F6의 우수한 폴리머 형성 능력에 기인한 것이라는 것을 강력하게 시사한다.
도 5는 평가된 모든 에칭 화학, 및 SiO2, 4% PSG 및 Si에 대한 얻어진 최상의 에칭율 (최상의 선택도와 관련됨)의 개략적 플롯을 나타낸 것이다. PSG 및 SiO2 둘 모두와 관련한 실리콘 에칭율은 폴리머 형성의 보다 높은 속도로 인하여 C4F6 화학에서 감소됨을 나타낸다는 것이 중요하다.
도 6 및 도 7은 인시튜 기계측정에 의해 측정된 C4F6/NF3 SiO2 데이타를 나타낸 것이다. 이러한 플롯내에서의 데이타는 플라즈마(산소가 첨가되지 않음) 중에 C4F6에 NF3의 첨가가 플라즈마내에서 C4F6 분열을 변경시킴을 예시하는 것이다. 임의의 특정 이론으로 제한하려 하지 않는 한, 상기 실시예는 NF3의 사용이 보다 작은 C4F6 분열의 양을 감소시킴을 시사하는 것이며, 이는 SiO2 또는 Si 막의 표면 상에서 C4F6가 어떻게 중합을 달성하고, 이에 따라 에칭율 및 선택도에 영향을 미침을 시사한다.
도 1은 SiO2를 포함하는 물질의 층을 포함하는 실리콘 기판의 층을 도시한 것이다;
도 2는 본 발명의 방법에 따라 실리콘 위의 SiO2와 C4F6/NF3의 에칭 선택성과 관련하여 평가된 조건의 그래프이다;
도 3은 본 발명의 방법에 따라 실리콘 위의 PSG와 C4F6/NF3의 에칭 선택성과 관련하여 평가된 조건의 그래프이다;
도 4는 평가된 여러 에칭 화학에 대해 SiO2/Si 및 4% PSG/Si에 대한 선택성 데이타의 그래프 요약이다;
도 5는 평가된 여러 에칭 화학에 대해 SiO2, 4% PSG, 및 Si에 대한 에칭율 데이타의 그래프 요약이다;
도 6은 SiO2 및 Si를 에칭하는 동안 플라즈마 중 C4F6에 대한 NF3의 효과를 나타낸 일련의 질량 스펙트럼 데이타를 도시한 것이다;
도 7은 본 발명에 따른 선택적 에칭 동안에 F 및 CF2 종을 모니터링하는 인시튜 광학적 방출 스펙트럼 데이타를 도시한 것이다.

Claims (14)

  1. 에너지 공급원이 장착된 반응기 챔버내에 SiO2를 포함한 물질층을 갖는 실리콘 기판을 배치시키는 단계;
    챔버내에 진공을 형성시키는 단계;
    반응기 챔버에 불소 화합물, 중합가능한 플루오로카본, 및 불활성 가스를 포함하고, 실질적으로 산소가 첨가되지 않은 반응성 가스 혼합물을 도입시키는 단계;
    챔버내에 플라즈마 활성화된 반응성 에칭 가스 혼합물을 형성시키기 위해 에너지 공급원을 활성화시키는 단계; 및
    실리콘 기판에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 단계를 포함하며,
    SiO2를 포함하는 물질이 SiO2 및 유기실리케이트 유리로 이루어진 군으로부터 선택되는, 실리콘에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 방법.
  2. 제 1항에 있어서, 반응성 가스 혼합물 중에서 중합가능한 플루오로카본 및 불소 화합물이 1:1의 비로 존재하는 방법.
  3. 삭제
  4. 제 1항에 있어서, 유기실리케이트 유리가 포스포러스 실리케이트 유리 및 플루오로실리케이트 유리로 이루어진 군으로부터 선택된 방법.
  5. 제 4항에 있어서, SiO2를 포함하는 물질이 포스포러스 실리케이트 유리인 방법.
  6. 제 1항에 있어서, SiO2를 포함하는 물질이 실질적으로 SiO2인 방법.
  7. 제 1항에 있어서, 불소 화합물이 NF3, F2, 인시튜(in situ)로 생성된 F2, 및 불활성 가스 중 F2의 혼합물로 이루어진 군으로부터 선택된 방법.
  8. 제 7항에 있어서, 불소 화합물이 NF3인 방법.
  9. 제 1항에 있어서, 중합가능한 플루오로카본이 화학식 ChFi를 갖는 화합물이며, 여기서 h는 4 내지 6 범위의 수이며, i는 h 내지 2h+2 범위의 수인 방법.
  10. 제 9항에 있어서, 중합가능한 플루오로카본이 옥타플루오로시클로부탄, 옥타플루오로시클로펜텐, 헥사플루오로벤젠, 헥사플루오로-1,3-부타디엔 및 이들의 혼 합물로 이루어진 군으로부터 선택된 방법.
  11. 제 10항에 있어서, 중합가능한 플루오로카본이 헥사플루오로-1,3-부타디엔인 방법.
  12. 제 1항에 있어서, 중합가능한 플루오로카본이 화학식 CxFyHz를 갖는 화합물이며, 여기서 x는 1 내지 4 범위의 수이며, z는 1 내지 (2x+1) 범위의 수이며, y는 ((2x+2)-z)인 방법.
  13. 제 12항에 있어서, 중합가능한 플루오로카본이 CHF3 (트리플루오로메탄), C2F5H (1,1,1,2,2-펜타플루오로에탄), 및 C3F7H (1,1,1,2,3,3,3-헵타플루오로프로판) 및 이들의 혼합물로 이루어진 군으로부터 선택된 방법.
  14. 전극이 장착된 반응기 챔버내에 SiO2를 포함한 물질층을 갖는 실리콘 기판을 배치시키는 단계;
    챔버내에 진공을 형성시키는 단계;
    반응기 챔버에 불소 화합물, 중합가능한 플루오로카본, 및 불활성 가스를 포함하고, 실질적으로 산소가 첨가되지 않은 반응성 가스 혼합물을 도입시키는 단계;
    챔버내에 플라즈마 활성화된 반응성 에칭 가스 혼합물을 형성시키기 위해 고주파 전기에너지를 전극에 공급하는 단계; 및
    실리콘 기판에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 단계를 포함하며,
    SiO2를 포함하는 물질이 SiO2 및 유기실리케이트 유리로 이루어진 군으로부터 선택되는, 실리콘에 비해 우선적으로 SiO2를 포함하는 물질을 선택적으로 에칭하는 방법.
KR1020090079119A 2008-08-29 2009-08-26 실리콘 디옥사이드 조성물의 선택적 에칭 KR101049309B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9291608P 2008-08-29 2008-08-29
US61/092,916 2008-08-29
US12/504,064 US8372756B2 (en) 2008-08-29 2009-07-16 Selective etching of silicon dioxide compositions
US12/504,064 2009-07-16

Publications (2)

Publication Number Publication Date
KR20100027006A KR20100027006A (ko) 2010-03-10
KR101049309B1 true KR101049309B1 (ko) 2011-07-13

Family

ID=41259802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090079119A KR101049309B1 (ko) 2008-08-29 2009-08-26 실리콘 디옥사이드 조성물의 선택적 에칭

Country Status (6)

Country Link
US (1) US8372756B2 (ko)
EP (1) EP2159829A3 (ko)
KR (1) KR101049309B1 (ko)
CN (1) CN101667609B (ko)
MY (1) MY147667A (ko)
TW (1) TWI394214B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872784B2 (en) 2017-11-16 2020-12-22 Samsung Electronics Co., Ltd. Etching gas mixture, method of forming pattern by using the same, and method of manufacturing integrated circuit device by using the etching gas mixture

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623148B2 (en) 2009-09-10 2014-01-07 Matheson Tri-Gas, Inc. NF3 chamber clean additive
KR20120092112A (ko) * 2009-09-18 2012-08-20 솔베이 플루오르 게엠베하 상압에서 태양전지용 웨이퍼를 제조하는 방법
US8679982B2 (en) * 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8945414B1 (en) * 2013-11-13 2015-02-03 Intermolecular, Inc. Oxide removal by remote plasma treatment with fluorine and oxygen radicals
EP2937311B1 (fr) * 2014-04-25 2019-08-21 Rolex Sa Procédé de fabrication d'un composant horloger renforcé, composant horloger et pièce d'horlogerie correspondants
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
JP6600480B2 (ja) * 2015-04-20 2019-10-30 東京エレクトロン株式会社 被処理体を処理する方法
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
US10134600B2 (en) 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch
TWI836030B (zh) * 2019-03-14 2024-03-21 美商蘭姆研究公司 使用低壓力低偏壓氘電漿的選擇性二氧化矽移除

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027323A (ko) * 1999-05-24 2002-04-13 조셉 제이. 스위니 실리콘 산화물 및 반사방지용 유전체 코팅의 식각 방법
KR20030042903A (ko) * 2001-11-26 2003-06-02 삼성전자주식회사 점착방지막을 갖는 초소형 기계 구조체 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry
US5021121A (en) 1990-02-16 1991-06-04 Applied Materials, Inc. Process for RIE etching silicon dioxide
US6171974B1 (en) 1991-06-27 2001-01-09 Applied Materials, Inc. High selectivity oxide etch process for integrated circuit structures
JPH07263415A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
EP0849787A1 (de) * 1996-12-18 1998-06-24 Siemens Aktiengesellschaft Verfahren zur Herstellung einer intergrierten Schaltungsanordnung
US6849557B1 (en) * 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
JP2988455B2 (ja) * 1997-10-15 1999-12-13 日本電気株式会社 プラズマエッチング方法
KR100311487B1 (ko) 1997-12-16 2001-11-15 김영환 산화막식각방법
US6565759B1 (en) * 1999-08-16 2003-05-20 Vanguard International Semiconductor Corporation Etching process
US6530380B1 (en) * 1999-11-19 2003-03-11 Chartered Semiconductor Manufacturing Ltd. Method for selective oxide etching in pre-metal deposition
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US20050014383A1 (en) * 2003-07-15 2005-01-20 Bing Ji Use of hypofluorites, fluoroperoxides, and/or fluorotrioxides as oxidizing agent in fluorocarbon etch plasmas
US7256134B2 (en) 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
KR20070009729A (ko) * 2004-05-11 2007-01-18 어플라이드 머티어리얼스, 인코포레이티드 불화탄소 에칭 화학반응에서 H2 첨가를 이용한탄소-도핑-Si 산화물 에칭

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027323A (ko) * 1999-05-24 2002-04-13 조셉 제이. 스위니 실리콘 산화물 및 반사방지용 유전체 코팅의 식각 방법
KR20030042903A (ko) * 2001-11-26 2003-06-02 삼성전자주식회사 점착방지막을 갖는 초소형 기계 구조체 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872784B2 (en) 2017-11-16 2020-12-22 Samsung Electronics Co., Ltd. Etching gas mixture, method of forming pattern by using the same, and method of manufacturing integrated circuit device by using the etching gas mixture

Also Published As

Publication number Publication date
EP2159829A3 (en) 2011-10-19
MY147667A (en) 2012-12-31
TW201009932A (en) 2010-03-01
CN101667609A (zh) 2010-03-10
US8372756B2 (en) 2013-02-12
KR20100027006A (ko) 2010-03-10
CN101667609B (zh) 2015-07-22
TWI394214B (zh) 2013-04-21
US20100055921A1 (en) 2010-03-04
EP2159829A2 (en) 2010-03-03

Similar Documents

Publication Publication Date Title
KR101049309B1 (ko) 실리콘 디옥사이드 조성물의 선택적 에칭
US5300460A (en) UHF/VHF plasma for use in forming integrated circuit structures on semiconductor wafers
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
KR101564182B1 (ko) 규소-함유 필름의 에칭을 위한 방법 및 에칭 가스
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
TWI296132B (en) Method of etching high aspect ratio features
JP4907827B2 (ja) ポリシリコンのエッチングの均一性を向上し、エッチング速度の変動を低減するための方法
KR102476934B1 (ko) 챔버 세정 및 반도체 식각 기체
US9595448B2 (en) Method for cleaning plasma processing chamber and substrate
EP1087421A2 (en) Method and apparatus for providing a stable plasma
US6194325B1 (en) Oxide etch process with high selectivity to nitride suitable for use on surfaces of uneven topography
JP5235596B2 (ja) Siエッチング方法
JP2001521283A (ja) ジフルオロメタンおよびトリフルオロメタンを用いたセルフアラインコンタクトエッチング
CN1599038A (zh) 次氟酸酯、氟代过氧化物和/或氟代三氧化物在碳氟化合物刻蚀等离子体中作为氧化剂的应用
KR101155841B1 (ko) 이중 도핑된 게이트 애플리케이션에서 프로파일 제어 및n/p 로딩을 개선하는 방법
US5880037A (en) Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
US6372634B1 (en) Plasma etch chemistry and method of improving etch control
KR100249139B1 (ko) 반도체웨이퍼상에 집적회로 구조물을 형성하는데 사용되는vhf/uhf(초고주파/극초단파)플라즈마방법
Fuller Plasma etching
JP3363782B2 (ja) 集積回路構造の選択性の高い酸化物エッチングプロセス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee