JPS5951531A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS5951531A
JPS5951531A JP16159782A JP16159782A JPS5951531A JP S5951531 A JPS5951531 A JP S5951531A JP 16159782 A JP16159782 A JP 16159782A JP 16159782 A JP16159782 A JP 16159782A JP S5951531 A JPS5951531 A JP S5951531A
Authority
JP
Japan
Prior art keywords
gas
etching
dry etching
cut
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16159782A
Other languages
English (en)
Inventor
Masashi Kikuchi
正志 菊池
Akio Matsuda
彰夫 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Nihon Shinku Gijutsu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc, Nihon Shinku Gijutsu KK filed Critical Ulvac Inc
Priority to JP16159782A priority Critical patent/JPS5951531A/ja
Publication of JPS5951531A publication Critical patent/JPS5951531A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はLSI、工0の製造工程等に於てポリシリコン
、結晶シリコンをドライエツチングする方法に関する。
従来ポリシリコン等のドライエツチングはプラズマ中で
SF、ガス或はSF4ガスを用いて行なうを一般とし、
これによれば比較的エツチング速度が高くなる有利性が
ある。而してSF、ガス等は極めてラジカル性の強いF
原子を遊離し易いので該F原子により第1囚示のように
7オトレジス)aの下方のパターン線幅として残される
べき部分わがアンダーカットcされ、該部分すのパター
ンfdff 1lqJの低下を来たし、近時髪束の高い
微細な工0パターンの形成に適しない。具体的にはエツ
チングされるべき深さdが5000人であった場合アン
ダーカッ)cの深さが約250OAにも及ぶ不都合があ
った。
本発明はこうしたアンダーカットの問題を改昔すること
をその目的としたもので、プラズマ中でSF、ガス 、
OF、ガスその他のフッ素系ガスを用いてポリシリコン
、結晶シリコンをドライエツチングする方法に於て、該
SF。ガス翰・のフッ素系ガスと共にO,H,、001
4その他の炭素系ガスを混入することを特徴とする。
本発明の実施例−を真空室内に石英の電極材を備え、こ
れの放電用RF t(を源に13.56MHzを用いた
反応性イオンエツチング製型を使用して結晶シリコンを
ドライエツチングする場合につき説明すると、真空室内
に注入するガスをSF6ガスに0014ガスを10%混
入した混合ガスとし該真空室内にプラズマを発生させれ
ばエツチングされた結晶シリコンは第2図示の如くフォ
トレジスト(1)の下方の残されるべき部分(2)は多
少アンダーカット(3)されるに留まり、具体的には厚
さ5000 Xの結晶シリコン(4)をエツチングして
もアンダーカッ) (3)は1250 A以下におさえ
ることが出来た。従って7オトレジス) +1)のIl
lをより精確に転写した工Cパタ←ンを形成することが
可能となる。
こうしてSF、力°スに0014ガスを混入するとSF
、から遊離したフッ素原子ラジカルが炭素原子と結合す
ること及び部分(2)の側壁にポリマーが形成されてF
原子によるエツチングを妨げることで部分(2)のアン
ダーカットがされにくくなるものと判断される。
SF、ガスに0.H4ガスを混入した場合及びOF。
ガスに001.ガス或はO,H4ガスを混入してドライ
エツチングした場合にも前記アンダーカットをおさえる
ことが出来た。
尚フッ素系ガスに混入する001.或はO,H,ガスの
容量はフッ素系ガスの10%乃至20%であることが好
ましく、この場合のエツチング速度は約j 000 A
/minであツタ。
このように本発明によるときは、エツチングに際してフ
ッ素系ガスに0C11等の炭素系ガスを混入するように
したので前記したアンダーカットの問題が改善され、さ
らに微細なパターンを正確に形成出来て集積度を高め得
る等の効果がある。
【図面の簡単な説明】
第1図は従来のドライエツチング状態の断面図、第2図
なよ本発明方法によるドライエツチング状態の断面図で
ある。 特許出願人 日本真空技術林式会社 代  理  人 北   利   欣   −H:)j
(jljjj“1し゛、Qiiig! 外2名

Claims (1)

    【特許請求の範囲】
  1. プラズマ中でSF、ガス 、  OF、ガスその他のフ
    ッ素系ガスを用いてポリシリコン、結晶シリコンをドラ
    イエツチングする方法に於て、該SFe jJ 7.等
    のフッ素系ガスと共に02H4,001゜その他の炭素
    系ガスを混入することを特徴とするドライエツチング方
    法。
JP16159782A 1982-09-18 1982-09-18 ドライエツチング方法 Pending JPS5951531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16159782A JPS5951531A (ja) 1982-09-18 1982-09-18 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16159782A JPS5951531A (ja) 1982-09-18 1982-09-18 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS5951531A true JPS5951531A (ja) 1984-03-26

Family

ID=15738164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16159782A Pending JPS5951531A (ja) 1982-09-18 1982-09-18 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS5951531A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198627A (ja) * 1985-02-27 1986-09-03 Sharp Corp 半導体装置の製造方法
JPS61256728A (ja) * 1985-05-06 1986-11-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション シリコン・エツチング方法
US5180466A (en) * 1984-12-29 1993-01-19 Fujitsu Limited Process for dry etching a silicon nitride layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144541A (en) * 1980-04-11 1981-11-10 Fujitsu Ltd Etching method
JPS5788100A (en) * 1980-11-21 1982-06-01 Citizen Watch Co Ltd Etching method for quartz substrate
JPS58197820A (ja) * 1982-05-14 1983-11-17 Nippon Telegr & Teleph Corp <Ntt> プラズマエツチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144541A (en) * 1980-04-11 1981-11-10 Fujitsu Ltd Etching method
JPS5788100A (en) * 1980-11-21 1982-06-01 Citizen Watch Co Ltd Etching method for quartz substrate
JPS58197820A (ja) * 1982-05-14 1983-11-17 Nippon Telegr & Teleph Corp <Ntt> プラズマエツチング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180466A (en) * 1984-12-29 1993-01-19 Fujitsu Limited Process for dry etching a silicon nitride layer
JPS61198627A (ja) * 1985-02-27 1986-09-03 Sharp Corp 半導体装置の製造方法
JPH0518456B2 (ja) * 1985-02-27 1993-03-12 Sharp Kk
JPS61256728A (ja) * 1985-05-06 1986-11-14 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション シリコン・エツチング方法

Similar Documents

Publication Publication Date Title
US4980022A (en) Method of removing a layer of organic matter
US5382316A (en) Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
CA1172993A (en) Microwave plasma etching
KR0179366B1 (ko) 미세패턴의 형성방법
US4618398A (en) Dry etching method
JPS61500821A (ja) デバイスの製造における無転移スロット分離のための方法
JPH0552058B2 (ja)
JPS5951531A (ja) ドライエツチング方法
US6986851B2 (en) Dry developing method
JPS6065533A (ja) ドライエッチング方法
US4465553A (en) Method for dry etching of a substrate surface
JPH0121230B2 (ja)
JP2979737B2 (ja) ドライエッチング方法
JPS58137214A (ja) パタ−ン形成方法
JPH0251987B2 (ja)
JPS60228687A (ja) ニツケルまたは含ニツケル合金のドライエツチング方法
JPS61256725A (ja) ドライエツチング方法
JPS61220433A (ja) ドライエツチング方法
JPS5887276A (ja) ドライエツチング後処理方法
JPH0130294B2 (ja)
JP2920999B2 (ja) 半導体装置の製造方法
JP2734748B2 (ja) 反応性ドライエッチング法
JPS62294187A (ja) プラズマエツチング方法
JPH05129248A (ja) 高速ドライエツチング方法
JPS6043829A (ja) ドライエッチング方法