JPH06260590A - 多層配線複合リードフレーム - Google Patents

多層配線複合リードフレーム

Info

Publication number
JPH06260590A
JPH06260590A JP4779493A JP4779493A JPH06260590A JP H06260590 A JPH06260590 A JP H06260590A JP 4779493 A JP4779493 A JP 4779493A JP 4779493 A JP4779493 A JP 4779493A JP H06260590 A JPH06260590 A JP H06260590A
Authority
JP
Japan
Prior art keywords
layer
copper
alloy foil
lead frame
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4779493A
Other languages
English (en)
Inventor
Kenji Yamaguchi
口 健 司 山
Teruyuki Watabiki
引 輝 行 綿
Takaharu Yonemoto
本 隆 治 米
Mamoru Onda
田 護 御
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP4779493A priority Critical patent/JPH06260590A/ja
Publication of JPH06260590A publication Critical patent/JPH06260590A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】フレキシブル基板上に形成されるインナ−リ−
ドの微細化と、接着剤とFe基合金箔の密着力の向上に
よる品質の安定した232ピン以上の多ピン多層配線複
合リ−ドフレ−ムの提供。 【構成】アウターリードを金属リードフレーム、インナ
−リ−ドをFe基合金箔上に絶縁フィルムを介し、該表
面上に導体の微細配線パタ−ンを形成したフレキシブル
配線基板で構成する多層配線複合リ−ドフレ−ムにおい
て、接地または電源供給用導体層のFe基合金箔表面に
気相法,あるいは銅めっき法で銅処理層を設け、該処理
層の厚さを0.01〜2.0μmの範囲内で均一に生成
し、接着剤を介して絶縁フィルムを貼り合わせることを
特徴とする多層配線複合リ−ドフレ−ム。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置用の多層配線複合リードフレームに関するものであ
る。
【0002】
【従来の技術】アウターリードを金属リードフレームに
よって構成し、接地または電源供給導体層を42合金箔
で形成し、該42合金箔上に絶縁フィルムを貼着し、か
つこの絶縁フィルム上に導体の微細配線パターンを形成
したフレキシブル多層配線基板によって構成してなる多
層配線複合リードフレームは各種の構成のものが提案さ
れている。インナ−リ−ドを構成するフレキシブル基板
は、絶縁フィルム上に導体を接着あるいは蒸着等の方法
で積層し、ホトレジスト、パタ−ニング、エッチングの
プロセスを経て微細配線パタ−ンを形成するのが一般的
である。
【0003】従来、接地または電源供給用導体層のFe
−42%Ni合金(以下「42合金」と記す)と絶縁フ
ィルム、たとえば、ポリイミドフィルムに塗布したポリ
イミド系接着剤との貼り合わせは真空プレスあるいはロ
−ルラミネ−トで行われているが、絶縁フイルムと圧延
した42合金箔表面とのピ−ル強度が、200gf/cm
以下で接着力が安定しない。このため、インナ−リ−ド
とアウタ−リ−ドを加熱加圧接合する次工程で、ポリイ
ミド系接着剤と接地または電源供給用導体層の42合金
箔とが剥離してしまう。
【0004】また、従来銅配線の銅表面めっきの前処理
は過硫酸カリウムと硫酸の水溶液が効果的で多用されて
いる。しかしながら、銅配線と絶縁体を介して42合金
箔が露出している場合、銅表面を上記溶液で酸洗する
と、銅表面から溶けだしてイオン化した銅が42合金箔
の露出部に置換めっきされる。この置換めっきは、90
度のピ−ル強度で10gf/cm以下であり、密着力が非
常に弱い。
【0005】この後、42合金表面専用の酸洗液、たと
えば5%塩酸水溶液で酸洗した場合、42合金箔の銅イ
オンの置換めっきは、非常に密着力が弱いため、金めっ
き下地用のニッケルめっきを施すとニッケルめっきが銅
イオンの置換めっきから剥離してしまう。密着力を向上
させるため、めっき表面を機械研磨し酸化膜を除去する
方法があるが、微細配線では研磨面が300μm間隔の
ため側面が十分に研磨されず、前処理として不十分であ
る。銅と絶縁体を介して42合金箔が露出している場
合、ニッケルめっきを行うとイオン化した銅イオンと鉄
イオンがニッケルめっき液を劣化させ、膜厚の均一で密
着の安定したニッケルめっきは不可能となる。
【0006】
【発明が解決しようとする課題】本発明の目的は、上記
問題点を解消し、多ピン多層配線複合リ−ドフレ−ムに
おいて銅配線のインナ−リ−ドの微細化と接着剤による
42合金箔またはFe基合金箔の密着力の向上により品
質の安定した多ピン、例えば、232ピン以上の多層配
線複合リードフレームを提供することにある。
【0007】
【課題を解決するための手段】本発明に従えば、アウタ
ーリードを金属リードフレーム、インナ−リ−ドを接地
または電源供給用導体層上に絶縁フィルムを介し、該表
面上に導体の微細配線パタ−ンを形成したフレキシブル
配線基板で構成する多層配線複合リ−ドフレ−ムにおい
て、前記接地または電源供給用導体層を42合金箔また
はFe基合金箔で構成し、該合金箔の表面に銅処理層を
設け、接着剤を介して絶縁フィルムを貼り合わせること
を特徴をする多層配線複合リードフレームが提供され
る。
【0008】ここで、前記接地または電源供給用導体層
を構成する42合金箔またはFe基合金箔表面の銅処理
層は、気相法、あるいはめっき法で形成されているのが
好ましい。また、前記銅処理層の厚さが、0.01〜
2.0μmであることが好ましい。
【0009】
【発明の作用】以下詳細に本発明を説明する。本発明の
多層配線複合リードフレームでは、42合金箔あるいは
Fe基合金箔上に絶縁フィルムを介し、該表面上に導体
の微細パタ−ンを形成するフレキシブル配線基板の42
合金箔、またはFe基合金箔表面上に銅処理層を設け
る。銅処理層は真空蒸着、イオンプレ−ティング、スパ
ッタリングなどの気相法、あるいは、銅ストライクめっ
き、銅めっきなどのめっき法によって形成される。銅処
理層はポリイミド系の接着剤との親和性がよく、その結
果42合金あるいは、Fe基合金箔表面銅処理層とポリ
イミド系またはエポキシ系などの接着剤とのピ−ル強度
が向上するためである。
【0010】
【実施態様】以下に、本発明に係る多層配線複合リード
フレームを添付の図面に示す好適実施例に基づいて詳細
に説明する。図1、図2に本発明の2層配線複合リード
フレームを示す。金属リードフレームは、タイバー13
を備え、このタイバー13からアウターリード15(1
5a、15b)がタイバー13の中心近傍に向かって延
設されている。金属リードフレームのタイバー13の中
心部にはフレキシブル基板17(以下に「2層配線基
板」と称する)が配置され、この2層配線基板17は、
上側に、例えばポリイミドよりなる絶縁フィルム層19
と、下側に、例えばFe基合金よりなる接地または電源
供給用導体層21との2層からなっている。
【0011】ここで、フレキシブル配線基板とは、絶縁
フィルム(テ−プ状のものを含む)上に導体の微細配線
パタ−ンを形成した、いわゆるフレキシブルな配線基板
を言。TABテ−プと称するものも、絶縁フィルム上に
導体の微細配線パタ−ンを形成したフレキシブルなもの
であり、そういう意味で構造的になんら変わりがないこ
とから、ここでいうフレキシブル配線基板として用いら
れる。
【0012】2層配線基板17は、接地または電源供給
導体層21を42合金あるいは、Fe基合金箔で形成
し、前記合金箔上に真空蒸着法で、銅処理層51を設
け、絶縁フィルム19を接着剤41で貼着し、かつこの
絶縁フィルム19上に導体の微細配線パターンを形成す
る。ここで、後工程のニッケル下地金めっきの前処理、
あるいは銅処理層51の膜質の特性により、接着剤との
ピール強度が低下するため、銅処理層51厚さは0.0
1〜2.0μmであることが好ましい。
【0013】上記絶縁フィルム層19は片面(すなわち
上面)銅箔付ポリイミドフィルムである。
【0014】この銅箔は後にエッチングされてインナー
リード27となる。絶縁フィルム層19は、接地または
電源供給用ホール23とがプレスパンチング等により開
口されている。この絶縁フィルム層19に導体層21が
銅処理層51を介して接着剤41により貼着されてい
る。この2層配線基板17の絶縁フィルム層19の上側
表面に貼付された銅箔を例えばエッチングもしくは蒸着
して、インナーリード27が形成されている。このイン
ナーリード27の内側先端には、ワイヤボンディング接
続が良好になされるように、例えば錫−ニッケルの下地
の上に金のような良導体がめっきされている。上記2層
配線基板17のホール23にも、例えば錫−ニッケルの
下地の上に金のような良導体がめっきされている。
【0015】上記リードフレームのアウターリード15
bと、2層配線基板17のインナーリード27との電気
的接続は、加熱圧着して達成されている。
【0016】ところで、この図において、金属リードフ
レームのアウターリード15は、タイバー13の例えば
四隅近傍からそれぞれ延在するリードを接地または電源
供給用アウターリード15aとし、その他を信号用アウ
ターリード15bとしている。信号用アウターリード1
5bは、上述したようにインナーリード27との接続が
なされているが、接地または電源供給用リード15a
は、導体層21に直接接地される。この接地のため、ま
ず、上記絶縁フィルム層19の切り欠きから露出する導
体層21の隅部も金めっきされ、アウタ−リ−ド15b
と同じように先端に錫めっきされた接地または電源供給
用リード15aの先端をあて、加熱圧着して、接合層3
1を形成し導体層21と接地または電源供給用リード1
5aとを導通接続している。
【0017】かかる多層配線複合リードフレームに、半
導体素子33を搭載し、半導体素子33の信号端子とイ
ンナーリード27のめっき端子との間をボンディングワ
イヤ35でボンディング接続すると導体層21の2層配
線基板17の接地または電源供給用ホール23から露出
する部分との間をボンディングワイヤ35でボンディン
グして接続する。最後にインナーリード27を包むよう
に樹脂封止して半導体装置を作製することができる。
【0018】本実施態様では、銅処理層の形成を真空蒸
着法でおこなっているが、銅めっき法たとえば、銅スト
ライク処理のみ、あるいは銅ストライク処理後銅めっき
法で行ってもよい。本実施態様では、真空蒸着法で行っ
ているが、他の気相法であるイオンプレーティング、ス
パッタリングで銅処理層を形成してもよい。本実施態様
では、ポリイミド系接着剤を用いたが、TABフィルム
キャリア用のエポキシ接着剤を用いることもできる。本
発明はこれに限定されず、また、実施例では、微細パタ
ーンのインナーリード層と接地または電源供給用導体層
とをもつ2層配線基板を用いたが、複数の導体層を絶縁
層を介して積層した構造の多層配線基板に適用可能なこ
とはもちろんである。
【0019】本発明のより一層の理解のため、実験結果
を説明する。
【0020】(実施例1)多層配線基板17を形成する
厚さ0.25mmの42合金の表面をまず、溶剤たとえば
アセトンによる脱脂を行い、塩酸水溶液で酸洗した。4
2合金表面上に銅めっき法にて2.0μmの銅処理層5
1を生成した。比較実験用のため銅めっきをしないベタ
板状の接地導体層あるいは電源供給用導体層21を用意
した。
【0021】次に、厚さ0.02mmの銅箔にポリイミド
絶縁層を厚さ0.05mmにキャスティングし、厚さ0.
02mmのポリイミド系接着剤を塗布したものを用意し、
タイバー13のアウタ−リ−ド15が短冊状に露出する
部分を並びに接地導体層または電源供給用ホ−ル23を
金型で打ち抜いた。
【0022】銅層を生成した厚さ0.25mmの42合金
と銅層の無い合金を各々、銅箔/ポリイミド絶縁層/ポ
リイミド系接着剤の塗布面にロ−ルラミネ−タ−で貼り
合わせを行った。接着温度は、220℃とする。その
後、銅箔表面をホトレジスト、パタ−ニングおよびエッ
チングを行い、微細配線信号層を形成した多層配線基板
を作製した。インナ−リ−ドピッチは0.01mmとし
た。
【0023】インナ−リ−ド27、接地導体層あるいは
電源供給用導体層21を構成する多層配線基板17と、
アウターリード15a、15bと接地導体層あるいは電
源供給用導体層21のデバイスホ−ル23の表面に0.
5μmのニッケルめっき後、0.5μmの金めっきを施
した。めっきの前処理は5%塩酸水溶液で行った。
【0024】上記方法により銅層を生成した本発明によ
る多層配線基板と実験のため用意した銅めっきをしない
ベタ基板の比較結果を用い本発明を説明する。本発明に
よる多層配線基板の接着強度を金型プレスによる衝撃試
験、図3に示す90度曲げピ−ル強度試験により確認し
た。銅めっきをしないベタ基板では、42合金表面とポ
リイミド接着剤間に衝撃試験による剥離分離が観察され
たが、本発明による基板は剥離もなく良好な結果が得ら
れていた。ピ−ル強度試験では、本発明の銅処理層を設
けた基板の強度が銅処理層を設けない基板に比べ、数倍
向上することが確認された。測定結果を数値で表1に示
す。明らかに、接着強度が向上している。また、めっき
の耐熱性試験を200℃、10分間実施したが膨れもな
く、良好な結果が得られていた。
【0025】(実施例2)まず、厚さ0.20mmの42
合金を用いて表面を溶剤たとえばアセトンによる脱脂を
行い、塩酸水溶液で酸洗した。42合金箔表面上に蒸着
法にて銅層を1.0μm生成した。比較のため蒸着をし
ないベタ板状の接地または電源供給用導体層を用意して
いる。以下実施例1と同様の手順で多層配線基板を作製
した。
【0026】上記方法により銅層を生成した本発明によ
る多層配線基板と実験のため用意した銅めっきをしない
ベタ基板の比較結果を用い本発明を説明する。本発明に
よる多層配線基板の接着強度を金型プレスによる衝撃試
験、図3に示す90度曲げピ−ル強度試験により確認し
た。銅めっきをしないベタ基板では、42合金表面とポ
リイミド接着剤間に衝撃試験による剥離分離が観察され
たが、本発明による基板は剥離もなく良好の結果が得ら
れていた。ピ−ル強度試験では、本発明の銅処理層を設
けた基板の強度が銅処理層を設けない基板に比べ、数倍
向上することが確認された。測定結果を数値で表1に示
す。明らかに、接着強度が向上している。また、めっき
の耐熱性試験を200℃、10分間実施したが膨れもな
く、良好な結果が得られていた。
【0027】
【0028】
【発明の効果】本発明によれば、42合金あるいはFe
基合金表面に銅の処理層を設けることにより、接地また
は電源供給用導体を構成する42合金あるいはFe基合
金表面とポリイミドあるいはエポキシ系接着剤との接着
強度を大幅に向上することができ、耐熱性に優れた多層
配線基板の製造が可能となる。また、ニッケル下地金め
っき工程後、切断加工後の接着強度の安定した多層フレ
キシブル配線基板およびこれを用いた多層配線複合リ−
ドフレ−ムの製造が可能となる。さらに、均一厚さの銅
層を、真空蒸着、イオンプレ−ティング、スパッタリン
グ、めっき法、ストライクめっき法で生成するため、多
層配線基板の製造工程が確立し、量産性、信頼性のある
複合リ−ドフレ−ムの製造が可能となる。
【図面の簡単な説明】
【図1】 本発明の多層配線複合リードフレームの一例
を説明するための断面図である。
【図2】 本発明の多層配線複合リードフレームの一例
を説明するための平面図である。
【図3】 90度曲げピ−ル強度試験説明図である。
【符号の説明】
13 タイバ− 15a 接地または電源供給用アウターリード 15b 信号用アウターリード 17 多層配線基板 19 絶縁フィルム層 21 接地または電源供給用導体層 23 接地または電源供給用ホール 27 インナーリード 31 金−錫合金層 33 半導体素子 35 ボンディングワイヤ 37 金−錫合金層 41 接着剤 51 銅層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/12 (72)発明者 御 田 護 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】アウターリードを金属リードフレーム、イ
    ンナ−リ−ドを接地または電源供給用導体層上に絶縁フ
    ィルムを介し、該表面上に導体の微細配線パタ−ンを形
    成したフレキシブル配線基板で構成する多層配線複合リ
    −ドフレ−ムにおいて、前記接地または電源供給用導体
    層を42合金箔またはFe基合金箔で構成し、該合金箔
    の表面に銅処理層を設け、接着剤を介して絶縁フィルム
    を貼り合わせることを特徴とする多層配線複合リ−ドフ
    レ−ム。
  2. 【請求項2】前記接地または電源供給用導体層を構成す
    る42合金箔またはFe基合金箔表面の銅処理層は、気
    相法、あるいはめっき法で形成されてなる請求項1に記
    載の多層配線複合リ−ドフレ−ム。
  3. 【請求項3】前記銅処理層の厚さが、0.01〜2.0
    μmである請求項1または2に記載の多層配線複合リー
    ドフレーム。
JP4779493A 1993-03-09 1993-03-09 多層配線複合リードフレーム Withdrawn JPH06260590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4779493A JPH06260590A (ja) 1993-03-09 1993-03-09 多層配線複合リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4779493A JPH06260590A (ja) 1993-03-09 1993-03-09 多層配線複合リードフレーム

Publications (1)

Publication Number Publication Date
JPH06260590A true JPH06260590A (ja) 1994-09-16

Family

ID=12785283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4779493A Withdrawn JPH06260590A (ja) 1993-03-09 1993-03-09 多層配線複合リードフレーム

Country Status (1)

Country Link
JP (1) JPH06260590A (ja)

Similar Documents

Publication Publication Date Title
US5597470A (en) Method for making a flexible lead for a microelectronic device
WO1991010573A1 (en) Multi-metal layer interconnect tape for tape automated bonding
TWI248141B (en) Semiconductor device and manufacturing method therefor
JP2001267461A (ja) 半導体装置の製造方法
JPH06260590A (ja) 多層配線複合リードフレーム
JP3349166B2 (ja) 回路基板
JP2757593B2 (ja) フィルムキャリア装置の製造方法
JP3454876B2 (ja) 積層導体およびその製造方法
JPH09306949A (ja) 複合バンプへのテープ自動化結合方法
JP2500523B2 (ja) 基板および基板の製造方法
JP3066201B2 (ja) 回路基板及びその製造方法
JP2002050715A (ja) 半導体パッケージの製造方法
JP2757594B2 (ja) フィルムキャリア装置
JP3147189B2 (ja) リードフレームおよびその製造方法
JPH05129514A (ja) リードフレームおよびその製造方法
JPH03296238A (ja) Tab用テープキャリア
JP3005841B2 (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
JP2705263B2 (ja) Tab用テープキャリアの製造方法
KR950003861B1 (ko) 박형코일의 제조방법
US6602431B2 (en) Enhancements in sheet processing and lead formation
JPH05160319A (ja) リードフレーム及びその製造方法
JP2819321B2 (ja) 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法
JPH05144882A (ja) 半導体装置用フイルムキヤリア
JPS58162053A (ja) 半導体用基板材料
JPH1012987A (ja) 2層配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509