JPH06260503A - 薄膜半導体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 動作上の品質及び信頼性が格段に向上した薄
膜半導体素子を提供することが本発明の一つの目的であ
り、製造工程が簡略化された薄膜半導体素子の製造方法
を提供することが本発明の他の目的である。 【構成】 絶縁基板４上に、ＳｉＮｘ膜２２を積層した
後、ネガ型レジストを塗布する。前記ゲート電極５、ゲ
ート絶縁膜６及び半導体層７からなる積層体をフォトマ
スクとして、前記絶縁基板４に、ゲート電極５と反対側
から紫外線などを照射する裏面露光及び現像を行う。前
記ネガ形レジストにおいて、紫外線が前記フォトマスク
によって遮られて照射されていない領域は、現像時に除
去される。次に、層間絶縁膜２３を形成する。更に、Ｍ
ｏの金属層を積層した後、フォトマスクを用いるフォト
プロセスによってパターニングして、ソース電極１１と
ドレイン電極１２とを形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜半導体素子及びそ
の製造方法に関し、更に詳しくは、例として液晶表示装
置用のアクティブマトリクス基板にスイッチング素子と
して用いられる薄膜トランジスタ（以下、ＴＦＴ）及び
該ＴＦＴを製造する方法に関する。

【０００２】

【従来の技術】近年、ワードプロセッサ、ラップトップ
パソコンあるいはポケット型テレビ受信機などへの液晶
表示装置の応用が急速に進行している。特に、複数の画
素電極をマトリクス状に配列し、各画素電極にＴＦＴを
スイッチング素子として設けたアクティブマトリクス型
液晶表示装置は、コントラストや応答速度などの点で表
示品位が高く、注目されている。

【０００３】このＴＦＴは、内部構造の点で、逆スタガ
型と正スタガ型とに区分される。逆スタガ型の構造を有
するＴＦＴは、絶縁基板上にゲート電極、ゲート絶縁
膜、半導体層及びドレイン電極とソース電極とを、この
順序で積層して形成した構造である。この逆スタガ型の
ＴＦＴにおいて、前記ゲート絶縁膜は、比較的高温で成
膜され、半導体層は比較的低温で成膜される。この逆ス
タガ型のＴＦＴは、前記ゲート絶縁膜と半導体層とが、
連続して形成されるため、両者の界面は清浄であり、ス
イッチング性能は安定している。一方、フォトマスクを
用いるパターンニングなどのフォトプロセスが多数回に
亘り必要であり、製造工程が複雑なため製造コトスが高
く、ＴＦＴを使用したアクティブマトリクス型液晶表示
装置が高価になる原因の一つとなっている。

【０００４】一方、正スタガ型の構造を有するＴＦＴ
は、絶縁基板上にドレイン電極とソース電極、半導体
層、ゲート絶縁膜及びゲート電極を、この順序で積層し
た構造である。この正スタガ型のＴＦＴの製造方法に於
て、前記半導体層の成膜後、一旦製造装置内から取り出
し、再び製造装置内に戻して、ゲート絶縁膜を成膜して
いる。この正スタガ型のＴＦＴは、前記半導体層とゲー
ト絶縁膜とが、同一の製造装置内において連続して形成
されないため、両者の界面に不純物が付着する場合があ
り、スイッチング性能が安定していないという不具合を
有している。また、前記半導体層は、比較的低温で成膜
され、ゲート絶縁膜は比較的高温で成膜される。従っ
て、ゲート絶縁膜に先立って形成されている半導体層
が、ゲート絶縁膜成膜時の高温雰囲気によって、組成の
不所望な変動を生じるという不具合を有している。

【０００５】前記正スタガ型のＴＦＴを、アクティブマ
トリクス型液晶表示装置に用いる場合、製造上の歩留り
を向上し、製造コストを低減するため、簡略化されたプ
ロセスで、ＴＦＴを備えるアクティブマトリクス基板
（以下、ＴＦＴ基板）を作成することが提案されてい
る。このような従来技術は、Ｍ．ＢＯＮＮＥＬ ｅｔ
ａｌ．，ＪＡＰＡＮ ＤＩＳＰＬＡＹ’８６，ｐ．３３
２，１９８６に示されている。

【０００６】

【発明が解決しようとする課題】しかし、前記従来の文
献が開示している簡略型のＴＦＴは、正スタガ型の構造
を有している。従って、この簡略型のＴＦＴは、前述し
たように、半導体層が、ゲート絶縁膜成膜時の高温雰囲
気によって、その組成及び特性に不所望な変動を生じる
という不具合を有している。さらに、前記文献が開示し
ている簡略型の製造プロセスを、逆スタガ型ＴＦＴを製
造する製造プロセスに応用すると、ゲート電極、ゲート
絶縁膜及び半導体層を同一形状にパターン形成すること
になる。この時、ソース電極とドレイン電極とを積層し
て形成すると、ソース電極とドレイン電極とがゲート電
極と接触するので、トランジスタとして作動しなくなる
という問題点を有している。

【０００７】また、ゲート電極とソース電極との接触及
びゲート電極とドレイン電極との接触を防ぐために、Ｓ
ｉＯ₂やＳｉＮｘ等の絶縁膜を基板上に積層し、フォト
リソグラフィック技術により、ゲート電極の両側に絶縁
層をパターン形成する技術が考えられる。この技術に於
て、ＳｉＯ₂やＳｉＮｘ等の絶縁膜をパターンニングす
る際のマスク枚数が増えるので、製造プロセスが複雑に
なり前記簡略型プロセスにおける製造の簡略さという利
点が失われる。

【０００８】本発明はこのような従来技術の問題点を解
決するためになされたものであり、動作上の品質及び信
頼性が格段に向上した薄膜半導体素子を提供することが
本発明の一つの目的であり、製造工程が簡略化された薄
膜半導体素子の製造方法を提供することが本発明の他の
目的である。

【０００９】

【課題を解決するための手段】本発明の薄膜半導体素子
は、電気絶縁性基板上に形成された第１導電層と、該第
１導電層上に形成された第１絶縁層と、該第１絶縁層上
に形成された半導体層と、該電気絶縁性基板と該第１絶
縁層との間に於いて露出している該第１導電層の露出部
を被覆する第２絶縁層と、該半導体層を少なくとも部分
的に被覆し、かつ該第２絶縁層に少なくとも一部が重な
るように形成されている第２導電層とを含んでおり、こ
れにより上記目的が達成される。

【００１０】また、本発明の薄膜半導体素子の製造方法
は、電気絶縁性基板上に、第１導電層と第１絶縁層と半
導体層とを、この順序が積層の順序であって、かつ同一
形状をそれぞれ有するように形成する工程と、該電気絶
縁性基板と該第１絶縁層との間に於いて露出している該
第１導電層の露出部を被覆する第２絶縁層を、該第１導
電層と該第１絶縁層と該半導体層とをマスクとして、該
電気絶縁性基板の該第１導電層が形成されている表面に
対して反対側からの露光によって形成する工程と、該半
導体層を少なくとも部分的に被覆し、かつ該第２絶縁層
に少なくとも一部が重なるように第２導電層を形成する
工程とを含んでおり、これにより上記目的が達成され
る。

【００１１】また、本発明の薄膜半導体素子の製造方法
は、電気絶縁性基板上に、第１導電層と第１絶縁層と半
導体層とを、この順序が積層の順序であって、かつ同一
形状をそれぞれ有するように形成する工程と、該電気絶
縁性基板と該第１絶縁層との間に於いて露出している該
第１導電層の露出部を被覆する第２絶縁層を、該第１導
電層の該露出部を酸化させることによって形成する工程
と、該半導体層を少なくとも部分的に被覆しかつ該第２
絶縁層を被覆するように、第２導電層を形成する工程と
を含んでおり、これにより上記目的が達成される。

【００１２】

【作用】本発明に従う薄膜半導体素子は、電気絶縁性基
板上に、第１導電層と第１絶縁層と半導体層とが、この
順序で積層して形成されている。第１導電層は、該電気
絶縁性基板と該第１絶縁層との間に於いて外部に露出し
ている。この露出部は、第２絶縁層によって被覆されて
いる。また、該半導体層を少なくとも部分的に被覆し、
かつ該第２絶縁層に少なくとも一部が重なるように第２
導電層が形成されている。

【００１３】即ち、本発明の薄膜半導体素子は、いわゆ
る逆スタガ型の構造を有している。従って、本発明の薄
膜半導体素子の動作性能を安定させることができる。

【００１４】また、本発明の薄膜半導体素子の製造方法
は、電気絶縁性基板上に、第１導電層と第１絶縁層と半
導体層とを、この順序で形成する。該電気絶縁性基板と
該第１絶縁層との間に於いて露出している該第１導電層
の露出部を被覆する第２絶縁層を、該第１導電層と該第
１絶縁層と該半導体層とをマスクとして、該電気絶縁性
基板の該第１導電層が形成されている表面に対して反対
側からの露光によって形成する。該半導体層を少なくと
も部分的に被覆し、かつ該第２絶縁層に少なくとも一部
が重なるように第２導電層を形成する。

【００１５】或は、電気絶縁性基板上に、第１導電層と
第１絶縁層と半導体層とを、この順序で形成する。該電
気絶縁性基板と該第１絶縁層との間に於いて露出してい
る該第１導電層の露出部を被覆する第２絶縁層を、該第
１導電層の該露出部を酸化させることによって形成す
る。該半導体層を少なくとも部分的に被覆しかつ該第２
絶縁層を被覆するように、第２導電層を形成する。

【００１６】このような本発明の薄膜半導体素子の製造
プロセスにおいて、第１導電層と第２導電層とが接触し
ないように、第２絶縁層を形成している。この第２絶縁
層の形成に際して、新たなフォトプロセスを必要としな
い。即ち、新たなフォトマスクを必要としないので、製
造工程を簡略化することができる。従って、製造コスト
を下げることも可能である。

【００１７】

【実施例】＜実施例１＞図１は、本発明の第１の実施例
のアクティブマトリクス液晶表示装置１の走査基板２の
平面図であり、図２は図１の切断面線Ｘ２−Ｘ２から見
た断面図であり液晶表示装置１の断面を示す。図３は、
図１の切断面線Ｘ３−Ｘ３から見た断面図である。液晶
表示装置１は、走査基板２と対向基板３とを組み合わせ
ることによって構成される。図１及び図２に示されるよ
うに、本実施例の走査基板２は、電気絶縁性を有する透
明ガラスなどからなる絶縁基板４を備える。絶縁基板４
上に、相互に平行でそれぞれ帯状のゲート電極５が形成
されている。前記ゲート電極５を被覆して、ゲート絶縁
膜６及び半導体層７が形成されている。半導体層７上で
あって、後述するソース電極及びドレイン電極が形成さ
れる各位置に、コンタクト層８がそれぞれ形成されてい
る。図３に示されるように、前記ゲート電極５と半導体
層７とを、それらの側方において取り囲み、ゲート電極
５と半導体層７とを、他の構成要素と電気的に絶縁する
層間絶縁膜２３が形成されている。

【００１８】図１及び図２に示されるように、走査基板
２に於いて、前記ゲート電極５の延びる方向と直交する
方向にそれぞれ延びる相互に平行な複数の信号電極９
と、走査基板２上にマトリクス上に配列された画素電極
１０とが形成される。各信号電極９は、それぞれ帯状で
あり、各ゲート電極５と各信号電極９とが囲む複数の領
域に、前記各画素電極１０がそれぞれ形成される。各信
号電極９には、各信号電極９から前記各領域内に延びる
ソース電極１１が、信号電極９と一体に且つ同時に形成
される。各画素電極１０には、前記信号電極９とソース
電極１１との間に延びるドレイン電極１２が、画素電極
１０と一体に且つ同時に形成される。前記ゲート電極
５、ゲート絶縁膜６、半導体層７、信号電極９、ソース
電極１１及びドレイン電極１２を含んで、本実施例のＴ
ＦＴ１８が構成される。即ち、ＴＦＴ１８は、液晶表示
装置１に於て、画素電極１０毎にマトリクス状に配列さ
れる。前記信号電極９、画素電極１０、ソース電極１１
及びドレイン電極を被覆して、配向膜１３が形成されて
いる。

【００１９】前記対向基板３は、透明ガラスなどからな
る絶縁基板１４と、絶縁基板１４上に形成された対向電
極１５と、絶縁基板１４を被覆して形成された配向膜１
６とを備える。前記走査基板２と対向基板３とを対向さ
せて組合せ、両基板２、３の周縁部をシール材でシール
し、両基板２、３の間に液晶を注入することによって前
記液晶表示装置１が完成する。

【００２０】図４は、本実施例のＴＦＴ１８を備える液
晶表示装置１の製造方法を説明する断面図であり、図５
は該製造方法を説明する工程図である。上記ＴＦＴ１８
を備える液晶表示装置１の製造方法について、図４及び
図５を参照して説明する。

【００２１】本実施例の液晶表示装置１に用いられるＴ
ＦＴ１８の構成的特徴の一つは、絶縁基板４上に積層さ
れたゲート電極５、ゲート絶縁膜６及び半導体層７上
に、更にコンタクト層８を設けたことである。他の構成
的特徴は、コンタクト層８、ソース電極１１及びドレイ
ン電極１２とゲート電極５との間の電気的絶縁を、前記
ゲート電極５、ゲート絶縁膜６、半導体層７及びコンタ
クト層８からなる積層体を取り囲む層間絶縁膜によって
達成するようにしたことである。

【００２２】上記構成の本実施例のＴＦＴ１８の製造方
法について、図４及び図５を参照して説明する。

【００２３】図５工程ａ１に於て、絶縁基板４上に膜厚
ｔ１（例として３００ｎｍ）のＴａ層１９を積層する。
Ｔａ層１９の上に、工程ａ２に於て、膜厚ｔ２（例とし
て２００ｎｍ）のＳｉＮｘ層２０を堆積する。更にその
上に、工程ａ３に於て、膜厚ｔ３（例として５０ｎｍ）
のａ−Ｓｉ膜又は微結晶状態のシリコン膜又はｐ−Ｓｉ
膜などのいずれかからなる半導体層２１を積層する。更
にその上に、工程ａ４に於て、Ｐ（リン）をドープした
ａ−Ｓｉ層又は微結晶状態のシリコン層又はｐ−Ｓｉ層
等のいずれかからなる半導体層３１を、膜厚ｔ６（例と
して４０ｎｍ）で積層する。次に、工程ａ５に於て、前
記Ｔａ層１９、ＳｉＮｘ層２０、半導体層２１及び半導
体層３１からなる積層体を、フォトマスクを用いるフォ
トプロセスによってパターニングする。このパターンニ
ングによって、ゲート電極５、ゲート絶縁膜６、半導体
層７、コンタクト層８を形成する。パターンニング後の
絶縁基板４の状態は、図４（１）に示されている。

【００２４】前記製造工程に於いて、前記ゲート電極５
はＡｌ、Ｃｒ、Ｎｂ、Ｗ等の金属あるいはＩＴＯ等の透
明導電体等で形成しても良い。ゲート絶縁膜６はＳｉＯ
₂で形成しても良い。また、半導体層７を形成するに際
して、前記半導体層２１を堆積後、アニールを行って、
ｐ−Ｓｉ層を形成し、このｐ−Ｓｉ層を半導体層７とし
てもよい。あるいは、前記半導体層２１を堆積した後、
パターニングし、パターンニング後の半導体層２１に対
してアニールを行ってｐ−Ｓｉ層を形成し、このｐ−Ｓ
ｉ層を半導体層２１としてもよい。前記コンタクト層８
はＢ（ホウ素）をドープした半導体層でも良い。あるい
は、前記半導体層３１を積層後、イオンドーピングによ
りＰ（リン）等の不純物をドーピングして、コンタクト
層８としてもよい。

【００２５】次に工程ａ６に於て、膜厚ｔ４（例として
６００ｎｍ）のＳｉＮｘ膜２２を積層する。工程ａ７に
おいて、前記ＳｉＮｘ膜２２を以下に於てパターンニン
グする。まず、ネガ型レジストをＳｉＮｘ膜２２上に塗
布する。前記ゲート電極５、ゲート絶縁膜６、半導体層
７及びコンタクト層８からなる積層体を光を遮断するマ
スクとして、前記絶縁基板４に、ゲート電極５が形成さ
れている表面と反対側の表面の側から紫外線などを照射
する裏面露光及び該ネガ形レジストの現像を行う。前記
ネガ形レジストにおいて、紫外線が前記マスクによって
遮られて照射されていない領域は、現像時に除去され
る。その後、エッチングして層間絶縁膜２３をパターン
ニングする。パターンニング後の絶縁基板４の状態は、
図４（２）に示される。

【００２６】前記層間絶縁膜２３はＳｉＯ₂等無機膜を
使用してもよく、あるいは日本合成ゴム株式会社製ＪＳ
Ｓ−７２１５等のアクリル樹脂や日立化成株式会社製Ｐ
ＩＸ−８８０３等のポリイミド膜のような有機保護膜を
使用してもよい。また、前記層間絶縁膜２３の形成に際
して、ネガ型感光性絶縁膜を塗布し、前述したような裏
面露光及び現像を行い、現像後に残存しているネガ形感
光性絶縁膜を層間絶縁膜２３としてもよい。

【００２７】次に、工程ａ８に於て、膜厚ｔ５（例とし
て２００ｎｍ）のＭｏ層を積層し、その後、工程ａ９に
於て、該Ｍｏ層をフォトマスクを用いるフォトプロセス
によってパターニングして、ソース電極１１とドレイン
電極１２とを形成する。次に工程ａ１０に於て、ソース
電極１１とドレイン電極１２とが重なっていないコンタ
クト層８の部分をエッチングにより除去する。前記エッ
チング後の絶縁基板４の状態は、図４（３）に示され
る。

【００２８】前記ソース電極１１とドレイン電極１２と
は、例としてＡｌ、Ｃｒ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ等の金
属あるいはＩＴＯ等の透明導電体で形成しても良い。

【００２９】この後、絶縁基板４の全面に亘り、配向膜
を形成する。また、前述した構成を有する対向基板３
を、前記走査基板２の製造工程と同様の製造工程によっ
て製造する。走査基板２と対向基板３とを相互に対向さ
せ、周辺部をシール材でシールした後内部に液晶を注入
する。これにより、液晶表示装置１が完成する。

【００３０】以上のように、本実施例に従えば、コンタ
クト層８、ソース電極１１及びドレイン電極１２とゲー
ト電極５との間の電気的絶縁を、前記ゲート電極５、ゲ
ート絶縁膜６、半導体層７及びコンタクト層８からなる
積層体を取り囲む層間絶縁膜２３によって達成した。本
実施例に於いて、この層間絶縁膜２３は、絶縁基板４を
用いる前記裏面露光によって、パターンニングされた。
従って、ＴＦＴ１８を製造する製造工程において、パタ
ーンニング処理を行うためのマスク枚数を低減すること
ができた。

【００３１】これにより、ＴＦＴ１８の製造工程を簡略
化することができる。この製造工程の簡略化によって、
製造コストの削減を達成することができる。また、本実
施例のＴＦＴ１８は逆スタガ型であり、ゲート絶縁膜６
と半導体層７との界面が清浄であるように、これらを連
続成膜することができ、ＴＦＴ１８のスイッチング性能
を向上することができる。

【００３２】また、本実施例のＴＦＴ１８において、前
記層間絶縁膜２３によって、ゲート電極５とソース電極
１１との接触、あるいはゲート電極５とドレイン電極１
２との接触を防ぐことができる。従って、アクティブマ
トリクス形液晶表示装置１に好適に使用されるＴＦＴ１
８を提供することができる。

【００３３】また、本実施例のＴＦＴ１８の性能が、従
来技術によるＴＦＴと比較して格段に向上されているた
め、前記従来技術の簡略製造プロセスで製造された正ス
タガ型のＴＦＴをアクティブマトリクス基板のスイッチ
ング素子として使用した場合に比べて、液晶表示装置に
おいて、フリッカや画面の焼き付きがない高品位の画像
が得られる。

【００３４】＜実施例２＞図６は、本発明の第２の実施
例のＴＦＴ２４を備える液晶表示装置２５の平面図であ
り、図７は図６の切断面線Ｘ７−Ｘ７から見た断面図で
あり、図８は本実施例に於ける液晶表示装置２５の製造
工程を説明する断面図であり、図９は前記製造工程を説
明する工程図である。

【００３５】本実施例の液晶表示装置２５の構成は、前
記第１実施例の液晶表示装置１と類似し、対応する部分
には、同一の参照符号を付す。本実施例の液晶表示装置
２５に用いられるＴＦＴ２４の構成的特徴は、（１）逆
スタガ型であり、（２）前記第１実施例のコンタクト層
８を設けず、（３）絶縁基板４上に積層されたゲート電
極５、ゲート絶縁膜６及び半導体層７を、その側部に於
て取り囲む絶縁体を設け、ゲート電極５が前記ソース電
極１１及びドレイン電極１２に電気的に接触しないよう
にしていることである。

【００３６】上記構成のＴＦＴ２４の製造方法に関し
て、図８及び図９を参照して以下に説明する。

【００３７】図９工程ｂ１に於て、絶縁基板４上に膜厚
ｔ１（例として３００ｎｍ）のＴａ層１９を積層し、工
程ｂ２に於て膜厚ｔ２（例として２００ｎｍ）のＳｉＮ
ｘ層２０を積層し、工程ｂ３に於て、膜厚ｔ３（例とし
て５０ｎｍ）のａ−Ｓｉ又は微結晶状態のシリコン又は
ｐ−Ｓｉ等のいずれかからなる半導体層２１を積層す
る。工程ｂ４に於て、フォトマスクを使用するフォトプ
ロセスによって、Ｔａ層１９、ＳｉＮｘ層２０及び半導
体層２１からなる積層体をパターニングし、図８（１）
に示されるように、ゲート電極５、ゲート絶縁膜６及び
半導体層７を形成する。

【００３８】前記ゲート電極５はＡｌ、Ｃｒ、Ｎｂ、Ｗ
等の金属、ＩＴＯ（インジウムー錫酸化物）等の透明導
電体、あるいは不純物をドープした半導体等で形成して
も良い。ゲート絶縁膜６はＳｉＯ₂で形成しても良い。
半導体層７に関して、前述したようにａ−Ｓｉ又は微結
晶状態のシリコンからなる層を積層後、アニールを行い
ｐ−Ｓｉ層を形成して、このｐ−Ｓｉ層を半導体層７と
しても良く、または前記各積層体をパターニングした
後、アニールを行ってｐ−Ｓｉ層を形成し、このｐ−Ｓ
ｉ層を半導体層７としてもよい。

【００３９】次に、図９工程ｂ５に於て、膜厚ｔ４（例
として６００ｎｍ）のＳｉＮｘ膜２２を積層した後、工
程ｂ６に於てネガ型レジストを塗布する。工程ｂ７に於
て、前記ゲート電極５、ゲート絶縁膜６及び半導体層７
からなる積層体をマスクとして、前記絶縁基板４に、ゲ
ート電極５と反対側から紫外線などを照射する裏面露光
及び現像を行う。前記ネガ形レジストにおいて、紫外線
が前記マスクによって遮られて照射されていない領域
は、現像時に除去される。その後、工程ｂ８に於て、エ
ッチングして層間絶縁膜２３をパターンニングする。エ
ッチング後の絶縁基板４の状態は、図８（２）に示され
る。この状態に於て、層間絶縁膜２３の前記現像時に除
去された領域は透孔となり、この透孔において半導体層
７が露出する。

【００４０】層間絶縁膜２３はＳｉＯ₂等無機膜を使用
してもよいし、日本合成ゴム株式会社製ＪＳＳ−７２１
５等のアクリル樹脂や日立化成株式会社製ＰＩＸ−８８
０３等のポリイミド膜のような有機保護膜を使用しても
よい。さらに、ネガ型感光性絶縁膜を塗布し裏面露光及
び現像を行い、該ネガ形感光性絶縁膜を用いて層間絶縁
膜２３を形成してもよい。

【００４１】次に、工程ｂ９に於て、膜厚ｔ５（例とし
て２００ｎｍ）のＭｏの金属層を積層した後、工程ｂ１
０に於て、フォトマスクを用いるフォトプロセスによっ
てパターニングして、ソース電極１１とドレイン電極１
２とを形成する。この工程終了後の絶縁基板４の状態
は、図８（３）に示される。

【００４２】ソース電極１１とドレイン電極１２とは、
Ａｌ、Ｃｒ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ等の金属あるいはＩ
ＴＯ等の透明導電体で形成しても良い。

【００４３】この後、絶縁基板４の全面に亘り配向膜を
形成する。また、前記構成を有する対向基板３を、前記
走査基板２の製造工程と同様の製造工程によって製造す
る。走査基板２と対向基板３とを相互に対向させ、周辺
部をシール材でシールした後内部に液晶を注入する。こ
れにより、液晶表示装置２５が完成する。

【００４４】以上のように、本実施例に従えば、前記ネ
ガ型感光性絶縁膜を使用することにより、前記裏面露光
を行って、層間絶縁膜２３をパターンニングした。従っ
て、ＴＦＴ２４を製造する製造工程において、パターン
ニング処理を行うためのマスク枚数を低減した。従っ
て、前記第１実施例において説明した効果と同様な効果
を達成することができる。

【００４５】＜実施例３＞図１０は本発明の第３実施例
の液晶表示装置２７の平面図であり、図１１は図１０の
切断面線Ｘ１１−Ｘ１１から見た断面図であり、図１２
は本実施例の液晶表示装置２７の製造工程を説明する断
面図であり、図１３は前記製造工程を説明する工程図で
ある。本実施例の液晶表示装置２７は、前記第１の実施
例に於ける液晶表示装置１に類似し、対応する部分には
同一の参照符号を付す。本実施例の液晶表示装置２７に
用いられるＴＦＴ２８の構成的特徴は、絶縁基板４上に
積層されたゲート電極５、ゲート絶縁膜６及び半導体層
７に関して、前記ゲート電極５の側部に絶縁体を設け、
ゲート電極５が前記ソース電極１１及びドレイン電極１
２に電気的に接触しないようにしていることである。

【００４６】上記構成のＴＦＴ２４の製造法について、
図１２及び図１３を参照して説明する。

【００４７】図１３工程ｃ１に於て、絶縁基板４上に膜
厚ｔ１（例として３００ｎｍ）のＴａ層１９を積層す
る。その上に、工程ｃ２に於て、膜厚ｔ２（例として２
００ｎｍ）のＳｉＮｘ層２０を積層する。更にその上
に、工程ｃ３に於て、膜厚ｔ３（例として５０ｎｍ）の
ａ−Ｓｉ層又は微結晶状態のシリコン層又はｐ−Ｓｉ層
などのいずれかからなる半導体層２１を積層する。その
後、工程ｃ４に於て、Ｔａ層１９、ＳｉＮｘ層２０及び
半導体層２１の積層体をフォトマスクを用いるフォトプ
ロセスによってパターニングして、ゲート電極５、ゲー
ト絶縁膜６及び半導体層７を形成する。このパターンニ
ング後の絶縁基板４の状態は、図１２（１）に示され
る。

【００４８】ゲート電極５はＡｌ、Ｎｂ等の金属で形成
しても良く、ゲート絶縁膜６はＳｉＯ₂で形成しても良
い。また、半導体層７を形成するに際して、前述したよ
うに、ａ−Ｓｉ層又は微結晶状態のシリコン層又はｐ−
Ｓｉ層などのいずれかからなる半導体層２１を積層後、
アニールを行うことにより、ｐ−Ｓｉ層を形成し、この
ｐ−Ｓｉ層を半導体層７としてもよい。あるいは、前記
半導体層２１を積層してパターニングし、その後、アニ
ールを行ってｐ−Ｓｉ層を形成し、このｐ−Ｓｉ層を前
記半導体層２１としてもよい。

【００４９】次に、工程ｃ５に於て陽極酸化法により、
ゲート電極５の側面を酸化して、絶縁膜２６を形成す
る。この製造段階の絶縁基板４は、図１２（２）に示さ
れる。この絶縁膜２６を、ゲート電極５の側面を熱酸化
することにより、形成してもよい。

【００５０】次に工程ｃ６に於て膜厚ｔ４（例として２
００ｎｍ）のＭｏ層を積層した後、工程ｃ７に於て、フ
ォトマスクを用いるフォトプロセスによって、パターニ
ングする。このパターンニングによって、ソース電極１
１とドレイン電極１２を形成する。この製造段階の絶縁
基板４は、図１２（３）に示される。

【００５１】前記ソース電極１１とドレイン電極１２と
を、例としてＡｌ、Ｃｒ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ等の金
属あるいはＩＴＯ等の透明導電体で形成しても良い。

【００５２】この後、絶縁基板４の全面に亘り、配向膜
を形成する。また、前記構成を有する対向基板３を、前
記走査基板２の前記製造工程と同様の製造工程によって
製造する。走査基板２と対向基板３とを相互に対向さ
せ、周辺部をシール材でシールした後内部に液晶を注入
する。これにより、液晶表示装置２７が完成する。

【００５３】以上のように、本実施例に従えば、ゲート
電極５の側面に於いて、陽極酸化法によって絶縁膜２６
を形成した。従って、ＴＦＴ２４を製造する製造工程に
おいて、パターンニング処理を行うためのマスク枚数を
低減することができた。従って、本実施例に於いても、
前記第１実施例において説明した効果と同様な効果を達
成することができる。

【００５４】＜実施例４＞図１４は本発明の第４実施例
の液晶表示装置３２の平面図であり、図１５は図１４の
切断面線Ｘ１５−Ｘ１５から見た断面図であり、図１６
は本実施例の液晶表示装置３２の製造工程を説明する断
面図であり、図１７は前記製造工程を説明する工程図で
ある。本実施例の液晶表示装置３２は、前記第１の実施
例に於ける液晶表示装置１に類似し、対応する部分には
同一の参照符号を付す。

【００５５】本実施例の液晶表示装置３２に用いられる
ＴＦＴ３３の構成的特徴の一つは、絶縁基板４上に積層
されたゲート電極５、ゲート絶縁膜６及び半導体層７を
被覆し、前記信号電極９、ソース電極１１及びドレイン
電極１２の下層にコンタクト層３４を設けたことであ
る。他の構成的特徴は、ソース電極１１及びドレイン電
極１２とゲート電極５との間の電気的絶縁を、ゲート電
極５、ゲート絶縁膜６及び半導体層７からなる積層体を
取り囲む層間絶縁膜３０によって達成するようにしたこ
とである。

【００５６】上記構成のＴＦＴ３３の製造方法につい
て、図１６及び図１７を参照して説明する。

【００５７】工程ｄ１に於て、絶縁基板４上に膜厚ｔ１
（例として３００ｎｍ）のＴａ層１９を積層する。その
上に、工程ｄ２に於て、膜厚ｔ２（例として２００ｎ
ｍ）のＳｉＮｘ層２０を堆積する。更にその上に、工程
ｄ３に於て、膜厚ｔ３（例として５０ｎｍ）のａ−Ｓｉ
層又は微結晶状態のシリコン層又はｐ−Ｓｉ層等の半導
体層７を積層する。次に、工程ｄ４に於て、フォトマス
クを用いるフォトプロセスによって、前記Ｔａ層１９、
ＳｉＮｘ層２０及び半導体層７をパターニングして、ゲ
ート電極５、ゲート絶縁膜６及び半導体層７を形成す
る。パターンニング後の絶縁基板４の状態は、図１６
（１）に示される。

【００５８】前記製造工程に於いて、前記ゲート電極５
は、Ａｌ、Ｃｒ、Ｎｂ、Ｗ等の金属あるいはＩＴＯ等の
透明導電体等で形成されても良い。ゲート絶縁膜６は、
ＳｉＯ₂で形成されても良い。半導体層７は、前記ａ−
Ｓｉ層又は微結晶状態のシリコン層又はｐ−Ｓｉ層等の
半導体層７を積層後、アニールを行って得られるｐ−Ｓ
ｉ層で形成しても良い。あるいは、前記半導体層７を堆
積してパターニングした後、アニールを行い、その結果
得られるｐ−Ｓｉ層で形成しても良い。

【００５９】次に、工程ｄ５に於て、膜厚ｔ４（例とし
て６００ｎｍ）のＳｉＮｘ膜２０を積層する。この後、
工程ｄ６において、前記図５の工程ａ６〜工程ａ８を参
照して説明したように、ネガ型レジストを塗布し、裏面
露光及び現像を行った後、エッチングして層間絶縁膜３
５をパターンニングする。パターンニング後の絶縁基板
４の状態は、図１６（２）に示される。

【００６０】ここで、層間絶縁膜３５は、ＳｉＯ₂等の
無機膜を使用してもよく、あるいは日本合成ゴム株式会
社製ＪＳＳ−７２１５等のアクリル樹脂や日立化成株式
会社製ＰＩＸ−８８０３等のポリイミド膜のような電気
絶縁性を有する有機保護膜を使用してもよい。また、ネ
ガ型感光性絶縁膜を塗布し、絶縁基板４を用いる前述し
た裏面露光及び現像を行い、前記ネガ形感光性絶縁膜を
用いて層間絶縁膜３５を形成してもよい。

【００６１】次に、工程ｄ７に於て、Ｐ（リン）をドー
プしたａ−Ｓｉ層又は微結晶状態シリコン層、又はｐ−
Ｓｉ層等からなる半導体層３１を、膜厚ｔ６（例として
４００ｎｍ）で積層する。この後、工程ｄ８に於て、Ｍ
ｏ層を膜厚ｔ７（例として２００ｎｍ）で堆積する。こ
の後、工程ｄ９に於いて、前記フォトマスクを用いるフ
ォトプロセスによってパターニングして、ソース電極１
１とドレイン電極１２とを形成する。次に、工程ｄ１０
に於て前記半導体層２１をエッチングしてコンタクト層
３４を形成する。エッチング処理後の絶縁基板４の状態
は図１６（３）に示される。

【００６２】ここで、ソース電極１１とドレイン電極１
２とは、Ａｌ、Ｃｒ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ等の金属あ
るいはＩＴＯ等の透明導電体で形成しても良い。

【００６３】この後、絶縁基板４の全面に亘り、配向膜
を形成する。また、前記構成を有する対向基板３を、前
記走査基板２の前記製造工程と類似の製造工程によって
製造する。走査基板２と対向基板３とを相互に対向さ
せ、周辺部をシール材でシールした後内部に液晶を注入
する。これにより、液晶表示装置３２が完成する。

【００６４】以上のように、本実施例に従えば、コンタ
クト層３４、ソース電極１１及びドレイン電極１２とゲ
ート電極５との間の電気的絶縁を、前記ゲート電極５、
ゲート絶縁膜６、半導体層７及びコンタクト層３４から
なる積層体を取り囲む層間絶縁膜３５によって達成し
た。この層間絶縁膜３５は、絶縁基板４を用いる前記裏
面露光によって、パターンニングされた。従って、ＴＦ
Ｔ３３を製造する製造工程において、パターンニング処
理を行うためのマスク枚数を低減することができた。従
って、前記第１実施例において説明した効果と同様な効
果を達成することができる。

【００６５】

【発明の効果】本発明の薄膜半導体素子は、いわゆる逆
スタガ型の構造を有している。したがって、本発明の薄
膜半導体素子の動作性能を安定させることができる。ま
た、本発明の薄膜半導体素子の製造プロセスにおいて、
第１導電層と第２導電層とが接触しないように、第２絶
縁層を形成している。この第２絶縁層の形成に際して、
新たなフォトプロセスを必要としない。即ち、新たなフ
ォトマスクを必要としないので、製造工程を簡略化する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例のアクティブマトリクス
液晶表示装置１の走査基板２の平面図である。

【図２】図１の切断面線Ｘ２−Ｘ２から見た断面図であ
る。

【図３】図１の切断面線Ｘ３−Ｘ３から見た断面図であ
る。

【図４】本実施例のＴＦＴ１８の製造方法を説明する断
面図である。

【図５】該製造方法を説明する工程図である。

【図６】本発明の第２の実施例の液晶表示装置２５の平
面図である。

【図７】図６の切断面線Ｘ７−Ｘ７から見た断面図であ
る。

【図８】本実施例に於ける液晶表示装置２５の製造工程
を説明する断面図である。

【図９】前記製造工程を説明する工程図である。

【図１０】本発明の第３実施例の液晶表示装置２７の平
面図である。

【図１１】図１０の切断面線Ｘ１１−Ｘ１１から見た断
面図である。

【図１２】本実施例の液晶表示装置２７の製造工程を説
明する断面図である。

【図１３】前記製造工程を説明する工程図である。

【図１４】本発明の第４実施例の液晶表示装置３２の平
面図である。

【図１５】図１４の切断面線Ｘ１５−Ｘ１５から見た断
面図である。

【図１６】本実施例の液晶表示装置３２の製造工程を説
明する断面図である。

【図１７】前記製造工程を説明する工程図である。

【符号の説明】

１、２５、２７、３２ 液晶表示装置 ２ 走査基板 ３ 対向基板 ４、１４ 絶縁基板 ５ ゲート電極 ６ ゲート絶縁膜 ７、２１、３１ 半導体層 ８ コンタクト層 １１ ソース電極 １２ ドレイン電極 １８、２４、２８、３３ 薄膜トランジスタ（ＴＦＴ） ２３、３０、３５ 層間絶縁膜 ２６ 絶縁膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電気絶縁性基板上に形成された第１導電
   層と、 該第１導電層上に形成された第１絶縁層と、 該第１絶縁層上に形成された半導体層と、 該電気絶縁性基板と該第１絶縁層との間に於いて露出し
   ている該第１導電層の露出部を被覆する第２絶縁層と、 該半導体層を少なくとも部分的に被覆し、かつ該第２絶
   縁層に少なくとも一部が重なるように形成されている第
   ２導電層とを含む薄膜半導体素子。
2. 【請求項２】 電気絶縁性基板上に、第１導電層と第１
   絶縁層と半導体層とを、この順序が積層の順序であっ
   て、かつ同一形状をそれぞれ有するように形成する工程
   と、 該電気絶縁性基板と該第１絶縁層との間に於いて露出し
   ている該第１導電層の露出部を被覆する第２絶縁層を、
   該第１導電層と該第１絶縁層と該半導体層とをマスクと
   して、該電気絶縁性基板の該第１導電層が形成されてい
   る表面に対して反対側からの露光によって形成する工程
   と、 該半導体層を少なくとも部分的に被覆し、かつ該第２絶
   縁層に少なくとも一部が重なるように第２導電層を形成
   する工程とを含む薄膜半導体素子の製造方法。
3. 【請求項３】 電気絶縁性基板上に、第１導電層と第１
   絶縁層と半導体層とを、この順序が積層の順序であっ
   て、かつ同一形状をそれぞれ有するように形成する工程
   と、 該電気絶縁性基板と該第１絶縁層との間に於いて露出し
   ている該第１導電層の露出部を被覆する第２絶縁層を、
   該第１導電層の該露出部を酸化させることによって形成
   する工程と、 該半導体層を少なくとも部分的に被覆しかつ該第２絶縁
   層を被覆するように、第２導電層を形成する工程とを含
   む薄膜半導体素子の製造方法。