JP2007183620A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007183620A JP2007183620A JP2006338850A JP2006338850A JP2007183620A JP 2007183620 A JP2007183620 A JP 2007183620A JP 2006338850 A JP2006338850 A JP 2006338850A JP 2006338850 A JP2006338850 A JP 2006338850A JP 2007183620 A JP2007183620 A JP 2007183620A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- contact
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 121
- 239000003990 capacitor Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 48
- 239000004020 conductor Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 15
- 238000004380 ashing Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 8
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 51
- 238000010586 diagram Methods 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910001069 Ti alloy Inorganic materials 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229920006254 polymer film Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- -1 (Mo) Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】本発明は、製造工程を単純化してマスク数を低減させることにより、生産性の向上を図る液晶表示装置用アレイ基板及びその製造方法を得ることを目的とする。
【解決手段】
本発明は、従来より少ないマスク工程を利用して液晶表示装置用アレイ基板を製造して工程を単純化して製造効率を向上させるだけでなく製造費用を大幅に節減する。又は、本発明による液晶表示装置用アレイ基板は、別途のアレイ基板保護膜を形成せずに、チャンネル保護膜形成時に酸化膜を形成して保護膜とすることで、不良を防止して画質を向上させるとともに、別途の装備と材料を要しないので材料費が節減される。
【選択図】図４
【解決手段】
本発明は、従来より少ないマスク工程を利用して液晶表示装置用アレイ基板を製造して工程を単純化して製造効率を向上させるだけでなく製造費用を大幅に節減する。又は、本発明による液晶表示装置用アレイ基板は、別途のアレイ基板保護膜を形成せずに、チャンネル保護膜形成時に酸化膜を形成して保護膜とすることで、不良を防止して画質を向上させるとともに、別途の装備と材料を要しないので材料費が節減される。
【選択図】図４
Description
本発明は液晶表示装置に関することで、製造工程を単純化してマスクを低減して生産性を極大化させた液晶表示装置及びその製造方法に関することである。
最近の情報化社会で時代が急速に発展することによって薄型化、軽量化、低消費電力化などのハイレベルの特性を持つ平板表示装置（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）の必要性が高まり、その中で色再現性など高性能な液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）の開発が進められている。
一般的に液晶表示装置は表面に電極がそれぞれ形成されている二つの基板を二つの電極が形成されている面が向い合うように配置して二つの基板の間に液晶物質を注入して構成し、二つの電極に電圧を印加して生成される電界によって液晶分子を動かすようにすることで、これに従って変わる光の透過率によって画像を表現する装置である。
液晶表示装置は種々のタイプで構成することができるが、現在、薄膜トランジスターと薄膜トランジスターに連結された画素電極とが行列（マトリックス）方式に配列された能動行列液晶表示装置（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＬＣＤ：ＡＭ−ＬＣＤ）が解像度及び動画具現能力が非常に高く、最も注目されている。
このような液晶表示装置は下部のアレイ基板に画素電極が形成されていて上部基板であるカラーフィルター基板に共通電極が形成されている構造で、上下の基板に印加する垂直な方向の電界によって液晶分子を駆動する方式である。この方式は、透過率と開口率などの特性が優秀で、上部基板の共通電極が接地（アース）の役目をするようになって静電気による液晶セルの破壊を防止することができる。
ここで、液晶表示装置の上部基板は、画素電極以外の部分で発生してしまう光漏れ現象を防止するために、ブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）をさらに備えている。
一方、液晶表示装置の下部基板であるアレイ基板は薄膜を蒸着してマスクを利用して写真蝕刻（photolithographic）する工程を何回か反復することで形成されるが、通常的にマスク数は４枚〜５枚が使用されていて、マスクの数がアレイ基板を製造する工程数を現わす。
以下、添付した図面を参照して従来の液晶表示装置用アレイ基板及びその製造方法に対して説明する。
図１は従来の液晶表示装置用アレイ基板を示した平面図で、図２は、図１のＩ−Ｉ’線に沿った断面図である。
図１及び図２に図示したところのように、液晶表示装置用アレイ基板では透明な絶縁基板１１０上に横方向を持つゲート配線１２１と、ゲート配線１２１で延長されたゲート電極１２２が形成されている。
前記ゲート配線１２１とゲート電極１２２上部にはゲート絶縁膜１３０が形成されていて、その上にアクティブ層１４１とオミックコンタクト層１５１，１５２が順次に形成されている。
そして、前記オミックコンタクト層１５１，１５２上にゲート配線１２１と直交するデータ配線１６１、データ配線１６１で延長されたソース電極１６２、ゲート電極１２２を中心にソース電極１６２と向い合っているドレイン電極１６３、及び、ゲート配線１２１と重畳するキャパシター電極１６５が形成されている。
ここで、前記データ配線１６１、ソース電極及びドレイン電極１６２，１６３、及び、キャパシター電極１６５は、保護層１７０で覆われていて、保護層１７０はドレイン電極１６３とキャパシター電極１６５をそれぞれ表わす第１及び第２コンタクトホール１７１，１７２を持つ。
前記ゲート配線１２１とデータ配線１６１が交差して定義される画素領域の保護層１７０上部には画素電極１８１が形成されているが、画素電極１８１は、第１及び第２コンタクトホール１７１，１７２を通じて、それぞれ、ドレイン電極１６３及びキャパシター電極１６５と連結されている。
図１及び図２に図示したところのように、液晶表示装置用アレイ基板では透明な絶縁基板１１０上に横方向を持つゲート配線１２１と、ゲート配線１２１で延長されたゲート電極１２２が形成されている。
前記ゲート配線１２１とゲート電極１２２上部にはゲート絶縁膜１３０が形成されていて、その上にアクティブ層１４１とオミックコンタクト層１５１，１５２が順次に形成されている。
そして、前記オミックコンタクト層１５１，１５２上にゲート配線１２１と直交するデータ配線１６１、データ配線１６１で延長されたソース電極１６２、ゲート電極１２２を中心にソース電極１６２と向い合っているドレイン電極１６３、及び、ゲート配線１２１と重畳するキャパシター電極１６５が形成されている。
ここで、前記データ配線１６１、ソース電極及びドレイン電極１６２，１６３、及び、キャパシター電極１６５は、保護層１７０で覆われていて、保護層１７０はドレイン電極１６３とキャパシター電極１６５をそれぞれ表わす第１及び第２コンタクトホール１７１，１７２を持つ。
前記ゲート配線１２１とデータ配線１６１が交差して定義される画素領域の保護層１７０上部には画素電極１８１が形成されているが、画素電極１８１は、第１及び第２コンタクトホール１７１，１７２を通じて、それぞれ、ドレイン電極１６３及びキャパシター電極１６５と連結されている。
このように、上述の構成を有している液晶表示装置用アレイ基板は一般的に５枚のマスクを利用した写真蝕刻工程で製造することができるが、写真蝕刻工程には、洗浄と感光膜の塗布、露光及び現像、エッチングなど多くの工程を伴うため、製造時間が長くかかる上に、製造費用も高いという問題点があった。
以上のように、従来の液晶表示装置用アレイ基板及びその製造方法においては、製造時間が長くかかる上に、製造費用も高いという問題点があった。そのため、写真蝕刻工程を一回だけ減らしても、製造時間が非常に短縮され、製造費用を減少させることができ、また、不良発生率が少なくなるので、出来るだけマスク数を減らしてアレイ基板を製造することが望ましい。
本発明はかかる問題点を解決するためになされたものであり、２マスクで製造することができ、製造工程を単純化してマスク数を低減することが可能で、それにより、製造工程の効率化および製造費用の低減化を図ることが可能な液晶表示装置及びその製造方法を提供することを目的としている。
前記した目的を果たすために本発明による液晶表示装置は、基板上に形成されたゲート配線、ゲート電極、ゲートパッド及び画素電極と、前記基板上に形成されゲート配線、画素電極を露出させるゲート絶縁膜と、前記ゲート配線と交差するデータ配線と接続されたソース電極及び前記ソース電極とチャンネルを間に置いて対向するドレイン電極及び一終端に形成されたデータパッドと、前記画素電極とゲート配線の一部と重畳されたキャパシター電極と、前記ソース電極及びドレイン電極の間の前記チャンネルを形成する半導体層と、前記ゲートパッド、データパッド、キャパシター電極、ドレイン電極に形成された第１乃至第４コンタクトホールと、前記第１〜第４コンタクトホールに形成されて、前記ゲートパッド、データパッド、キャパシター電極、ドレイン電極とそれぞれサイドコンタクト（ｓｉｄｅ ｃｏｎｔａｃｔ）された第１〜第４コンタクト電極を含んでいる。
また、この発明は、基板上に、透明電極パターンとゲート金属層とを積層して、ゲート配線、ゲート電極、ゲートパッドを形成するとともに、透明電極パターンで画素電極を形成する段階と、前記基板上に、ゲート絶縁膜、半導体層、データ金属層を積層する段階と、前記データ金属層上に、段差がある第１フォトレジストパターンを形成して、これをマスクにして蝕刻して、データ配線、データパッド、キャパシター電極、第１乃至第４コンタクトホールを形成する段階と、前記第１フォトレジストパターン上にコンタクト電極層と第２フォトレジストを形成して、前記第２フォトレジストをアッシングして、前記第１乃至第４コンタクトホール内部に第２フォトレジストパターンを形成する段階と、前記コンタクト電極層を蝕刻して第１乃至第４コンタクト電極を形成する段階と、前記第１フォトレジストをアッシングして前記データ配線と連結されたソース電極及びドレイン電極の間を蝕刻してチャンネルを形成する段階と、前記第１フォトレジストパターンと第２フォトレジストパターンを除去する段階と、を含むことを特徴とする液晶表示装置の製造方法である。
本発明による液晶表示装置は、基板上に形成されたゲート配線、ゲート電極、ゲートパッド及び画素電極と、前記基板上に形成されゲート配線、画素電極を露出させるゲート絶縁膜と、前記ゲート配線と交差するデータ配線と接続されたソース電極及び前記ソース電極とチャンネルを間に置いて対向するドレイン電極及び一終端に形成されたデータパッドと、前記画素電極とゲート配線の一部と重畳されたキャパシター電極と、前記ソース電極及びドレイン電極の間の前記チャンネルを形成する半導体層と、前記ゲートパッド、データパッド、キャパシター電極、ドレイン電極に形成された第１乃至第４コンタクトホールと、前記第１〜第４コンタクトホールに形成されて、前記ゲートパッド、データパッド、キャパシター電極、ドレイン電極とそれぞれサイドコンタクト（ｓｉｄｅ ｃｏｎｔａｃｔ）された第１〜第４コンタクト電極を含んでいるので、２マスクで製造することができ、製造工程を単純化してマスク数を低減することが可能で、それにより、製造工程の効率化および製造費用の低減化を図ることができる。また、本発明による液晶表示装置の製造方法においても、同様の効果が得られる。
以下、添付した図面を参照して、本発明の実施の形態にかかる液晶表示装置について具体的に説明する。
図３は本発明の実施の形態による液晶表示装置を示す平面図で、図４は、図３のＩＩ−ＩＩ’断面図、ＩＩＩ−ＩＩＩ’断面図、ＩＶ−ＩＶ’断面図である。
図３は本発明の実施の形態による液晶表示装置を示す平面図で、図４は、図３のＩＩ−ＩＩ’断面図、ＩＩＩ−ＩＩＩ’断面図、ＩＶ−ＩＶ’断面図である。
図３及び図４に示されたように、液晶表示装置用アレイ基板では、透明な絶縁基板２１０上に横方向に設けられたゲート配線２２１と、ゲート配線２２１から延長されたゲート電極２２２が形成されている。
また、ゲート配線２２１が形成された層に画素電極２８１が形成されている。
ここで、ゲート配線２２１及びゲート電極２２２は、透明電極パターン２８１ａ上にゲート金属層２２２ａが積層され成り立つ。
また、画素電極２８１は透明な導電性電極で構成されている。画素電極２８１はインジウム−ティン−オキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）またはインジウム−ジンク−オキサイド（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）のように光の透過率が比較的すぐれた透明導電性物質を材料に使って形成することもできて、前記ゲート金属層２２２ａは銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金（例えば、 ＡｌＮｄ：Ａｌｕｍｉｎｕｍ Ｎｅｏｄｙｍｉｕｍ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタルニウム（Ｔａ）、モリブデン−タングステン（ＭｏＷ）などの金属物質で形成することもできる。
また、ゲート配線２２１から延長させてゲートパッド２７７が形成されている。ゲートパッド２７７は、透明電極パターン２８１ａ上にゲート金属層２２２ａが積層されることによって形成されている。ゲートパッド２７７は、ゲート絶縁膜２３０を介在させて半導体層２４１とデータ金属層２６０が積層され、アイルランド（ｉｓｌａｎｄ）形状に形成されている。そして、前記半導体層２４１とデータ金属層２６０には、ゲート金属層２２２ａを露出させるゲートパッドコンタクトホール２５３が形成されていて、半導体層２４１及びデータ金属層２６０は、ゲートパッドコンタクトホール２５３を通じて、ゲートパッド２７７と接触しているゲートパッド上部電極２５８と、サイドコンタクト（ｓｉｄｅ ｃｏｎｔａｃｔ）されている。
ここで、ゲートパッド２７７と半導体層２４１及びデータ金属層２６０がサイドコンタクトされたということは、ゲートパッドコンタクトホール２５３によって形成された半導体層２４１及びデータ金属層２６０の側面とゲートパッド２７７がゲートパッド上部電極２５８によって接触されるということを言う。
図示は省略しているが、半導体層２４１は非晶質シリコーン（ａ−ｓｉ）層で成り立った半導体層と不純物がイオン注入された半導体層が順次に形成されている。
また、ゲート配線２２１と直交して画素領域（Ｐ）を定義するデータ配線２６１と、データ配線２６１で延長されたソース電極２６２と、ゲート電極２２２を中心にソース電極２６２と向い合っているドレイン電極２６３と、ゲート配線２２１と重畳するキャパシター電極２６５が形成されている。
キャパシター電極２６５とゲート配線２２１の延長された領域で成り立ったキャパシター下部電極２２５の間でストレージキャパシター（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を形成する。
ドレイン電極２６３は、画素電極２８１とゲート絶縁膜２３０を貫通するドレインコンタクトホール２５１を通じてサイドコンタクトされる。画素電極２８１とドレイン電極２６３はドレインコンタクトホール２５１によってドレインコンタクト電極２５６によってコンタクトされる。
ここで、データ配線２６１、キャパシター電極２６５、ソース電極２６２及びドレイン電極２６３は、半導体層２４１とデータ金属層２６０が順次に積層された後に、回折露光によって一括的に形成されるため、データ配線２６１の下には半導体層２４１が形成されていて、ソース電極２６２及びドレイン電極２６３の間で、データ金属層２６０が所定箇所だけ除去されて、半導体層２４１を露出させてチャンネル（ｃｈａｎｎｅｌ：ｃｈ）を形成している。
一方、キャパシター電極２６５の一部分はゲート配線２２１と所定領域重畳されて形成されており、キャパシター電極２６５のそれ以外の部分は、画素電極２８１とゲート絶縁膜２３０を間に置いて形成されている。
この時、画素電極２８１はゲート絶縁膜２３０と半導体層２４１を貫通するキャパシターコンタクトホール２５２によってキャパシター電極２６５とサイドコンタクトされる。画素電極２８１とキャパシター電極２６５はキャパシターコンタクトホール２５２によってキャパシターコンタクト電極２５７でサイドコンタクトされる。
よって、互いに違う電圧が印加されるキャパシター電極２６５とゲート配線２２１の間のゲート絶縁膜２３０にストレージキャパシター（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）が形成される。
一方、データ配線２６１形成時に一終端にはデータパッド２７８が形成されて、データパッド２７８は半導体層２４１とデータ金属層２６０が積層され形成されていて、ゲート絶縁膜２３０、半導体層２４１、データ金属層２６０を貫通するデータパッドコンタクトホール２５４が形成されていて、データパッドコンタクトホール２５４内部にはデータパッド上部電極２５９が形成され、データ金属層２６０とサイドコンタクトされている。
ドレインコンタクト電極２５６、キャパシターコンタクト電極２５７、ゲートパッド上部電極２５８、データパッド上部電極２５９は、インジウム−ティン−オキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）またはインジウム−ジンク−オキサイド（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）のような透明な導電性物質で形成される。
ドレインコンタクト電極２５６、キャパシターコンタクト電極２５７、ゲートパッド上部電極２５８、データパッド上部電極２５９は、不透明な導電性物質で形成されることもでき、例えば前記不透明な導電性物質はモリブデン（Ｍｏ）、チタニウム（Ｔｉ）、チタニウム合金（Ｔｉ ａｌｌｏｙ）を含む金属物質で成り立つことができる。
データ金属２６０は銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金（例えば、ＡｌＮｄ：Ａｌｕｍｉｎｕｍ Ｎｅｏｄｙｍｉｕｍ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタルニウム（Ｔａ）、モリブデン−タングステン（ＭｏＷ）などの金属物質で形成することもできる。
一方、ソース電極２６２とドレイン電極２６３の間に形成されたチャンネル（ｃｈ）をよく見れば、半導体層２４１で図示されない不純物が注入された半導体層２４１は蝕刻されていて、チャンネル層２４１にはチャンネル保護膜２７７ａが形成されている。
チャンネル保護膜２７７ａは、別途の層構造で成り立つとかパターンではなくて、ソース電極とドレイン電極の間で露出したチャンネル層表面がプラズマ反応によって形成された反応結果物である。
そして、ソース電極２６２、ドレイン電極２６３、データ配線２６１、キャパシター電極２６５及びゲートパッド２７７上のデータ金属層２６０には酸化膜２７７ｂがさらに形成されている。
よって、本発明は別途のアレイ基板の保護膜を形成しないでチャンネル保護膜形成時に酸化膜２７７ｂが一緒に形成されるので、別途の保護膜を形成する必要がなくて材料費が節減されて工程が単純になって薄型の液晶表示装置を具現することができる。
上述のように、本発明による液晶表示装置用アレイ基板は２マスク工程で形成されることができて製造収率を向上させるだけでなく製造費用を最大限節減することができる。
図５ａ乃至図５ｋは、本発明による液晶表示装置用アレイ基板の製造過程を図示した、図３のＩＩ−ＩＩ’線、ＩＩＩ−ＩＩＩ’線、および、ＩＶ−ＩＶ’線で切った断面にあたる部分を示す工程順序図である。
図５ａに図示するように、基板２１０上に透明な伝導性物質２８０とゲート金属層２２２ａを順次に積層して、さらに、ゲート金属層２２２ａ上にフォトレジストパターン２９０を形成する。
次に、図５ｂに図示するように、フォトレジストパターン２９０を利用した第１マスク工程を利用して透明な伝導性物質２８０とゲート金属層２２２ａをパターニングして透明電極パターン２８１ａとゲート金属層２２２ａとが積層されたゲート配線２２１とゲート電極２２２を形成して、ゲート金属層２２２ａは除去されて透明な伝導性物質で成り立った画素電極２８１を形成する。
透明な伝導性物質としてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）中で選択された一つで形成して、ゲート金属層２２２ａは銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金（例えば、ＡｌＮｄ：Ａｌｕｍｉｎｕｍ Ｎｅｏｄｙｍｉｕｍ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタルニウム（Ｔａ）、モリブデン−タングステン（ＭｏＷ）などの金属物質で形成する。
なお、第１マスク工程を詳細に図示しなかったが具体的に説明すれば次のようである。
第１マスク工程は回折マスクまたはハーフ−トンマスク（ｈａｌｆ−ｔｏｎｅ ｍａｓｋ）を使用するが、透明な伝導性物質とゲート金属層が順次に積層され、基板上に第１フォトレジスト膜を形成した後、回折マスクまたはハーフ−トンマスクを基板上部に整列させる。
第１マスク工程は回折マスクまたはハーフ−トンマスク（ｈａｌｆ−ｔｏｎｅ ｍａｓｋ）を使用するが、透明な伝導性物質とゲート金属層が順次に積層され、基板上に第１フォトレジスト膜を形成した後、回折マスクまたはハーフ−トンマスクを基板上部に整列させる。
回折マスクまたはハーフ−トンマスクは、光を完全透過させる透過領域と光を完全に遮断する遮断領域と光を部分的に通過させる半透過領域（回折マスクでは格子通過時発生される光の回折を利用して光を部分的に透過させる回折領域）を備える。
よって、回折マスクまたはハーフ−トンマスクを利用して第１フォトレジスト膜を露光した後、現像することで段差を持つ第１フォトレジストパターンが形成される。
このような段差がある第１フォトレジストパターンをマスクで利用した蝕刻工程で透明な伝導性物質とゲート金属層がパターニングされる。
これで、図５ｂに図示されたように、透明電極パターン２８１ａとゲート金属層２２２ａが積層され、ゲート配線２２１、ゲート電極２２２及びゲートパッド２７７と、ゲート金属層２２２ａが除去されて透明伝導性物質で成り立った画素電極２８１が形成される。
引き続き、図５ｃに図示するように、ゲート配線２２１、画素電極２８１が形成された基板２１０上に、ゲート絶縁膜２３０、半導体層２４１、データ金属層２６０を順次に形成する。
ここで、半導体層２４１は非晶質シリコーン（ａ−ｓｉ）層で成り立った半導体層と不純物がイオン注入された半導体層が順次に形成されているのである。
図５ｄ〜図５ｋに図示されるように、二度のフォトレジスト塗布工程を含む第２マスク工程を利用して前記半導体層２４１、データ金属層２６０をパターニングして薄膜トランジスター（ＴＦＴ）などを形成する。
先に、図５ｄに図示されたように、ゲート絶縁膜２３０、半導体層２４１、データ金属層２６０が形成された基板２１０上に第２フォトレジスト膜を回折マスクまたはハーフ−トンマスクを利用してパターニングして段差がある第２フォトレジストパターン２９１を形成する。
回折マスクまたはハーフ−トンマスクを利用した第２マスク工程に対しては前に説明したことがある第１マスク工程を参照して理解することができる。
よって、段差がある第２フォトレジストパターン２９１は第１高さを持つ領域２９１ａと第２高さ持つ領域２９１ｂで成り立って（第１高さ＞第２高さ）、ドレインコンタクトホール２５１、キャパシターコンタクトホール２５２、画素電極２８１、ゲートパッドコンタクトホール２５３、データパッドコンタクトホール２５４を露出させる。
図５ｅに図示されるように、第２フォトレジストパターン２９１をマスクにしてドレインコンタクトホール２５１、キャパシターコンタクトホール２５２、画素電極２８１、ゲートパッドコンタクトホール２５３、データパッドコンタクトホール２５４によって露出したデータ金属層２６０、半導体層２４１、ゲート絶縁膜２３０を蝕刻する。
データ金属層２６０と半導体層２４１がパターニングされてゲート配線２２１と交差するデータ配線２６１と、データ配線２６１で延長されたソース電極２６２及びドレイン電極（離隔されない）２６３と、ゲート配線２２１と画素電極２８１の一部上に形成されたキャパシター電極２６５と、データ配線２６１の一終端に形成されるデータパッド２７８と、ゲートパッド２７７上に形成されるアイルランド形状で、半導体層２４１、データ金属層パターン２７９を形成する。
そして、ドレイン電極２６３は画素電極２８１上の一部で延長され画素電極２８１を所定露出させるドレインコンタクトホール２５１が形成されている。
そして、キャパシター電極２６５はゲート絶縁膜２３０を介在させて画素電極２８１と所定領域で重畳されて画素電極２８１を所定箇所で露出させるキャパシターコンタクトホール２５２が形成されている。
ゲートパッド２７７上にアイルランド形状に形成された半導体層２４１と、データ金属層２６０パターン２７９とは、ゲート絶縁膜２３０を介在させてゲートパッド２７７を所定箇所で露出させるゲートパッドコンタクトホール２５３が形成されている。
データパッド２７８には、基板２１０を所定箇所だけ露出させるデータパッドコンタクトホール２５４が形成されている。
ドレインコンタクトホール２５１、キャパシターコンタクトホール２５２、ゲートパッドコンタクトホール２５３、データパッドコンタクトホール２５４は、複数個形成してもよい。
一方、第２フォトレジストパターン２９１の表面は、第２フォトレジストパターン２９１と伝導性物質２５５との間にオドヒジョン（ａｄｈｅｓｉｏｎ）を形成するために、プラズマアッシュ工程（plasma ashing）で処理してもよい。プラズマアッシュ工程の間に、第２フォトレジストパターン２９１の表面の一部分は、わずかにエッチングされて、第２フォトレジストパターン２９１上に形成されたポリマー層を除去する。酸素（Ｏ）及びフローリン（Ｆ）ガスを用いたエッチング工程により、第２のフォトレジストパターン２９１の表面上に薄いポリマー層が形成される。ポリマー層は、第２フォトレジストパターン２９１からの炭素基とエッチングガスからのＦとの間の反応によって形成される。プラズマ処理は、データ金属層２６０、半導体層２４１、ゲート絶縁膜２３０を蝕刻する工程の後に第２フォトレジストパターン２９１をマスクにして行ってもよい。このようにして、第２フォトレジストパターン２９１をマスクにして、ドレインコンタクトホール２５１、キャパシターコンタクトホール２５２、画素電極２８１、ゲートパッドコンタクトホール２５３、データパッドコンタクトホール２５４によって、露出したデータ金属層２６０、半導体層２４１、ゲート絶縁膜２３０を蝕刻する段階で、蝕刻ガスに使われるフローリン（Ｆ）ガスが第２フォトレジストパターン２９１の表面で炭素基と結合して薄いポリマー膜を形成することができる。このようなポリマー膜は追後第２フォトレジストパターン上に形成される透明伝導性物質または不透明伝導性物質のオドヒジョン（ａｄｈｅｓｉｏｎ）を悪くできる。
よって、露出したデータ金属層２６０、半導体層２４１、ゲート絶縁膜２３０を蝕刻する段階以後に、酸素を含む蝕刻ガスを利用して薄いポリマー膜を削り出す工程を選択的に遂行することもできる。
引き続き、図５ｆに図示されるように、基板２１０上に透明な伝導性物質２５５を形成して、透明な伝導性物質２５５上に第３フォトレジスト膜２９２を形成する。
そしてドレインコンタクトホール２５１、キャパシターコンタクトホール２５２、ゲートパッドコンタクトホール２５３、データパッドコンタクトホール２５４を通じて前記透明な伝導性物質は露出した画素電極２８１、ゲートパッド２７７、基板２１０などに接触される。
一方、基板２１０上に形成された透明な伝導性物質２５５は一つの実施例に過ぎなくて、透明な伝導性物質の代りに不透明な導電性物質を形成することもでき、例えば前記不透明な導電性物質はモリブデン（Ｍｏ）、チタニウム（Ｔｉ）、チタニウム合金（Ｔｉ ａｌｌｏｙ）を含む金属物質で成り立つ。
この時、透明な伝導性物質または不透明な伝導性物質は前記第２フォトレジストパターン２９１上に形成されるので、フォトレジストベーク温度を越さないように常温で蒸着することが望ましいが、必ずこれに限定されるのではない。
図５ｇに図示されるように、第３フォトレジスト膜２９２をアッシング（ａｓｈｉｎｇ）すれば、ドレインコンタクトホール２５１、キャパシターコンタクトホール２５２、ゲートパッドコンタクトホール２５３、データパッドコンタクトホール２５４などのように狭いホールに形成されている第３フォトレジストパターン２９２ａのみが残され、他の部分が除去される。
引き続き、図５ｈに図示されるように、アッシングされた第３フォトレジスト膜２９２によって露出した透明な伝導性物質２５５を蝕刻する。
よって、ドレインコンタクトホール２５１、キャパシターコンタクトホール２５２、ゲートパッドコンタクトホール２５３、データパッドコンタクトホール２５４などのように、狭いホールに形成されている第３フォトレジストパターン２９２ａによって、前記ドレインコンタクトホール２５１にはドレインコンタクト電極２５６、前記キャパシターコンタクトホール２５２にはキャパシターコンタクト電極２５７、前記ゲートパッドコンタクトホール２５３にはゲートパッド上部電極２５８、前記データパッドコンタクトホール２５４にはデータパッド上部電極２５９が形成される。
前記ドレイン電極２６３と前記画素電極２８１とは、前記ゲート絶縁膜２３０を貫通するドレインコンタクトホール２５１を通じてサイドコンタクトする。この時、前記画素電極２８１と前記ドレイン電極２６３は前記ドレインコンタクトホール２５１によってドレインコンタクト電極２５６によってコンタクトされる。
前記画素電極２８１は前記ゲート絶縁膜２３０と半導体層２４１を貫通するキャパシターコンタクトホール２５２によって前記キャパシター電極２６５とサイドコンタクトされる。前記画素電極２８１と前記キャパシター電極２６５は前記キャパシターコンタクトホール２５２によってキャパシターコンタクト電極２５７にサイドコンタクトされる。
前記キャパシター電極２６５と前記ゲート配線の延長された領域で成り立ったキャパシター下部電極２２５の間でストレージキャパシター（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を形成する。
前記ゲートパッド２７７は前記ゲートパッドコンタクトホール２５３を通じて前記半導体層２４１、データ金属層２６０パターン２７９及び前記ゲートパッド２７７が前記ゲートパッド上部電極２５８によってサイドコンタクト（ｓｉｄｅ ｃｏｎｔａｃｔ）されている。
前記データパッド２７８は前記データパッドコンタクトホール２５４内部にデータパッド上部電極２５９が形成されて前記データ金属層２６０とサイドコンタクトされている。
一方、前記ドレインコンタクト電極２５６、前記キャパシターコンタクト電極２５７、前記ゲートパッド上部電極２５８、前記データパッド上部電極２５９は不透明な導電性物質に形成されることもでき、例えば前記不透明な導電性物質はモリブデン（Ｍｏ）、タイタニウム（Ｔｉ）、タイタニウム合金（Ｔｉ ａｌｌｏｙ）を含む金属物質で成り立つことができる。
図５ｉに図示されるように、前記段差がある第２フォトレジストパターン２９１をアッシング（ａｓｈｉｎｇ）して第２高さを持つ領域２９１をアッシングしてとり除去することで前記ソース電極２６２とドレイン電極２６３の間のデータ金属層２６０を蝕刻して半導体層２４１のチャンネル領域を露出させる。
そして、不純物が注入された前記半導体層２４１を除去してチャンネル（ｃｈ）を形成する。
引き続き、図５ｊに図示されたところのように、前記第２、第３フォトレジストパターン２９１ａ，２９２ａを除去する。
最終的に、図５ｋに図示されるように、前記基板２１０上に気体プラズマ処理をする。この時、チャンネル部の露出した半導体層２４１表面をＯｘ（例えば、Ｏ２）またはＮｘ（例えば、Ｎ２）プラズマを照射させて、イオン状態のＯｘまたはＮｘが半導体層に含まれたシリコーン（Ｓｉ）と反応されることでチャンネル部の半導体層上にＳｉＯ２及びＳｉＮｘの中で何れか一つで成り立ったチャンネル保護膜２７７ａが形成される。
このチャンネル保護膜２７７ａはチャンネル部の活性層の損傷を防止するようになる。
又は、前記チャンネル保護膜２７７ａは製品の不良を防止して画質を向上させる効果がある。
又は、前記ソース電極２６２及びドレイン電極２６３、ゲートパッド２７７及びデータパッド２７８、ゲート配線２２１の金属はイオン状態の気体プラズマに露出され酸化膜２７７ｂを形成して保護膜の役目をするようになる。
よって、本発明は別途のアレイ基板の保護膜を形成しないで前記チャンネル保護膜形成時に酸化膜２７７ｂを形成することにより保護膜を形成することで別途の装備と材料を要しないので材料費が節減されて薄型の液晶表示装置を具現することができる。
本発明は別途の保護膜を形成しないこともあるが、前記アレイ基板の全面に保護膜を形成して異質物に対する安全性を向上させることもでき、不良を防止するとともに、追後形成される配向膜工程でアレイ基板を保護して配向特性を向上させて、画質を向上させる効果を得ることもできる。
前記のように、本発明による液晶表示装置用アレイ基板は２マスク工程で形成されることができて、製造工程を単純化してマスクの個数を低減することで製造効率を向上させることだけでなく製造費用を大幅に節減することができる。
本発明による液晶表示装置用アレイ基板は薄膜トランジスターのチャンネル保護膜を形成することで不良を防止して画質を向上させる効果がある。
又は、本発明は別途のアレイ基板保護膜を形成しないで前記チャンネル保護膜形成時に酸化膜を形成して保護膜を形成することで別途の装備と材料を要しないので材料費が節減されて薄型の液晶表示装置を具現することができる効果がある。
本発明を具体的な実施例を通じて詳細に説明したが、これは本発明を具体的に説明するためのことで、本発明による液晶表示装置用アレイ基板及びその製造方法はここに限定されないし、本発明の技術的思想内で当分野の通常の知識を持った者によってその変形や改良が可能なことは明白である。
２１０ 基板、２２１ ゲート配線、２２２ ゲート電極、２２２ａ ゲート金属層、２３０ ゲート絶縁膜、２４１ 半導体層、２５１ ドレインコンタクトホール、２５２ キャパシターコンタクトホール、２５３ ゲートパッドコンタクトホール、２５４ データパッドコンタクトホール、２５６ ドレインコンテック電極、２５７ キャパシターコンタクト電極、２５８ ゲートパッド上部電極、２５９ データパッド上部電極、２６０ データ金属層、２６１ データ配線、２６２ ソース電極、２６３ ドレイン電極、２６５ キャパシター電極、２７７ ゲートパッド、２７８ データパッド、２９１ 第２フォトレジスト膜、２９２ 第３フォトレジスト膜、２９２ａ 第３フォトレジストパターン。
Claims (21)
- 基板上に形成されたゲート配線、ゲート電極、ゲートパッド及び画素電極と、
前記基板上に形成されてゲート配線、画素電極を露出させるゲート絶縁膜と、
前記ゲート配線と交差するデータ配線と接続されたソース電極及び前記ソース電極とチャンネルを間に置いて対向するドレイン電極及び一終端に形成されたデータパッドと、前記画素電極とゲート配線の一部と重畳されたキャパシター電極と、
前記ソース電極及びドレイン電極の間の前記チャンネルを形成する半導体層と、
前記ゲートパッド、データパッド、キャパシター電極、ドレイン電極に形成された第１乃至第４コンタクトホールと、及び
前記第１乃至第４コンタクトホールに形成されて、前記ゲートパッド、データパッド、キャパシター電極、ドレイン電極とそれぞれサイドコンタクト（ｓｉｄｅ ｃｏｎｔａｃｔ）された第１乃至第４コンタクト電極
を含むことを特徴とする液晶表示装置。 - 前記ゲート配線、ゲート電極、ゲートパッドは、透明電極パターンとゲート金属層とが積層されて形成されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記データ配線、ソース電極、ドレイン電極、キャパシター電極、データパッドは、半導体層とデータ金属層とが積層されて形成されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記ゲートパッド上に、半導体層およびデータ金属層の積層パターンがさらに形成されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記チャンネル上にシリコーン酸化膜またはシリコーン窒化膜で成り立ったチャンネル保護膜をさらに含んだことを特徴とする請求項１に記載の液晶表示装置。
- 前記ソース電極及びドレイン電極、ゲートパッド及びデータパッド、ゲート配線上には金属酸化膜がさらに形成されたことを特徴とする請求項１に記載の液晶表示装置。
- 前記第１コンタクトホール内部に形成された第１コンタクト電極によって前記ドレイン電極と前記画素電極がコンタクトされたことを特徴とする請求項１に記載の液晶表示装置。
- 前記第２コンタクトホール内部に形成された第２コンタクト電極によって前記キャパシター電極と前記画素電極がコンタクトされたことを特徴とする請求項１に記載の液晶表示装置。
- 前記第３コンタクトホール内部に形成された第３コンタクト電極は前記ゲートパッドと接触されたことを特徴とする請求項１に記載の液晶表示装置。
- 前記第４コンタクトホール内部に形成された第４コンタクト電極は前記データパッドと接触されたことを特徴とする請求項１に記載の液晶表示装置。
- 基板上に、透明電極パターンとゲート金属層とを積層して、ゲート配線、ゲート電極、ゲートパッドを形成するとともに、透明電極パターンで画素電極を形成する段階と、
前記基板上に、ゲート絶縁膜、半導体層、データ金属層を積層する段階と、
前記データ金属層上に、段差がある第１フォトレジストパターンを形成して、これをマスクにして蝕刻して、データ配線、データパッド、キャパシター電極、第１乃至第４コンタクトホールを形成する段階と、
前記第１フォトレジストパターン上にコンタクト電極層と第２フォトレジストを形成して、前記第２フォトレジストをアッシングして、前記第１乃至第４コンタクトホール内部に第２フォトレジストパターンを形成する段階と、
前記コンタクト電極層を蝕刻して第１乃至第４コンタクト電極を形成する段階と、
前記第１フォトレジストをアッシングして前記データ配線と連結されたソース電極及びドレイン電極の間を蝕刻してチャンネルを形成する段階と、
前記第１フォトレジストパターンと第２フォトレジストパターンを除去する段階と、
を含むことを特徴とする液晶表示装置の製造方法。 - 前記第１乃至第４コンタクトホールは前記データ金属層、半導体層、ゲート絶縁膜を蝕刻して形成されて、前記第１乃至第４コンタクト電極は前記第１乃至第４コンタクトホールを通じてそれぞれ前記ゲートパッド、データパッド、キャパシター電極、ドレイン電極とサイドコンタクトされることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
- 前記データ配線、ソース電極、ドレイン電極、キャパシター電極、データパッドは半導体層とデータ金属層が積層されて形成されることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
- 前記ゲートパッド上には前記ゲート絶縁膜を間に置いて半導体層、データ金属層の積層パターンがアイルランド（ｉｓｌａｎｄ）形状で形成されることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
- 前記データ配線と連結されたソース電極及びドレイン電極の間を蝕刻してチャンネルを形成する段階以後に、
前記チャンネルはプラズマ処理して表面層にシリコーン酸化膜またはシリコーン窒化膜で成り立ったチャンネル保護膜を形成する段階をさらに含むことを特徴とする請求項１１に記載の液晶表示装置の製造方法。 - 前記チャンネルはプラズマ処理して表面層にシリコーン酸化膜またはシリコーン窒化膜で成り立ったチャンネル保護膜を形成する段階で、
前記ソース電極及びドレイン電極、ゲートパッド及びデータパッド、ゲート配線表面上には金属酸化膜がさらに形成されることを特徴とする請求項１５に記載の液晶表示装置の製造方法。 - 前記第１コンタクトホール内部に形成された第１コンタクト電極によって前記ドレイン電極と前記画素電極がコンタクトされることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
- 前記第２コンタクトホール内部に形成された第２コンタクト電極によって前記キャパシター電極と前記画素電極がコンタクトされることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
- 前記第３コンタクトホール内部に形成された第３コンタクト電極は前記ゲートパッドと接触されることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
- 前記第４コンタクトホール内部に形成された第４コンタクト電極は前記データパッドと接触されることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
- 前記コンタクト電極層は透明導電性物質または不透明導電性物質で形成されることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132868A KR20070070382A (ko) | 2005-12-29 | 2005-12-29 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007183620A true JP2007183620A (ja) | 2007-07-19 |
| JP4490962B2 JP4490962B2 (ja) | 2010-06-30 |
Family
ID=38190204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006338850A Active JP4490962B2 (ja) | 2005-12-29 | 2006-12-15 | 液晶表示装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7755739B2 (ja) |
| JP (1) | JP4490962B2 (ja) |
| KR (1) | KR20070070382A (ja) |
| CN (1) | CN100504524C (ja) |
| DE (1) | DE102006061869B4 (ja) |
| TW (1) | TWI349369B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016218477A (ja) * | 2010-09-13 | 2016-12-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2019207416A (ja) * | 2008-09-19 | 2019-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956172A (zh) * | 2005-10-26 | 2007-05-02 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
| KR101072379B1 (ko) * | 2007-07-20 | 2011-10-11 | 엘지디스플레이 주식회사 | 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법 |
| TWI346391B (en) | 2007-08-20 | 2011-08-01 | Au Optronics Corp | Liquid crystal display device and the manufacturing method thereof |
| CN101807550B (zh) | 2009-02-18 | 2013-05-22 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN101887897B (zh) * | 2009-05-13 | 2013-02-13 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| TWI467770B (zh) * | 2009-10-26 | 2015-01-01 | Prime View Int Co Ltd | 顯示器及其薄膜電晶體陣列基板與薄膜電晶體 |
| CN102054873B (zh) * | 2009-11-05 | 2014-03-05 | 元太科技工业股份有限公司 | 显示器及其薄膜晶体管阵列基板与薄膜晶体管 |
| KR101717933B1 (ko) * | 2010-04-14 | 2017-03-21 | 삼성디스플레이 주식회사 | 표시기판 및 그 제조방법 |
| WO2012032749A1 (ja) * | 2010-09-09 | 2012-03-15 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
| KR101294237B1 (ko) * | 2010-10-07 | 2013-08-07 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 |
| TWI459563B (zh) * | 2011-04-01 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 電晶體陣列基板 |
| KR101910340B1 (ko) | 2011-10-12 | 2018-10-23 | 삼성디스플레이 주식회사 | 내로우 베젤을 갖는 액정표시장치 |
| KR102000039B1 (ko) * | 2011-10-20 | 2019-07-16 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| US9599868B2 (en) * | 2012-02-17 | 2017-03-21 | Sharp Kabushiki Kaisha | Liquid crystal display panel comprising a contact site for a pixel electrode that is wider than a line portion of a lead-out line when viewed in a plan view |
| CN105431797B (zh) * | 2013-04-30 | 2019-01-15 | 应用材料公司 | 多级掩模电路制造及多层电路 |
| KR102222344B1 (ko) | 2013-05-02 | 2021-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2014181785A1 (en) | 2013-05-09 | 2014-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20150016459A (ko) * | 2013-08-02 | 2015-02-12 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| JP6267233B2 (ja) * | 2013-12-02 | 2018-01-24 | シャープ株式会社 | 液晶パネルおよびそれに用いられるアクティブマトリクス基板 |
| KR102316679B1 (ko) | 2014-08-19 | 2021-10-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102238756B1 (ko) | 2014-11-07 | 2021-04-12 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조 방법 |
| CN105070727B (zh) * | 2015-08-21 | 2019-01-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、其制作方法及显示装置 |
| CN107402486B (zh) * | 2017-08-31 | 2020-06-30 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示装置 |
| CN107799466B (zh) * | 2017-11-16 | 2020-04-07 | 深圳市华星光电半导体显示技术有限公司 | Tft基板及其制作方法 |
| CN113192984A (zh) * | 2021-04-22 | 2021-07-30 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450701B1 (ko) * | 2001-12-28 | 2004-10-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100904270B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| TWI242671B (en) | 2003-03-29 | 2005-11-01 | Lg Philips Lcd Co Ltd | Liquid crystal display of horizontal electronic field applying type and fabricating method thereof |
| KR101116816B1 (ko) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
-
2005
- 2005-12-29 KR KR1020050132868A patent/KR20070070382A/ko not_active Application Discontinuation
-
2006
- 2006-12-15 JP JP2006338850A patent/JP4490962B2/ja active Active
- 2006-12-28 CN CNB2006101714841A patent/CN100504524C/zh not_active Expired - Fee Related
- 2006-12-28 DE DE102006061869A patent/DE102006061869B4/de not_active Expired - Fee Related
- 2006-12-28 US US11/646,550 patent/US7755739B2/en active Active
- 2006-12-29 TW TW095150086A patent/TWI349369B/zh not_active IP Right Cessation
-
2010
- 2010-06-10 US US12/813,414 patent/US7973896B2/en active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019207416A (ja) * | 2008-09-19 | 2019-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016218477A (ja) * | 2010-09-13 | 2016-12-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9917112B2 (en) | 2010-09-13 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US10522572B2 (en) | 2010-09-13 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US11024655B2 (en) | 2010-09-13 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US11417688B2 (en) | 2010-09-13 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US11682678B2 (en) | 2010-09-13 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100308336A1 (en) | 2010-12-09 |
| TW200725913A (en) | 2007-07-01 |
| KR20070070382A (ko) | 2007-07-04 |
| DE102006061869A9 (de) | 2007-10-31 |
| CN1991470A (zh) | 2007-07-04 |
| US20070166859A1 (en) | 2007-07-19 |
| US7973896B2 (en) | 2011-07-05 |
| DE102006061869B4 (de) | 2010-05-12 |
| CN100504524C (zh) | 2009-06-24 |
| JP4490962B2 (ja) | 2010-06-30 |
| US7755739B2 (en) | 2010-07-13 |
| TWI349369B (en) | 2011-09-21 |
| DE102006061869A1 (de) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4490962B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| JP4280727B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP4173851B2 (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| US8465995B2 (en) | Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same | |
| JP4790134B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4567589B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP4578402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR20080002194A (ko) | 박막트랜지스터와 그 제조방법 | |
| JP4722469B2 (ja) | 薄膜トランジスタ表示板 | |
| JP2005173612A (ja) | 薄膜トランジスタ表示板 | |
| KR20150084254A (ko) | 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 | |
| JP2005049877A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP2006178445A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20020095997A (ko) | 액정 표시장치의 제조방법 | |
| JP2006154127A (ja) | 表示装置の製造方法及びパターン形成方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2005026690A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP2005201982A (ja) | 液晶表示装置及びその製造方法 | |
| KR101022806B1 (ko) | 고개구율 어레이 기판의 제조 방법 | |
| KR101186514B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR102454084B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |