JPH06259502A - 論理回路図入力装置 - Google Patents

論理回路図入力装置

Info

Publication number
JPH06259502A
JPH06259502A JP5065958A JP6595893A JPH06259502A JP H06259502 A JPH06259502 A JP H06259502A JP 5065958 A JP5065958 A JP 5065958A JP 6595893 A JP6595893 A JP 6595893A JP H06259502 A JPH06259502 A JP H06259502A
Authority
JP
Japan
Prior art keywords
symbol
library
cell
circuit diagram
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5065958A
Other languages
English (en)
Inventor
Tsunemi Suzuki
常己 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5065958A priority Critical patent/JPH06259502A/ja
Publication of JPH06259502A publication Critical patent/JPH06259502A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【目的】 テクノロジーによらずシンボルライブラリを
一括管理することにより、シンボルライブラリのデータ
量が軽減された論理回路図入力装置を得る。 【構成】 シンボルを格納する同一形状のシンボルを複
数持たないシンボルライブラリと、セルを格納する各テ
クノロジー単位のセルライブラリとを格納する記憶装置
と、上記セルライブラリより選択されたセルから同一の
インデックスがついたシンボルを上記シンボルライブラ
リより呼び出すCPUとを設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、論理回路の設計に使
用される論理回路図入力装置に関するものである。
【0002】
【従来の技術】従来の論理回路図入力装置は、シンボル
を図面上に配置する時、各テクノロジー(集積度)毎に
存在するシンボルライブラリから所望のテクノロジーの
シンボルを選択し、配置していた。
【0003】図4は従来の論理回路図入力装置の構成
図、図5は従来の論理回路図入力装置の記憶装置上のフ
ァイルを示す図、図6は従来の論理回路図入力装置の処
理図である。図において、1は論理回路図入力が行なわ
れるコンピュータ、2はコンピュータ1に含まれ、論理
回路図入力処理が実行されるCPU、3は同じくコンピ
ュータ1に含まれるメモリ、4はコンピュータ1に接続
され、入力される論理回路図が表示されるCRT、5は
コンピュータ1に接続され、論理回路図の入力に使用さ
れるキーボード、6は同じく論理回路図の入力に使用さ
れるマウス、7はコンピュータ1に接続され、論理回路
図に使用されるシンボルやセル等のデータを格納する記
憶装置、8はコンピュータ1に接続され、入力された論
理回路図を印刷するプリンターである。
【0004】また、9、10、11は記憶装置7に格納
されており、9は0.8μmのテクノロジーに使用され
る0.8μmシンボルライブラリ、10は1.0μmの
テクノロジーに使用される1.0μmシンボルライブラ
リ、11は1.3μmのテクノロジーに使用される1.
3μmシンボルライブラリである。
【0005】次に動作について説明する。以下、図6の
処理図を用いて説明する。まず、ステップST10でど
のテクノロジーに対して論理回路図の入力を行なうかが
マウス6で選択される。次にステップST11で選択さ
れたテクノロジーに含まれるセルを選択すると、ステッ
プST12でそのセルに対応するシンボルが記憶装置7
上の各シンボルライブラリより読み込まれ、ステップS
T13でユーザはCRT4上に表示される論理回路図中
にそのシンボルを配置する。例えば、ステップST10
で0.8μmのテクノロジーを選択すると、ステップS
T12では記憶装置7上の0.8μmシンボルライブラ
リ9からステップST11で選択したセルのシンボルが
読み込まれる。
【0006】
【発明が解決しようとする課題】従来の論理回路図入力
装置は以上のように構成されているので、各テクノロジ
ー毎にそれぞれシンボルライブラリが必要であり、また
同じ形状のシンボルを持つセルであっても、各セル毎に
シンボルを有しているために、シンボルの一括管理がで
きないという問題点があった。また、シンボルデータと
して余分なデータを含んでいるのでデータ量が多くなる
という問題点があった。
【0007】この発明は上記のような問題点を解消する
ためになされたもので、テクノロジーによらずシンボル
ライブラリを一括管理することによりシンボルライブラ
リのデータ量が軽減された論理回路図入力装置を得るこ
とを目的とする。
【0008】
【課題を解決するための手段】この発明に係る論理回路
図入力装置は、異なる形状の複数のシンボルを格納する
シンボルライブラリと、同一集積度のセルを格納する複
数のセルライブラリとを設け、上記セルライブラリより
選択されたセルから同一のインデックスがついたシンボ
ルを上記シンボルライブラリより得るものである。
【0009】
【作用】この発明における論理回路図入力装置は、異な
る形状の複数のシンボルを格納するシンボルライブラリ
と、同一集積度のセルを格納する複数のセルライブラリ
とを設け、上記セルライブラリより選択されたセルから
同一のインデックスがついたシンボルを上記シンボルラ
イブラリより得ることにより、シンボルライブラリを一
括管理できる。
【0010】
【実施例】
実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明による論理回路図入力装置の一実
施例を示す構成図、図2はこの発明による論理回路図入
力装置の一実施例の記憶装置上のファイルを示す図、図
3はこの発明による論理回路図入力装置の一実施例の処
理図である。図において、従来のものと同一符号は同一
または相当部分を示すので説明を省略する。12は一括
管理されるシンボルライブラリ、13は0.8μmのテ
クノロジー用の0.8μmセルライブラリ(セルライブ
ラリ)、14は1.0μmのテクノロジー用の1.0μ
mセルライブラリ(セルライブラリ)、15は1.3μ
mのテクノロジー用の1.3μmセルライブラリ(セル
ライブラリ)であり、それぞれ記憶装置7上に格納され
ている。また、20は論理回路図入力処理が実行される
CPU(処理手段)である。
【0011】次に動作について説明する。以下、図3の
処理図を用いて説明する。まず、ステップST14でユ
ーザが論理回路図の入力をしたいテクノロジーをマウス
6で選択すると、ステップST15でこのテクノロジー
に対応するセルライブラリが記憶装置7より読み込まれ
る。次に、ステップST16でセルを選択すると、ステ
ップST17で選択されたセルのシンボルが記憶装置7
より読み込まれ、ステップST18でその呼びだしたシ
ンボルをCRT4上の論理回路図に入力する。
【0012】例えば、ステップST14で0.8μmの
テクノロジーを選択すると、ステップST15では0.
8μmセルライブラリ13が記憶装置7より読み込まれ
る。次に、ステップST16でユーザが論理回路図中に
配置したいセルを選択すると、ステップST17では、
選択されたセルのインデックスからこのセルに対応する
シンボルが呼び出される。例えば、ステップST16で
N02Sを選択した場合には、このセルのインデックス
が1であるので、これに対応するシンボルをシンボルラ
イブラリ12中のインデックスが1であるNANDゲー
トと認識してこのシンボルを呼び出す。以上がコンピュ
ータ1中のCPU20で処理される。
【0013】
【発明の効果】以上のように、この発明によれば論理回
路図入力装置を、異なる形状の複数のシンボルを格納す
るシンボルライブラリと、同一集積度のセルを格納する
複数のセルライブラリとを設け、上記セルライブラリよ
り選択されたセルから同一のインデックスがついたシン
ボルを上記シンボルライブラリより得るように構成した
ので、テクノロジーによらずシンボルライブラリを一括
管理できることにより、シンボルライブラリのデータ量
が軽減された論理回路図入力装置が得られるという効果
がある。
【図面の簡単な説明】
【図1】この発明による論理回路図入力装置の一実施例
を示す構成図である。
【図2】この発明による論理回路図入力装置の一実施例
の記憶装置上のファイルを示す図である。
【図3】この発明による論理回路図入力装置の一実施例
の処理図である。
【図4】従来の論理回路図入力装置を示す構成図であ
る。
【図5】従来の論理回路図入力装置の記憶装置上のファ
イルを示す図である。
【図6】従来の論理回路図入力装置の処理図である。
【符号の説明】
7 記憶装置 12 シンボルライブラリ 13 0.8μmセルライブラリ(セルライブラリ) 14 1.0μmセルライブラリ(セルライブラリ) 15 1.3μmセルライブラリ(セルライブラリ) 20 CPU(処理手段)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 異なる形状のシンボルを複数有し、イン
    デックス付けされたシンボルを格納するシンボルライブ
    ラリと、上記シンボルライブラリの各シンボルに対応す
    るインデックス付けされた同一集積度のセルを格納する
    複数のセルライブラリと、上記複数のセルライブラリの
    内、使用する集積度に応じた上記セルライブラリを選択
    し、そのセルライブラリより選択されたセルから同一の
    インデックスがついたシンボルを上記シンボルライブラ
    リより得る処理手段とを備えた論理回路図入力装置。
JP5065958A 1993-03-03 1993-03-03 論理回路図入力装置 Pending JPH06259502A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5065958A JPH06259502A (ja) 1993-03-03 1993-03-03 論理回路図入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5065958A JPH06259502A (ja) 1993-03-03 1993-03-03 論理回路図入力装置

Publications (1)

Publication Number Publication Date
JPH06259502A true JPH06259502A (ja) 1994-09-16

Family

ID=13302011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5065958A Pending JPH06259502A (ja) 1993-03-03 1993-03-03 論理回路図入力装置

Country Status (1)

Country Link
JP (1) JPH06259502A (ja)

Similar Documents

Publication Publication Date Title
JPH05128072A (ja) システム間排他制御方式
JPS6122817B2 (ja)
JPH06259502A (ja) 論理回路図入力装置
JP2000057176A (ja) テクノロジマッピング方法及び記憶媒体
JP7349263B2 (ja) データ編集装置、データ編集方法、コンピュータプログラム、及び、電子カルテシステム
JPH05257592A (ja) データ入力制御方法
JPH1021123A (ja) 情報処理装置
JPS61253577A (ja) 日本語処理フイルタ
JPH02266445A (ja) 文書データベース管理システムにおけるアクセス権管理方式
JPS6272061A (ja) 文書作成処理における辞書管理方式
JPH0425931A (ja) データ出力装置
CN115867903A (zh) 具有子字典树数据结构的字典树数据结构
JPH09134309A (ja) 情報処理システム、および、共用メモリのアクセス態様管理方法
JPS61224070A (ja) ワ−ドプロセツサの内字呼出方法
JP2001005760A (ja) ネットワーク機器設定ツール
JPH1091635A (ja) 情報処理装置及び記録媒体
JPS6275870A (ja) ワ−ドプロセツサ
JPH06250833A (ja) マルチ言語対応データ項目情報処理方法
JPS595355A (ja) 仮想スタツクのアクセス制御方式
JPH07182341A (ja) 文書処理装置
JPH0237467A (ja) 情報処理システム
JPS6156826B2 (ja)
JPH04245530A (ja) 表示倍率設定装置
JPS593658A (ja) フアイル自動作成方式
JPH06223060A (ja) 属性管理方法およびその装置