JPH06252726A - トランジスタアレイの論理マスク回路 - Google Patents

トランジスタアレイの論理マスク回路

Info

Publication number
JPH06252726A
JPH06252726A JP3629293A JP3629293A JPH06252726A JP H06252726 A JPH06252726 A JP H06252726A JP 3629293 A JP3629293 A JP 3629293A JP 3629293 A JP3629293 A JP 3629293A JP H06252726 A JPH06252726 A JP H06252726A
Authority
JP
Japan
Prior art keywords
power supply
circuit
transistor
load
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3629293A
Other languages
English (en)
Inventor
Tsutomu Honma
勉 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3629293A priority Critical patent/JPH06252726A/ja
Publication of JPH06252726A publication Critical patent/JPH06252726A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】トランジスタアレイの出力信号の論理マスクを
行う回路に関し、トランジスタアレイの電源を制御する
ことによって論理マスクを行うようにした、トランジス
タアレイの論理マスク回路を提供することを目的とす
る。 【構成】トランジスタアレイの論理マスク回路において
は、陽極電源を供給されまたは負荷2を経て陽極電源を
供給され、入力信号に応じて一端が接地された負荷また
は陽極電源との間に接続された負荷を駆動するトランジ
スタ回路を複数個備えたトランジスタアレイ1における
各トランジスタ回路を、論理マスク信号に応じて一定の
出力状態に固定する。この際、各トランジスタ回路に対
する電源の供給を制御する電源制御回路3を設け、論理
マスク信号によって電源制御回路3における電源供給状
態を制御することによって、各トランジスタ回路の負荷
における出力状態を一定に保つことで構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、トランジスタアレイの
出力信号を論理マスクする回路に関し、特にトランジス
タアレイの電源を制御することによって論理マスクを行
うようにした、トランジスタアレイの論理マスク回路に
関するものである。
【0002】トランジスタアレイは、複数個のトランジ
スタ回路を有し、入力を個々に制御することによって、
出力に接続された負荷をそれぞれ独立に制御できるよう
に構成されているものであり、例えば、アラーム表示用
の多数のLEDの点灯制御を行うような場合に用いられ
る。
【0003】トランジスタアレイにおいては、ある論理
入力(論理マスク信号)を与えることによって、入力信
号に無関係に出力信号を一定状態に固定する、論理マス
クを行うことが必要になる場合がある。例えば上述のL
EDの点灯制御の場合、保守等の目的で、すべてのLE
Dを入力信号に無関係に消灯状態に保つことが必要であ
る。
【0004】このような、トランジスタアレイの論理マ
スクを行うための論理マスク回路は、できるだけ少ない
部品数で構成できるものであることが要望される。
【0005】
【従来の技術】図8は、従来のトランジスタアレイの論
理マスク回路(1)を示したものである。11は例えば
IC化されたトランジスタアレイを示し、12はその陽
極電源端子、13は陰極電源端子、14はトランジスタ
アレイによって駆動される負荷である。また15は、論
理マスク信号によって入力信号を一定状態に固定する論
理ゲートであり、例えばIC化されている。
【0006】トランジスタアレイ11は、陽極電源端子
12と陰極電源端子13とに対して並列に接続された複
数個のトランジスタ回路を有し、それぞれの入力信号に
応じて、出力側と接地間に接続された負荷14を、それ
ぞれ独立に駆動できるようになっている。
【0007】トランジスタアレイの入力信号がローレベ
ル(L)で有意のときは、論理ゲート15はオアゲート
から構成され、論理マスク信号としてLを与えたとき、
入力信号がLになることによって、負荷14が駆動され
る。一方、論理マスク信号としてハイレベル(H)を与
えたときは、論理ゲート15の出力がHに固定されるの
で、負荷14は入力信号に無関係に常に駆動されない。
【0008】また、トランジスタアレイの入力信号がH
で有意のときは、論理ゲート15はアンドゲートから構
成され、論理マスク信号としてHを与えたとき、入力信
号がHになることによって、負荷14が駆動される。一
方、論理マスク信号としてLを与えたときは、論理ゲー
ト15の出力がLに固定されるので、負荷14は入力信
号に無関係に常に駆動されない。
【0009】図9は、従来のトランジスタアレイの論理
マスク回路(2)を示したものであって、トランジスタ
アレイ11がオープンコレクタの出力回路を有する場合
を示している。図8におけると同じものを同じ番号で示
し、16は負荷14を経てトランジスタ回路に陽極電源
を供給する陽極電源端子、17はイネーブル機能を備え
た複数のバッファまたはフリップフロップ、18はイネ
ーブル制御回路である。
【0010】トランジスタアレイ11は、負荷14を介
して陽極電源を供給されるオープンコレクタ型出力回路
を有する、複数個のトランジスタ回路を有し、それぞれ
の入力信号に応じて、出力側における負荷14に電流を
流すことができるようになっている。
【0011】バッファまたはフリップフロップ17は、
イネーブル制御信号を与えられないときは、入力信号に
応じてトランジスタアレイ11における各トランジスタ
回路を駆動して、それぞれの負荷14に陽極電源から電
流を流すことができる。
【0012】イネーブル制御回路18は、論理マスク信
号が与えられたとき、イネーブル制御信号を出力し、こ
れによって各バッファまたはフリップフロップ17の出
力がハイインピーダンスに保持される。この状態では、
バッファまたはフリップフロップ17が出力側にプルア
ップ抵抗を有するときは、トランジスタアレイ11の各
トランジスタ回路の入力はHに固定され、また、バッフ
ァまたはフリップフロップ17が出力側にプルダウン抵
抗を有するときは、トランジスタアレイ11の各トラン
ジスタ回路の入力はLに固定されるので、各負荷14に
おける電流は、入力信号に無関係に一定の状態となる。
【0013】
【発明が解決しようとする課題】図8に示された、論理
ゲートICを使用したトランジスタアレイの論理マスク
回路では、入力信号ごとに論理ゲートを必要とするた
め、多数の負荷を制御する場合には、必要な論理ゲート
の数が増加するという問題がある。
【0014】また図9に示された、バッファまたはフリ
ップフロップの出力イネーブル制御を用いた、トランジ
スタアレイの論理マスク回路では、出力状態を固定する
ために、バッファまたはフリップフロップごとに、プル
アップ抵抗またはプルダウン抵抗が必要であり、従って
多数の負荷を制御する場合には、部品数が増加するとい
う問題がある。
【0015】本発明は、このような従来技術の課題を解
決しようとするものであって、トランジスタアレイの論
理マスクを、トランジスタアレイに供給される電源を制
御して行うことによって、制御すべき負荷が増加しても
部品数が増加することがない、トランジスタアレイの論
理マスク回路を提供することを目的としている。
【0016】
【課題を解決するための手段】(1) 本発明は、陽極電源
を供給されまたは負荷2を経て陽極電源を供給され、入
力信号に応じて一端が接地された負荷または陽極電源と
の間に接続された負荷を駆動するトランジスタ回路を複
数個備えたトランジスタアレイ1における各トランジス
タ回路を論理マスク信号に応じて一定の出力状態に固定
するトランジスタアレイの論理マスク回路において、電
源制御回路3を設けて、各トランジスタ回路に対する電
源の供給を制御するとともに、論理マスク信号によって
電源制御回路3における電源供給状態を制御することに
よって、各トランジスタ回路の負荷における出力状態を
一定に保つようにしたものである。
【0017】(2) 本発明は(1) において、電源制御回路
3が、各トランジスタ回路の陰極電源端子13と陰極電
源間に設けられたトランジスタ21、または各トランジ
スタ回路の陽極電源端子12と陽極電源間もしくは負荷
2を陽極電源に接続する陽極電源端子16と陽極電源間
に設けられたトランジスタ24からなるものである。
【0018】(3) また本発明は(1) において、電源制御
回路3が、各トランジスタ回路の陰極電源端子13と陰
極電源間に設けられて論理マスク信号に応じて陰極電源
を接続または遮断状態にする電源制御IC22、または
各トランジスタ回路の陽極電源端子12と陽極電源間も
しくは負荷2を陽極電源に接続する陽極電源端子16と
陽極電源間に設けられて論理マスク信号に応じて陽極電
源を接続または遮断状態にする電源制御IC25からな
るものである。
【0019】(4) また本発明は(1) において、電源制御
回路3が、各トランジスタ回路の陰極電源端子13を陰
極電源と陽極電源とに切り替えて接続するスイッチ2
3、または各トランジスタ回路の陽極電源端子12もし
くは負荷2を陽極電源に接続する陽極電源端子16を陰
極電源と陽極電源とに切り替えて接続するスイッチ26
からなるものである。
【0020】
【作用】(1) トランジスタアレイ1においては、陽極電
源を供給されまたは負荷2を経て陽極電源を供給され、
入力信号に応じて一端が接地された負荷または陽極電源
との間に接続された負荷を駆動するトランジスタ回路を
複数個備えている。
【0021】これに対して、トランジスタアレイの論理
マスク回路は、トランジスタアレイの各トランジスタ回
路を、論理マスク信号に応じて一定の出力状態に固定す
る作用を行う。
【0022】本発明においては、このようなトランジス
タアレイの論理マスク回路を実現するために、図1に示
すように電源制御回路3を設けて、各トランジスタ回路
に対する電源の供給を制御するとともに、論理マスク信
号によって電源制御回路3における電源供給状態を制御
することによって、各トランジスタ回路の負荷における
出力状態を一定に保つようにする。
【0023】本発明のトランジスタアレイの論理マスク
回路では、電源制御回路3として、1個のトランジスタ
または電源制御ICまたはスイッチを設けることによっ
て、トランジスタアレイの論理マスクを行うことができ
る。
【0024】(2) すなわち、電源制御回路3として、各
トランジスタ回路の陰極電源端子13と陰極電源間にト
ランジスタ21を設けて、これを遮断状態に制御するこ
とによって、負荷2における出力状態を不動作状態に固
定することができる。また、各トランジスタ回路の陽極
電源端子12と陽極電源間もしくは負荷2を陽極電源に
接続する陽極電源端子16と陽極電源間にトランジスタ
24を設けて、これを遮断状態に制御することによっ
て、負荷2における出力状態を不動作状態に固定するこ
とができる。
【0025】(3) また、電源制御回路3として、各トラ
ンジスタ回路の陰極電源端子13と陰極電源間に電源制
御IC22を設けて、論理マスク信号に応じて陰極電源
を遮断状態にすることによって、負荷2における出力状
態を不動作状態に固定することができる。また、各トラ
ンジスタ回路の陽極電源端子12と陽極電源間もしくは
負荷2を陽極電源に接続する陽極電源端子16と陽極電
源間に電源制御IC25を設けて、論理マスク信号に応
じて陽極電源を遮断状態にすることによって、負荷2に
おける出力状態を不動作状態に固定することができる。
【0026】(4) また、電源制御回路3として、スイッ
チ23を設けて、各トランジスタ回路の陰極電源端子1
3を陽極電源に切り替えて接続することによって、負荷
2における出力状態を不動作状態に固定することができ
る。また、スイッチ26を設けて、各トランジスタ回路
の陽極電源端子12もしくは負荷2を陽極電源に接続す
る陽極電源端子16を陰極電源に切り替えて接続するこ
とによって、負荷2における出力状態を不動作状態に固
定することができる。
【0027】
【実施例】図2は、本発明の実施例(1)を示したもの
であって、(a)は接地型の負荷を有する場合を示し、
(b)はオープンコレクタ型の出力回路を介して負荷を
接続する場合を示している。図8および図9におけると
同じものを同じ番号で示し、21はトランジスタアレイ
11の電源制御を行うトランジスタである。
【0028】図2(a)において、論理マスクを行わな
い通常の状態では、トランジスタ21のベースに、論理
マスク信号として、陰極電源より十分高い電位を与え
る。これによって、陰極電源端子13は接地状態とな
り、トランジスタアレイにおける各トランジスタ回路
は、入力信号に応じて、各負荷14に出力を供給し、ま
たは供給しないようになる。
【0029】一方、論理マスクを行うときは、トランジ
スタ21のベースに、論理マスク信号として、陰極電源
の電位を与える。これによって、陰極電源端子13は非
接地状態となるので、トランジスタアレイ11における
各トランジスタ回路は出力を発生せず、従って、各負荷
14は入力信号に無関係に不動作状態に固定される。
【0030】図2(b)において、トランジスタ21の
動作は、(a)の場合と同様である。従って論理マスク
を行わないときは、トランジスタアレイ11における各
トランジスタ回路は、入力信号に応じて各負荷14に陽
極電源から電流を流し、または流さない。一方、論理マ
スクを行うときは、トランジスタアレイ11における各
トランジスタ回路は、負荷14を通じて陽極電源から電
流を流さないので、各負荷14は入力信号に無関係に不
動作状態に固定される。
【0031】図3は、本発明の実施例(2)を示したも
のであって、(a)は接地型の負荷を有する場合を示
し、(b)はオープンコレクタ型の出力回路を介して負
荷を接続する場合を示している。図2におけると同じも
のを同じ番号で示し、22はオープンコレクタ出力端子
を備えた電源制御ICである。
【0032】論理マスクを行わない場合は、電源制御I
C22は論理マスク信号に応じて陰極電源レベルの出力
を発生し、トランジスタアレイ11における各トランジ
スタ回路を動作状態にするので、各負荷14は入力信号
に応じて駆動される。
【0033】また論理マスクを行う場合は、電源制御I
C22は論理マスク信号に応じて陽極電源レベルの出力
を発生して、トランジスタアレイ11における各トラン
ジスタ回路を不動作状態にするので、各負荷14は入力
信号に無関係に不動作状態に固定される。
【0034】図4は、本発明の実施例(3)を示したも
のであって、(a)は接地型の負荷を有する場合を示
し、(b)はオープンコレクタ型の出力回路を介して負
荷を接続する場合を示している。図2におけると同じも
のを同じ番号で示し、23は陰極電源端子13を、陽極
電源と陰極電源とを切り替えて接続する、例えば手動の
スイッチである。
【0035】論理マスクを行わない場合は、スイッチ2
3は陰極電源側に切り替えられ、これによって、トラン
ジスタアレイ11における各トランジスタ回路を動作状
態にするので、各負荷14は入力信号に応じて駆動され
る。
【0036】また論理マスクを行う場合は、スイッチ2
3は陽極電源側に切り替えられ、これによって、トラン
ジスタアレイ11における各トランジスタ回路を不動作
状態にするので、各負荷14は入力信号に無関係に不動
作状態に固定される。
【0037】図5は、本発明の実施例(4)を示したも
のであって、(a)は接地型の負荷を有する場合を示
し、(b)はオープンコレクタ型の出力回路を介して負
荷を接続する場合を示している。図2におけると同じも
のを同じ番号で示し、24はトランジスタアレイ11の
電源制御を行うトランジスタである。
【0038】図2に示された実施例においては、トラン
ジスタアレイ11の陰極側に設けられたトランジスタ2
1によって、トランジスタアレイ11の動作を制御して
いるのに対し、図5に示された実施例においては、トラ
ンジスタアレイ11の陽極側に設けられたトランジスタ
24によって、トランジスタアレイ11の動作を制御し
ている。
【0039】論理マスクを行わない場合は、トランジス
タ24は論理マスク信号によって導通状態に制御され
る。これによって、陽極電源端子12に陽極電源が与え
られ、トランジスタアレイ11における各トランジスタ
回路が動作状態になるので、各負荷14は入力信号に応
じて駆動される。
【0040】また論理マスクを行う場合は、トランジス
タ24は論理マスク信号によって導通状態に制御され、
これによって、トランジスタアレイ11における各トラ
ンジスタ回路が不動作状態になるので、各負荷14は入
力信号に無関係に不動作状態に固定される。
【0041】図6は、本発明の実施例(5)を示したも
のであって、(a)は接地型の負荷を有する場合を示
し、(b)はオープンコレクタ型の出力回路を介して負
荷を接続する場合を示している。図2におけると同じも
のを同じ番号で示し、25は論理マスク信号に応じて陽
極電源を出力し、または遮断する電源制御ICである。
【0042】論理マスクを行わない場合は、電源制御I
C25は論理マスク信号によって陽極電源を出力する状
態に制御され、これによって、トランジスタアレイ11
における各トランジスタ回路が動作状態になるので、各
負荷14は入力信号に応じて駆動される。
【0043】また論理マスクを行う場合は、電源制御I
C25は論理マスク信号によって陽極電源を遮断する状
態に制御され、これによって、トランジスタアレイ11
における各トランジスタ回路が不動作状態になるので、
各負荷14は入力信号に無関係に不動作状態に固定され
る。
【0044】図7は、本発明の実施例(6)を示したも
のであって、(a)は接地型の負荷を有する場合を示
し、(b)はオープンコレクタ型の出力回路を介して負
荷を接続する場合を示している。図2におけると同じも
のを同じ番号で示し、26は論理マスク信号に応じて陽
極電源と陰極電源とを切り替えて出力する、例えば手動
のスイッチである。
【0045】論理マスクを行わない場合は、スイッチ2
6は陽極電源側に切り替えられ、これによって、トラン
ジスタアレイ11における各トランジスタ回路が動作状
態になるので、各負荷14は入力信号に応じて駆動され
る。
【0046】また論理マスクを行う場合は、スイッチ2
6は陰極電源側に切り替えられ、これによって、トラン
ジスタアレイ11における各トランジスタ回路が不動作
状態になるので、各負荷14は入力信号に無関係に不動
作状態に固定される。
【0047】
【発明の効果】以上説明したように本発明によれば、ト
ランジスタアレイの論理マスク回路において、複数のト
ランジスタ回路を有するトランジスタアレイに対して、
1個のトランジスタまたは電源制御ICまたはスイッチ
を使用することによって、トランジスタアレイの論理マ
スクを行うことができるので、使用部品数を大幅に削減
することが可能となる。
【図面の簡単な説明】
【図1】本発明の原理的構成を示す図である。
【図2】本発明の実施例(1)を示す図であって、
(a)は接地型の負荷を有する場合を示し、(b)はオ
ープンコレクタ型の出力回路を介して負荷を接続する場
合を示す。
【図3】本発明の実施例(2)を示す図であって、
(a)は接地型の負荷を有する場合を示し、(b)はオ
ープンコレクタ型の出力回路を介して負荷を接続する場
合を示す。
【図4】本発明の実施例(3)を示す図であって、
(a)は接地型の負荷を有する場合を示し、(b)はオ
ープンコレクタ型の出力回路を介して負荷を接続する場
合を示す。
【図5】本発明の実施例(4)を示す図であって、
(a)は接地型の負荷を有する場合を示し、(b)はオ
ープンコレクタ型の出力回路を介して負荷を接続する場
合を示す。
【図6】本発明の実施例(5)を示す図であって、
(a)は接地型の負荷を有する場合を示し、(b)はオ
ープンコレクタ型の出力回路を介して負荷を接続する場
合を示す。
【図7】本発明の実施例(6)を示す図であって、
(a)は接地型の負荷を有する場合を示し、(b)はオ
ープンコレクタ型の出力回路を介して負荷を接続する場
合を示す。
【図8】従来のトランジスタアレイの論理マスク回路
(1)を示す図である。
【図9】従来のトランジスタアレイの論理マスク回路
(2)を示す図である。
【符号の説明】
1 トランジスタアレイ 2 負荷 3 電源制御回路 12 陽極電源端子 13 陰極電源端子 16 陽極電源端子 21 トランジスタ 22 電源制御IC 23 スイッチ 24 トランジスタ 25 電源制御IC 26 スイッチ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 陽極電源を供給されまたは負荷(2)を
    経て陽極電源を供給され、入力信号に応じて一端が接地
    された負荷または陽極電源との間に接続された負荷を駆
    動するトランジスタ回路を複数個備えたトランジスタア
    レイ(1)における該各トランジスタ回路を論理マスク
    信号に応じて一定の出力状態に固定するトランジスタア
    レイの論理マスク回路において、 前記各トランジスタ回路に対する電源の供給を制御する
    電源制御回路(3)を設け、論理マスク信号によって該
    電源制御回路(3)における電源供給状態を制御するこ
    とによって、前記各トランジスタ回路の負荷における出
    力状態を一定に保つことを特徴とするトランジスタアレ
    イの論理マスク回路。
  2. 【請求項2】 前記電源制御回路(3)が、前記各トラ
    ンジスタ回路の陰極電源端子(13)と陰極電源間に設
    けられたトランジスタ(21)、または前記各トランジ
    スタ回路の陽極電源端子(12)と陽極電源間もしくは
    前記負荷(2)を陽極電源に接続する陽極電源端子(1
    6)と陽極電源間に設けられたトランジスタ(24)か
    らなることを特徴とする請求項1に記載のトランジスタ
    アレイの論理マスク回路。
  3. 【請求項3】 前記電源制御回路(3)が、前記各トラ
    ンジスタ回路の陰極電源端子(13)と陰極電源間に設
    けられて論理マスク信号に応じて陰極電源を接続または
    遮断状態にする電源制御IC(22)、または前記各ト
    ランジスタ回路の陽極電源端子(12)と陽極電源間も
    しくは前記負荷(2)を陽極電源に接続する陽極電源端
    子(16)と陽極電源間に設けられて論理マスク信号に
    応じて陽極電源を接続または遮断状態にする電源制御I
    C(25)からなることを特徴とする請求項1に記載の
    トランジスタアレイの論理マスク回路。
  4. 【請求項4】 前記電源制御回路(3)が、前記各トラ
    ンジスタ回路の陰極電源端子(13)を陰極電源と陽極
    電源とに切り替えて接続するスイッチ(23)、または
    前記各トランジスタ回路の陽極電源端子(12)もしく
    は前記負荷(2)を陽極電源に接続する陽極電源端子
    (16)を陰極電源と陽極電源とに切り替えて接続する
    スイッチ(26)からなることを特徴とする請求項1に
    記載のトランジスタアレイの論理マスク回路。
JP3629293A 1993-02-25 1993-02-25 トランジスタアレイの論理マスク回路 Withdrawn JPH06252726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3629293A JPH06252726A (ja) 1993-02-25 1993-02-25 トランジスタアレイの論理マスク回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3629293A JPH06252726A (ja) 1993-02-25 1993-02-25 トランジスタアレイの論理マスク回路

Publications (1)

Publication Number Publication Date
JPH06252726A true JPH06252726A (ja) 1994-09-09

Family

ID=12465736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3629293A Withdrawn JPH06252726A (ja) 1993-02-25 1993-02-25 トランジスタアレイの論理マスク回路

Country Status (1)

Country Link
JP (1) JPH06252726A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051639A (ja) * 1999-08-17 2001-02-23 Toyoda Gosei Co Ltd 車両用暗電流遮断装置
JP2002319850A (ja) * 2001-04-23 2002-10-31 Yokogawa Electric Corp 多点信号出力装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051639A (ja) * 1999-08-17 2001-02-23 Toyoda Gosei Co Ltd 車両用暗電流遮断装置
JP4654473B2 (ja) * 1999-08-17 2011-03-23 豊田合成株式会社 車両用暗電流遮断装置
JP2002319850A (ja) * 2001-04-23 2002-10-31 Yokogawa Electric Corp 多点信号出力装置

Similar Documents

Publication Publication Date Title
KR100392799B1 (ko) 제어된셧다운제공회로및프리드라이버회로동작방법
EP0162932B1 (en) Data processing system with output switching circuit
US5742178A (en) Programmable voltage stabilizing circuit for a programmable integrated circuit device
US6577153B2 (en) Semiconductor integrated circuit
US20110187438A1 (en) Reducing current leakage in a semiconductor device
JPH07118947B2 (ja) 半導体装置
US4894558A (en) Power saving input buffer for use with a gate array
JPH06252726A (ja) トランジスタアレイの論理マスク回路
KR100270943B1 (ko) 전자 장치
US6486712B1 (en) Programmable switch
JPH0756660A (ja) バス回路における消費電力削減制御方法および回路
KR100466540B1 (ko) 입출력 포트 회로
JPH05304212A (ja) 半導体集積回路装置及びその動作機能試験方法
JPH0561433A (ja) 表示制御回路
JPH10232266A (ja) 半導体試験装置
GB2128432A (en) Improvements in or relating to a tri-state output circuit
JPH06252738A (ja) プログラム可能な駆動能力を持つ出力バッファ
JPH11163700A (ja) スイッチングによる障害を低減する回路装置
US20080100369A1 (en) Integrated virtual voltage circuit
JPH0254617A (ja) 入出力バッファ回路
JPH05150017A (ja) Lsi回路装置
JPH03100713A (ja) 入出力共用化システム
JP2503299Y2 (ja) 電源盤起動制御回路
JPH07106932A (ja) バス出力回路
JPH06132804A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509