JPH0625101Y2 - ビデオ画面安定化回路 - Google Patents
ビデオ画面安定化回路Info
- Publication number
- JPH0625101Y2 JPH0625101Y2 JP1987055476U JP5547687U JPH0625101Y2 JP H0625101 Y2 JPH0625101 Y2 JP H0625101Y2 JP 1987055476 U JP1987055476 U JP 1987055476U JP 5547687 U JP5547687 U JP 5547687U JP H0625101 Y2 JPH0625101 Y2 JP H0625101Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- head switching
- capacitor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、ビデオテープレコーダ（以下VTRと称す）の
画面安定化回路に係るもので、特にVTRの変速再生時に
ノイズに因る画面の不安定を防止し得るようにした画面
安定化回路に関するものである。
画面安定化回路に係るもので、特にVTRの変速再生時に
ノイズに因る画面の不安定を防止し得るようにした画面
安定化回路に関するものである。
〔従来の技術、および考案が解決しようとする問題点〕 一般にVTRの変速再生時には、ノイズが発生しそのノイ
ズが映像信号の同期信号部分に一致される場合に画面の
垂直方向に速かに移動するか、ジッタをおこしてその画
面が不安定になることがある。それでVTRの外部に装着
されたトラッキング調整部を操作して、映像ヘッドの走
査位置を調節させ、ノイズの位置が同期信号部分に重な
るのを避けて画面の安定化を図っていたが、画面が再び
正常的に再生されたり、変速方向が変ったりすると、再
び、トラッキング調整部を操作して画面の安定化を図る
ようになるので、極めて煩雑であり、且つ、垂直同期信
号を失い、画面のシステムが不安定になることがあっ
て、従来のVTRの変速再生時にはヘッドスイッチング信
号に同期を合わせて強制同期信号を発生させ、この強制
同期信号を、映像信号中に印加させて、その映像信号の
垂直同期部分を強制的に指定させることにより、安定し
た画面を保つようになっていた。
ズが映像信号の同期信号部分に一致される場合に画面の
垂直方向に速かに移動するか、ジッタをおこしてその画
面が不安定になることがある。それでVTRの外部に装着
されたトラッキング調整部を操作して、映像ヘッドの走
査位置を調節させ、ノイズの位置が同期信号部分に重な
るのを避けて画面の安定化を図っていたが、画面が再び
正常的に再生されたり、変速方向が変ったりすると、再
び、トラッキング調整部を操作して画面の安定化を図る
ようになるので、極めて煩雑であり、且つ、垂直同期信
号を失い、画面のシステムが不安定になることがあっ
て、従来のVTRの変速再生時にはヘッドスイッチング信
号に同期を合わせて強制同期信号を発生させ、この強制
同期信号を、映像信号中に印加させて、その映像信号の
垂直同期部分を強制的に指定させることにより、安定し
た画面を保つようになっていた。
しかし、このような従来の技術は、強制同期信号の前方
部位にノイズが発生した場合には、そのノイズ信号が強
制同期信号又は、垂直同期信号として誤認されて処理さ
れるので画面にジッタが生じたり、或は、その画面が一
時的に、消滅されたりして、変速再生時に、確定に安定
された画面を保つことができないという問題点があっ
た。
部位にノイズが発生した場合には、そのノイズ信号が強
制同期信号又は、垂直同期信号として誤認されて処理さ
れるので画面にジッタが生じたり、或は、その画面が一
時的に、消滅されたりして、変速再生時に、確定に安定
された画面を保つことができないという問題点があっ
た。
それで、本考案は、このような問題点を解決するために
創案されたものである。
創案されたものである。
本発明においては、VTRの変速再生時に、ヘッドスイッ
チング信号に同期を合わせて類似映像信号を発生させ、
その類似映像信号を映像信号中に印加させて、強制同期
信号周囲のノイズ信号をホワイトレベルまで上昇させる
ことにより、強制同期信号をノイズ信号に影響すること
なく確実に検出させ、安定した画面を提供し得るように
した。
チング信号に同期を合わせて類似映像信号を発生させ、
その類似映像信号を映像信号中に印加させて、強制同期
信号周囲のノイズ信号をホワイトレベルまで上昇させる
ことにより、強制同期信号をノイズ信号に影響すること
なく確実に検出させ、安定した画面を提供し得るように
した。
本考案が問題点を解決するための利点及び作用は図面を
用いて行なう実施例の説明から明瞭になるであろう。
用いて行なう実施例の説明から明瞭になるであろう。
以下、本考案の実施例を図面を用いて詳細に説明する。
第１図は本考案の画面安定化回路図、第２図は、第１図
の各部出力波形図で、第１図に示したように変速再生時
に、ヘッドスイッチング信号入力端子Ｓｉに入力される
ヘッドスイッチング信号に同期を合わせ、強制同期信号
発生部１から、強制同期信号を発生させて、強制同期信
号出力端子Ｏ１に出力する回路において、前記ヘッドス
イッチング信号入力端子Ｓｉと、トランジスタＴＲ１の
コレクタに接続したダイオードＤ５を、抵抗Ｒ７を通っ
てそのトランジスタＴＲ１のベース及びコンデンサＣ１
に接続すると共に、前記ヘッドスイッチング信号入力端
子Ｓｉと、トランジスタＴＲ１のコレクタをダイオード
Ｄ１，Ｄ２とをそれぞれ通して共通接続させ、その接続
点を抵抗Ｒ２を通してトランジスタＴＲ２のベースに接
続し、そのエミッタを接地抵抗Ｒ３及びダイオードＤ３
とを通して接地コンデンサＣ２及びトランジスタＴＲ３
のベースに接続し、そのトランジスタＴＲ３のコレクタ
を可変抵抗ＶＲ２を通して接地コンデンサＣ３及びトラ
ンジスタＴＲ４のベースに接続させそのトランジスタＴ
Ｒ４のコレクタを、接地抵抗Ｒ６及びダイオードＤ４と
を通して補償信号出力端子Ｏ２に接続させる。
第１図は本考案の画面安定化回路図、第２図は、第１図
の各部出力波形図で、第１図に示したように変速再生時
に、ヘッドスイッチング信号入力端子Ｓｉに入力される
ヘッドスイッチング信号に同期を合わせ、強制同期信号
発生部１から、強制同期信号を発生させて、強制同期信
号出力端子Ｏ１に出力する回路において、前記ヘッドス
イッチング信号入力端子Ｓｉと、トランジスタＴＲ１の
コレクタに接続したダイオードＤ５を、抵抗Ｒ７を通っ
てそのトランジスタＴＲ１のベース及びコンデンサＣ１
に接続すると共に、前記ヘッドスイッチング信号入力端
子Ｓｉと、トランジスタＴＲ１のコレクタをダイオード
Ｄ１，Ｄ２とをそれぞれ通して共通接続させ、その接続
点を抵抗Ｒ２を通してトランジスタＴＲ２のベースに接
続し、そのエミッタを接地抵抗Ｒ３及びダイオードＤ３
とを通して接地コンデンサＣ２及びトランジスタＴＲ３
のベースに接続し、そのトランジスタＴＲ３のコレクタ
を可変抵抗ＶＲ２を通して接地コンデンサＣ３及びトラ
ンジスタＴＲ４のベースに接続させそのトランジスタＴ
Ｒ４のコレクタを、接地抵抗Ｒ６及びダイオードＤ４と
を通して補償信号出力端子Ｏ２に接続させる。
一方、前記トランジスタＴＲ１，ＴＲ２，ＴＲ３のコレ
クタ及びトランジスタＴＲ４のエミッタは、各抵抗
Ｒ１，ＶＲ１，Ｒ４，Ｒ５とを通って電源端子Vccに接
続させて構成したもので、 前記ヘッドスイッチング信号入力端子Ｓｉには、３０Hz
のヘッドスイッチング信号が入力されるようになり、電
源端子Vccには、変速再生時に、高電位が印加されるよ
うになっている。
クタ及びトランジスタＴＲ４のエミッタは、各抵抗
Ｒ１，ＶＲ１，Ｒ４，Ｒ５とを通って電源端子Vccに接
続させて構成したもので、 前記ヘッドスイッチング信号入力端子Ｓｉには、３０Hz
のヘッドスイッチング信号が入力されるようになり、電
源端子Vccには、変速再生時に、高電位が印加されるよ
うになっている。
このように構成された本考案の作用を、図面第２図を用
いて説明すると次のようである。
いて説明すると次のようである。
すなわち、VTRの変速再生時には、電源端子Vccに高電位
が印加されるため、強制同期信号発生部１は動作状態に
なり、したがって、ヘッドスイッチング信号入力端子Ｓ
ｉに第２図(A)に示したような３０Hzのヘッドスイッチ
ング信号が入力されるに従って、それに同期されて強制
同期信号発生部１から強制同期信号が発生し、この強制
同期信号は、強制同期信号出力端子Ｏ１に出力されて映
像信号の垂直同期部分を強制的に指定するようになる。
が印加されるため、強制同期信号発生部１は動作状態に
なり、したがって、ヘッドスイッチング信号入力端子Ｓ
ｉに第２図(A)に示したような３０Hzのヘッドスイッチ
ング信号が入力されるに従って、それに同期されて強制
同期信号発生部１から強制同期信号が発生し、この強制
同期信号は、強制同期信号出力端子Ｏ１に出力されて映
像信号の垂直同期部分を強制的に指定するようになる。
又、この時、前記３０Hzのヘッドスイッチング信号は、
抵抗Ｒ７及び、コンデンサＣ１により、第２図(B)に示
したような遅延波が発生してトランジスタＴＲ１のベー
スに印加され、遅延時間td1は抵抗Ｒ７及びコンデンサ
Ｃ１の充放電時定数により決定される。
抵抗Ｒ７及び、コンデンサＣ１により、第２図(B)に示
したような遅延波が発生してトランジスタＴＲ１のベー
スに印加され、遅延時間td1は抵抗Ｒ７及びコンデンサ
Ｃ１の充放電時定数により決定される。
従って、トランジスタＴＲ１のコレクタには、第２図
(C)に示したような波形信号が出力され、この波形信号
と、前記ヘッドスイッチング信号が、各ダイオード
Ｄ２，Ｄ１とを通って第２図(D)に示したように合わさ
れた后、抵抗Ｒ２を通ってトランジスタＴＲ２のベース
に印加されるので、そのトランジスタＴＲ２は、そのベ
ースに低電位が印加される間、tw1だけ遮断されて、コ
ンデンサＣ２に充電が中断され、それに先達ってコンデ
ンサＣ２の充電電圧がトランジスタＴＲ３を通電し得る
ようになってそのトランジスタＴＲ３を通って放電され
るので、そのベースには第２図(E)に示したような波形
信号が印加され、この波形信号の週期は可変抵抗ＶＲ１
の値により調節される。
(C)に示したような波形信号が出力され、この波形信号
と、前記ヘッドスイッチング信号が、各ダイオード
Ｄ２，Ｄ１とを通って第２図(D)に示したように合わさ
れた后、抵抗Ｒ２を通ってトランジスタＴＲ２のベース
に印加されるので、そのトランジスタＴＲ２は、そのベ
ースに低電位が印加される間、tw1だけ遮断されて、コ
ンデンサＣ２に充電が中断され、それに先達ってコンデ
ンサＣ２の充電電圧がトランジスタＴＲ３を通電し得る
ようになってそのトランジスタＴＲ３を通って放電され
るので、そのベースには第２図(E)に示したような波形
信号が印加され、この波形信号の週期は可変抵抗ＶＲ１
の値により調節される。
この時、トランジスタＴＲ３がオフされた状態では、抵
抗Ｒ４及び可変抵抗ＶＲ２を通って、コンデンサＣ３に
充電電流が流れて充電され、トランジスタＴＲ３がオン
の状態では、そのコンデンサＣ３の充電電圧が、可変抵
抗ＶＲ２及び、トランジスタＴＲ３を通って放電される
ので、トランジスタＴＲ４のベースには、第２図(F)に
示したような波形信号が印加される。したがって、トラ
ンジスタＴＲ４のベースに低電位信号が印加される間だ
け、そのトランジスタＴＲ４がオンになるので、そのコ
レクタには、第２図(G)に示したような一定幅tw2の波形
信号が出力される。
抗Ｒ４及び可変抵抗ＶＲ２を通って、コンデンサＣ３に
充電電流が流れて充電され、トランジスタＴＲ３がオン
の状態では、そのコンデンサＣ３の充電電圧が、可変抵
抗ＶＲ２及び、トランジスタＴＲ３を通って放電される
ので、トランジスタＴＲ４のベースには、第２図(F)に
示したような波形信号が印加される。したがって、トラ
ンジスタＴＲ４のベースに低電位信号が印加される間だ
け、そのトランジスタＴＲ４がオンになるので、そのコ
レクタには、第２図(G)に示したような一定幅tw2の波形
信号が出力される。
すなわち、トランジスタＴＲ４のコレクタには、ヘッド
スイッチング信号の電位が変換される時点附近ごとに、
一定幅tw2の波形信号が出力され、この波形信号の幅tw2
は、可変抵抗ＶＲ１，ＶＲ２の値により調節される。
スイッチング信号の電位が変換される時点附近ごとに、
一定幅tw2の波形信号が出力され、この波形信号の幅tw2
は、可変抵抗ＶＲ１，ＶＲ２の値により調節される。
このように、出力された波形信号は、ダイオードＤ４を
通って補償信号出力端子Ｏ２に出力され、映像信号中に
印加されるので、映像信号中の強制同期信号附近レベル
が、ホワイトレベルまで、上昇するように補償されるよ
うになり、従って変速再生時に、強制同期信号を、確実
に検出し得るようになる。
通って補償信号出力端子Ｏ２に出力され、映像信号中に
印加されるので、映像信号中の強制同期信号附近レベル
が、ホワイトレベルまで、上昇するように補償されるよ
うになり、従って変速再生時に、強制同期信号を、確実
に検出し得るようになる。
本考案によれば、変速再生時に、映像信号中の強制同期
信号附近レベルを、ホワイトレベルまで上昇するように
補償し、ノイズ信号の影響を受けることなく、強制同期
信号を確実に検出し得る状態に保つため、安定された画
面の状態を維持することができると共に、変速再生時に
画面安定のためのトラッキング調整を省略させる効果が
ある。
信号附近レベルを、ホワイトレベルまで上昇するように
補償し、ノイズ信号の影響を受けることなく、強制同期
信号を確実に検出し得る状態に保つため、安定された画
面の状態を維持することができると共に、変速再生時に
画面安定のためのトラッキング調整を省略させる効果が
ある。
第１図は、本考案の画面安定化回路図、 第２図は、第１図の各部出力波形図を示す。 図中、 Ｒ１−Ｒ７：抵抗、Ｃ１−Ｃ３：コンデンサ、Ｄ１−Ｄ
５：ダイオード、ＴＲ１−ＴＲ４：トランジスタ、ＶＲ
１，ＶＲ２：可変抵抗、１：強制同期信号発生部、
Ｓｉ：ヘッドスイッチング信号入力端子、Ｏ１：強制同
期信号出力端子、Ｏ２：補償信号出力端子。
５：ダイオード、ＴＲ１−ＴＲ４：トランジスタ、ＶＲ
１，ＶＲ２：可変抵抗、１：強制同期信号発生部、
Ｓｉ：ヘッドスイッチング信号入力端子、Ｏ１：強制同
期信号出力端子、Ｏ２：補償信号出力端子。
Claims (1)
- 【請求項１】ビデオテープレコーダの変速再生時に、ヘ
ッドスイッチング信号に同期を合わせ、強制同期信号発
生部（１）で、強制同期信号を発生させ、該強制同期信
号を、映像信号中に、印加させる回路において、 前記ヘッドスイッチング信号を抵抗（Ｒ７）を通ってコ
ンデンサ（Ｃ１）及びトランジスタ（ＴＲ１）のベース
に印加されるように接続し、前記ヘッドスイッチング信
号と前記トランジスタ（ＴＲ１）とのコレクタ出力信号
が、各ダイオード（Ｄ１），（Ｄ２）を通って、トラン
ジスタ（ＴＲ２）のベース側に印加されるように接続さ
せ、 そのトランジスタ（ＴＲ２）のエミッタ出力信号を、接
地抵抗（Ｒ３）及びダイオード（Ｄ３）を通って、コン
デンサ（Ｃ２）及びトランジスタ（ＴＲ３）のベースに
印加されるように接続し、該トランジスタ（ＴＲ３）の
コレクタ出力信号は、可変抵抗（ＶＲ２）を通ってコン
デンサ（Ｃ３）及びトランジスタ（ＴＲ４）のベースに
印加されるように接続した后、 そのコレクタ出力信号が、接地抵抗（Ｒ６）及びダイオ
ード（Ｄ４）を通って、前記映像信号中に補償信号とし
て印加されるように構成されたことを特徴とするビデオ
画面安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP856787U JPS62173125U (ja) | 1987-04-14 | 1987-01-23 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860004997U KR900008245Y1 (ko) | 1986-04-15 | 1986-04-15 | 화면 안정화회로 |
| KR4997/1986 | 1986-04-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62173883U JPS62173883U (ja) | 1987-11-05 |
| JPH0625101Y2 true JPH0625101Y2 (ja) | 1994-06-29 |
Family
ID=19250657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987055476U Expired - Lifetime JPH0625101Y2 (ja) | 1986-04-15 | 1987-04-14 | ビデオ画面安定化回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4849830A (ja) |
| JP (1) | JPH0625101Y2 (ja) |
| KR (1) | KR900008245Y1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357382A (en) * | 1991-06-21 | 1994-10-18 | Goldstar Co., Ltd. | Apparatus and method for automatically controlling adjustment of head switching point by using vertical synchronization signal in VCR |
| KR0183704B1 (ko) * | 1994-12-19 | 1999-04-15 | 김광호 | 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 |
| CN100349461C (zh) * | 2004-07-22 | 2007-11-14 | 乐金电子（惠州）有限公司 | 车载信息服务系统装置中的tv osd控制装置 |
| CN105096893B (zh) * | 2015-09-09 | 2017-08-04 | 深圳市华星光电技术有限公司 | 驱动电路以及液晶显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3322892A (en) * | 1962-12-27 | 1967-05-30 | Matsushita Electric Ind Co Ltd | Television signal recording and reproducing with sync signal regeneration |
| US3517127A (en) * | 1966-03-21 | 1970-06-23 | Fowler Allan R | Sync generator and recording system including same |
| NL6811420A (ja) * | 1968-08-09 | 1970-02-11 | ||
| JPS6033026B2 (ja) * | 1978-01-23 | 1985-07-31 | 日本ビクター株式会社 | 映像信号再生装置 |
| US4203138A (en) * | 1978-07-14 | 1980-05-13 | Elenbaas William J | Video signal recording system with delayed vertical sync |
| JPS57170680A (en) * | 1981-04-13 | 1982-10-20 | Matsushita Electric Ind Co Ltd | Magnetic recorder and reproducer |
| DE3142272A1 (de) * | 1981-10-24 | 1983-05-05 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur erzeugung der vertikal-synchronisierinformation in einem video-magnetbandgeraet |
| WO1985005001A1 (en) * | 1984-04-24 | 1985-11-07 | Matsushita Electric Industrial Co., Ltd. | Device for correcting time axis |
| JPH0746859B2 (ja) * | 1985-02-20 | 1995-05-17 | 株式会社日立製作所 | 磁気記録再生装置の静止画再生装置 |
-
1986
- 1986-04-15 KR KR2019860004997U patent/KR900008245Y1/ko not_active IP Right Cessation
-
1987
- 1987-04-14 JP JP1987055476U patent/JPH0625101Y2/ja not_active Expired - Lifetime
- 1987-04-15 US US07/038,615 patent/US4849830A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR900008245Y1 (ko) | 1990-09-10 |
| US4849830A (en) | 1989-07-18 |
| JPS62173883U (ja) | 1987-11-05 |
| KR870017509U (ko) | 1987-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0625101Y2 (ja) | ビデオ画面安定化回路 | |
| JP2553270B2 (ja) | 時間差スローモード制御回路 | |
| EP0145491B1 (en) | Backporch gating pulse generator subject to disabling during vertical sync interval | |
| KR890000151Y1 (ko) | 동기신호 부재시의 의사동기신호 발생회로 | |
| JPH0441660Y2 (ja) | ||
| US3995109A (en) | Vertical sync pulse sensor and synthesizer | |
| KR900006652Y1 (ko) | 래코딩시 콘트롤신호 지연회로 | |
| JP3277432B2 (ja) | フェイズ・ロックド・ループ回路 | |
| JP3403095B2 (ja) | クランプ回路 | |
| KR900007320Y1 (ko) | Vcr의 다이나믹 드럼 콘트롤회로 | |
| JPS6410137B2 (ja) | ||
| KR940005548Y1 (ko) | 브이시알 자동 리와인드 신호 발생회로 | |
| JPS5914810Y2 (ja) | 電源制御回路 | |
| JP3326305B2 (ja) | 輝度信号処理回路 | |
| KR900001875Y1 (ko) | 비디오 테이프 레코더(vtr)용 동기신호 레벨 보정 장치 | |
| KR930004035Y1 (ko) | 드럼 모터 스위칭 신호의 노이즈 방지회로 | |
| JPS581882Y2 (ja) | サ−ボ回路 | |
| JPH05274787A (ja) | 自動利得制御回路 | |
| JPS6324702Y2 (ja) | ||
| JPH02218278A (ja) | Ｆｍ変調回路 | |
| JPH0212775Y2 (ja) | ||
| JPH048704Y2 (ja) | ||
| JPH0727836Y2 (ja) | モ−タ駆動回路 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JPS63171072A (ja) | 直流再生回路 |