KR900006652Y1

KR900006652Y1 - 래코딩시 콘트롤신호 지연회로

Info

Publication number: KR900006652Y1
Application number: KR2019860019415U
Authority: KR
Inventors: 이우년
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-12-05
Filing date: 1986-12-05
Publication date: 1990-07-26
Also published as: KR880013341U

Abstract

내용 없음.

Description

레코딩시 콘트롤신호 지연회로

제1도는 본 고안의 회로도.

제2도는 본 고안에 따른 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

Q1-Q9 : 트랜지스터 R1-R20 : 저항

C1-C3 : 콘덴서 D1, D2 : 다이오드

ST : 슈미트회로

본 고안은 비디오 테이프 레코더에 있어서 캡스턴 모터위상 비교를 위한 제어신호 발생회로에 관한 것으로서, 특히 각 모드별로 소정 지연된 녹화 제어신호를 발생하여 재생시 트래킹 볼륨 센서에서 정위상 제어를 받을 수 있도록 하는 녹화시 제어신호 지연회로에 관한 것이다.

테이프의 정속, 정위상 제어를 위해 VTR에서 캡스턴(CAPSTAN)위상 비교신호인 소정제어(콘트롤)신호를 사용하게 되는데 종래의 경우에는 상기 제어신호를 재생시 트래킹(TRACKING)단안정 멀티 바이브레이터회로를 사용하여 스탠더드 플래이(Standard Play : 이하 SP라 함) 모드와 롱플레이(long play : 이하 LP라 함)모드에 따라 프리세트(Preset)볼륨을 설치하여 미리 예치하는 방법을 사용하였기 때문에 볼륨 특성이나 조정시 발생하는 조정 오차에 의해 각 모드의 재생시 트래킹 볼륨의 중앙(center)위치에서 정위상 제어를 받지 못하고 한쪽으로 치우쳐 재생시 화면에 잡음이 발생하는 단점 등이 있었다.

따라서 본 고안의 목적은 녹화시 제어신호(캡스턴 모터 위상 비교신호) 발생회로에 별도의 지연회로를 넣어 테이프상에 상기 제어신호를 기록할 때 각 모드에 따라 일정량 지연시켜 기록하고, 재생시 트래킹 볼륨 중앙에서 정위상 제어를 받도록 하여 화면의 잡음을 제거함과 동시에 안정된 서보(SERVO)제어를 할 수 있는 녹화시 제어신호 지연회로를 제공함에 있다.

상기한 목적을 실현하기 위하여 본 고안은 드럼모터의 위상 제어 비교신호로 사용되는 헤드 절환신호를 각 속도모드에 따라 해당 시정수만큼 파형을 지연시켜 비교기에 입력시키고 상기 비교기의 한단에 소정의 기준 전압(Vref)을 인가시켜, 각 모드에 따라 선택되어진 시정수량 만큼 지연된 출력이 상기 비교기에서 생생되도록 하고, 상기 비교기의 출력을 파형 정형시켜 주기 위해 교류 성분의 충방전을 결정해 주는 소정의 시정수를 사용하여 트랜지스터를 동작시켜 일정한 듀티(duty)를 갖는 제어신호를 생성하고, 이 신호를 슈미트 회로를 거쳐 제어헤드를 통해 테이프에 기록되도록 함을 특징으로 한다.

이하 본 고안을 첨부한 도면을 참조하여 설명한다.

제1도는 본 고안의 한 실시예를 나타낸 도면으로써, 제1트랜지스터(Q1)의 베이스단에 저항 (R4)의 한단을 접속하고 상기 저항 (R4)와 베이스단의 접속점에 한단이 접속된 저항 (R3)을 통해 헤드 절환신호(S1)를 인가하고 에미터는 접지하며 콜렉터로 저항 (R6)을 통해 전원전압(Vcc)을 인가하고 상기 콜렉터단에 저항(R5)을 통해 제2트랜지스터(Q2)의 베이스를 접속하며 상기 제2트랜지스터(Q2)의 콜렉터단에 저항 (R8)의 하단을 접속함과 동시에 저항(R7)을 통해 전원전압(Vcc)을 인가하며 상기 제2트랜지스터(Q2)의 베이스단에 저항(R2)의 한단을 연결하며 타단을 저항 (R1)의 한단과 다이오드(D1)의 애노드단에 동시에 접속하며 상기 다이오드(D1)의 캐소드를 상기 저항 (R3)의 한단에 접속하여 상기 헤드절환 신호(S1)와 동위상의 구형파 펄스를 발생하는 버퍼부(10)를 형성하고, SLP 모드시에만 하이상태로 발생되는 SLP신호(S2)가 저항(R9)을 통해 에미터단자가 접지된 제3트랜지스터(Q3)의 베이스단자에 인가되도록하며 상기 제3트랜지스터(Q3)의 콜렉터단자를 제4트랜지스터(Q4)의 베이스단자에 연결시킴과 동시에 LP 혹은 SLP 모드시에만 하이상태로 발생되는 LP/SLP 신호(S3)가 저항(R10)을 통해 상기 제4트랜지스터(Q4)의 베이스단자에 인가되도록 하고 상기 제4트랜지스터(Q4)의 에미터간에 상기 두저항 (R1, R4)의 타단을 접속시킴과 동시에 저항(R11)의 한단을 접속하여 롱플레이 모드시 제1선택신호(S4)를 발생하며 저항(R12)을 통해 LP/SLP 신호 (S3)가 제6트랜지스터 (Q6)의 베이스단자에 인가되도록 하고 상기 제6트랜지스터(Q6)의 콜렉터단자를 저항 (R13)을 통해 전원전압(Vcc)과 연결함과 동시에 제7트랜지스터(Q7)의 베이스단자에 연결하며 상기 제7트랜지스터(Q7)의 에미터 단자에 저항(R14)의 한단을 접속하고 상기 저항(R14)의 타단과 접지 사이에 저항 (R15)을 접속하여 스탠더드 플레이 모드시 제2선택 신호(S5)를 발생하는 스위칭부(30)를 형성하고, 상기 스위칭부(30)의 저항 (R11)의 타단에 트랜지스터 (Q5)의 베이스를 접속하고 상기 제5트랜지스터(Q5)의 콜렉터에 제1 콘덴서(C1)의 한단을 접속하며 상기 제1콘덴서(C1)의 타단을 상기 버퍼부(10)의 저항(R8)의 타단에 접속하여 상기 제1선택신호(S4)발생여부에 따라 제5트랜지스터(Q5)가 온/오프 스위칭 되어 상기 제1콘덴서(C1)에서 상기 버퍼부(10)로 부터 발생된 구형파 펄스를 충방전 시키기 위한 제1충방전부(Q5, C1)와, 상기 스위칭부(30)의 저항(R14, 15)의 접속점에 트랜지스터(Q8)의 베이스를 접속하고 상기 제8트랜지스터(Q8)의 콜렉터에 제2콘덴서(C2)의 한단을 접속하여 상기 제2 콘덴서(C2)의 타단을 상기 버퍼부(10)의 저항(R8) 타단에 접속하여 상기 제2선택신호(C2)의 타단을 상기 버퍼부(10)의 저항(R8)가 온/오프 스위칭되어 상기 제2 콘덴서(C2)에서 상기 버퍼부(10)로 부터 발생된 구형파 펄스를 충방전시키기 취한 제2충방전부(Q8, C2)로 이루어진 지연부(20)를 형성하고, 비반전 단자(+)로 소정의 기준 전압(Verf)을 입력하는 비교기(COM)의 반전단자(-)를 상기 버퍼부(10)의 저항(R8)과 상기 지연부(20)의 두 콘덴서(C1, C2)의 접속점에 접속하고 상기 비교기(COM)의 비반전 단자(+)에 상기 기준 전원전압(Vref)을 입력하는 저항(R16) 및 궤환저항 (R17)을 연결하며 상기 비교기(COM)출력단에 다이오드(D2)의 애노드를 접속하고 상기 다이오드(D2)의 캐소드단에 저항(R18)의 한단을 접속하며 상기 저항(R18)의 타단과 접지 사이에 저항(R19)과 콘덴서(C3)를 직렬 연결하고 상기 두 저항(R18, R19)의 접속점과 접지단자 사이에 저항(R20)을 연결하며 상기 두 저항(R18, R19)의 접속점에 제9트랜지스터(Q9)의 베이스 단자를 접속하고 상기 제9트랜지스터(Q9)의 에미터 단자에 슈미트회로(ST)를 접속하며 상기 슈미트회로(ST)출력이 제어 헤드 (CH)에 인가되도록 하는 제어 신호발생부(40)를 형성하여 구성한다.

제2도는 본 고안에 따른 동작파형도로써, SP모드의 경우이다.

2a)는 헤드 절환 신호(S1) 파형이고, 2b)는 제1트랜지스터(Q1)의 동작제어 전압파형이고, 2c)는 제5트랜지스터 (Q8)의 동작제어 전압파형이며, 2d)는 제1트랜지스터(Q1)의 콜렉터 전압파형이고, 2e)는 제2트랜지스터 (Q2)의 동작제어 전압 파형이며, 2f)는 제2트랜지스터(Q2)의 콜렉터 전압 파형이고, 2g)는 비교기(COM)의 출력전압 파형이며, 2i)는 제9트랜지스터(Q9)의 동작제어 전압 파형이고, 2j)는 제9트랜지스터(Q9)의 출력 전압 파형이다.

상술한 구성에 의거 본 고안을 상세히 설명한다.

먼저 SP 모드일때 헤드절환 신호(S1)를 지연시키는 동작을 살펴보면, SP모드 일때는 SLP신호(S2) 및 LP/SLP 신호(S3)가 모두 로우상태로 되어 제3과 제4 및 제6트랜지스터(Q3, Q4, Q6)는 베이스 전위 레벨이 로우상태가 되므로 오프된다. 또한 상기 제4트랜지스터(Q4)의 에미터단자의 전위레벨이 로우상태이므로 제5트랜지스터 (Q5)도 베이스전위 레벨이 로우 상태로 되어 오프된다.

그러므로 상기 제6트랜지스터(Q6)의 콜렉터 단자에 연결된 바이어스 저항 (R13)을 통해 전원전압(Vcc)이 제7트랜지스터(Q7)의 베이스단자에 인가되어 “온”되고, 상기 제7트랜지스터(Q7)가 온상태로 됨에 따라 제8트랜지스터(Q8)의 베이스단으로 하이 상태의 제2선택신호(S5)가 발생되어 상기 제8트랜지스터(Q8)도 “온”된다.

한편 제2도의 (2a)와 같은 헤드 절환신호(S1)가 입력되면 제1트랜지스터(Q1)를 온/오프시키게 되는데 이때 상기 제1트랜지스터(Q1)를 온상태로 전환시키는 베이스 전위레벨은 (2b)에 도시된 바와 같다.

상기 제1트랜지스터(Q1)의 온/오프 상태에 따라 저항(R5)를 통해 베이스가 상기 제1트랜지스터(Q1)에 접속된 제2트랜지스터(Q2)의 온/오프 상태도(2e)에 도시된 바와 같이 결정되어지게 된다.

한편 전술한 바와 같이 상기제7및 제 8 트랜지스터(Q7, Q8)가 온도상태로 됨에따라 제2 콘덴서(C2)의 한단이 접지되므로 상기 제1 및 제2 트랜지스터(Q1, Q2)의 콜렉터를 통해 출력된 헤드절환 신호(S1)는 (2ｇ)에 도시된 바와 같이 저항(R8) 및 콘덴서(C2)에 의한 시정수의 양만큼 방전되며 ［기울기의 경사도는 상기 시정수에 의해 결정됨.］

비교기(COM)의 반전단자(-)로 인가되어 비반전단자(+)에 인가되는 소정의 기준전압(Vref)과 비교된다.

상기 비교결과(2h)와 같은 파형이 출력되어 다이오드(D2) 및 베이스 바이어스 저항 (R20)에 의해 전압 다운(down)되고 교류성분의 충방전 시정수를 설정하는 두 저항 (R18, R19) 및 콘덴서 (C3)를 통해 (2i)와 같이 변화된다.

상기 (2i)파형의 T4구간의 기울기의 경사도는 상기 시정수 (R18, R19, C3)에 의해 결정되며, 상기(2i)파형을 제9트랜지스터(Q9)의 베이스단자로 인가된다. 그러므로 트랜지스터(Q9)는 (T5)구간에서 턴온되어 에미터단자를 통하여 (2j)와 같은 출력을 발생시키게 되고 상기 출력신호는 슈미트회로(ST)를 통해 제어헤드(CH)로 인가된다.

다음으로 LP모드일때의 회로동작을 살펴보면, LP 모드시 하이상태로 발생되는 LP / SLP신호 (S3)는 저항(R12) 및 저항(R10)을 통해 제4및 제4트랜지스터 (Q6, Q4) 가 “온”되고, 베이스가 저항(R11)을 통해 상기 제4트랜지스터(Q4)의 에미터에 접속된 트랜지스터(Q5)는 상기 제4트랜지스터(Q4)가 온되어 제1선택신호(S4)가 하이 상태로 발생됨에 따라 베이스 레벨이 하이상태로 되어 “온”되며, 상기 제6트랜지스터 (Q6)의 콜렉터에 베이스가 접속된 제7트랜지스터(Q7)는 "오프" 상태가 되므로 상기 제7트랜지스터(Q7)의 에미터에 두저항(R14, R15)을 통해 베이스가 접속된 제8트랜지스터(Q8)도 오프상태가 된다. 또한 LP모드에서는 SLP 신호 (S2)가 로우상태이므로 저항(R9)를 통하여 베이스로 인가되는 상기 SLP신호(S2)의 상태에 따러 동작하는 제3트랜지스터(Q3)도 오프상태로 된다. 그러므로 상기 헤드절환 신호(S1)는 저항(R8) 및 콘덴서(C1)에 의해서 결정되는 시정수만큼 지연되어 상기 비교기 (COM)에 입력이 된다.

한편 LP모드에서 각 출력파형은 전술한 SP모드와 형태는 비슷하나 충방전 시정 수만이 변경된다.

즉, 제7 및 제8트랜지스터(Q7, Q8)가 오프되므로 제2콘덴서 (C2)는 오픈되고 제4및 제5트랜지스터(Q4, Q5)가 턴온되어 제1콘덴서(C1)의 한단이 접지된다.

그러므로 LP모드시의 시정수는 저항(R8) 및 제1콘덴서(C1)에 의해서 결정되어지게 상기 비교기(COM)출력에서 기준전압과의 비교시점이 달라지므로 제9트랜지스터(Q9)및 휴미트 회로(ST)를 거친 최종 제어펄스의 헤드절환 신호(S1)에 대한 지연량이 조절된다.

다음으로 SLP모드 일때의 회로동작을 설명하면 하기와 같다.

SLP 모드일때에는 하이상태의 SLP신호(S2)가 저항(R9)를 거쳐 제3트랜지스터 (Q3)의 베이스 단자로 입력되어 상기 제3트랜지스터(Q3)를 턴온시키게 되고, 상기 하이상태의 LP/SLP신호(S3)는 저항(R12)를 거처 제6트랜지스터(Q6)의 베이스단자에도 인가되므로 상기 제6트랜지스터 (Q6)도 “턴온”된다.

그러므로 제4 - 제8 트랜지스터 (Q4-Q8)가 모드 "오프" 상태가 되어 상기 헤드절환 신호(S1)는 저항(R3)와 제1트랜지스터(Q1)의 콜렉터와 저항(R5)및 제2콘덴서(Q2)의 콜렉터에 접속된 저항(R8)을 거쳐 상기 비교기(COM)의 비반전단자(-)로 입력된다, 이때 상기 비반전단자입력파현은 상기 제5 및 제8트랜지스터 (Q5, Q8)의 오프상태로 인해 제1 및 제2콘덴서(C1, C2)가 모두 오픈되므로 충방전 파형이 아닌 구형파 형태가 된다.

상기 비교결과는 진술한 바와 마찬가지로 다이온드(D2)와 저항(R18 - R20)과 콘덴서(C3)와 제9트랜지스터(Q9) 및 슈미트회로(ST)를 거쳐 파형정평화 되고 일정한 튜티를 갖는 제어펄스로 발생하여 제어헤드(CH)로 인가되어 테이프에 기록된다.

결론적으로 상기 제1 - 제7트랜지스터(Q1-Q7)는 SP, LP, SLP 모드에 따라 상기 제1 및 제2 콘덴서(C1, C2)를 선택하기 위한 스위칭 트랜지스터로 동작하여, SP모드시는 상기 제2콘덴서(C2)를 선택하여 시정수가 저항(R8) 및 상기 제2콘덴서(C2)에 의해 설정되도록 하며 LP모드시 상기 제1콘덴서 (C1)를 선택하여 시정수가 저항(R8) 및 제1콘덴서(C1)에 의해 설정되도록 하고 SLP모드시는 두 콘덴서(C1, C2)모두 선택치 않아 시정수를 실정하지 않는다.

상술한 바와 같이 기록모드에 따라 헤드절환 신호에 대해 컨트롤 펄스의 기록위치를 자동적으로 제어할 수 있도록 하므로써 재생시 트래킹 볼륨의 중앙위치점(centerpoint)에서 최상의 상태로 재생 가능한 이점이 있다.

Claims

비디오 테이프 레코더의 캡스턴 모터 위상비교를 위한 제어신호 발생회로에 있어서, 레드절환 신호(S1)를 입력하여 동위상의 구형파 펄스를 출력하는 버퍼부(10; R1-8, D1, Q1, Q2)와, 슈퍼롱 플레이 모드시 하이 상태로 발생하는 슈퍼롱 플레이 신호(S2)와 롱플레이 모드 혹은 슈퍼 롱플레이 모드시 하이 상태로 발생되는 롱플레이/슈러 롱플레이 신호(S3)를 입력하여 롱 플레이 모드시는 제1 선택신호(S4)를 출력하며 스탠더드플레이 모드시는 제2 선택신호(S5)를 출력하는 스위칭부(30; R9- R15, Q3, Q4, Q6, Q7)와, 상기 제1선택 신호(S4) 발생시 버퍼부(10)로 부터 출력되는 구형파 펄스를 충방전 하여 제1소정시간 지연 시키는 제1충방전부(Q5, C1) 및 상기 제2선택 신호(55) 발생시 상기 버퍼부(10)로부터 출력되는 구형파 펄스를 충방전 하여 제2소정 시간 지연시키는 제2충방전부(Q8, C2)로 이루어진 지연부(20)와, 상기 버퍼부(10)로부터 출력되는 구형파 펄스 혹은 상기 지연부(20)로 부터 발생되는 제1 및 제2지연 출력을 소정 기준전압과 비교하고 상기 비교결과를 정형화하여 제어헤드(4)로 일정한 듀티를 갖는 제어신호를 발생하는 제어 신호발생부(40; COM, R -R20, C3, D2: Q9, ST)로 구성함을 특징으로 하는 녹화시 제어신호 지연신호.