JPH06235933A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH06235933A JPH06235933A JP33470092A JP33470092A JPH06235933A JP H06235933 A JPH06235933 A JP H06235933A JP 33470092 A JP33470092 A JP 33470092A JP 33470092 A JP33470092 A JP 33470092A JP H06235933 A JPH06235933 A JP H06235933A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- source
- gate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 ゲート電極およびソース電極の外部引き出し
部を他の金属膜を介さずに直接外部へ引き出さすことに
より、コンタクトウィンドウ形成工程を不要とし、工程
削減を図る。 【構成】 ゲート電極１３およびソース・ドレイン電極
１９の金属膜が同一金属材料で構成され、ゲート配線お
よびソース配線の延長端部にそれぞれＴＡＢ実装用電極
が形成されるので、従来のようなＴＡＢ実装用電極膜Ｉ
ＴＯに接続するためのコンタクトウィンドウが不要とな
る。また、ＴＡＢ実装用電極をゲート電極１３およびソ
ース・ドレイン電極１９と同じ金属膜で構成することに
より、従来のＩＴＯ膜に比べて実装抵抗が低くなり、電
極パターンを縮小化できる。
部を他の金属膜を介さずに直接外部へ引き出さすことに
より、コンタクトウィンドウ形成工程を不要とし、工程
削減を図る。 【構成】 ゲート電極１３およびソース・ドレイン電極
１９の金属膜が同一金属材料で構成され、ゲート配線お
よびソース配線の延長端部にそれぞれＴＡＢ実装用電極
が形成されるので、従来のようなＴＡＢ実装用電極膜Ｉ
ＴＯに接続するためのコンタクトウィンドウが不要とな
る。また、ＴＡＢ実装用電極をゲート電極１３およびソ
ース・ドレイン電極１９と同じ金属膜で構成することに
より、従来のＩＴＯ膜に比べて実装抵抗が低くなり、電
極パターンを縮小化できる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタアレ
イにより構成される液晶表示装置およびその製造方法に
関するものである。
イにより構成される液晶表示装置およびその製造方法に
関するものである。
【０００２】
【従来の技術】図３は従来の薄膜トランジスタ（以下、
ＴＦＴという。）アレイの製造方法を工程順に示してい
る。まず（ａ）に示すように、絶縁性透明基板としてガ
ラス基板３１上にアンダーコート膜としてＳｉＯ2 膜３
２を全面形成する。次に、ゲート電極３３となる第１の
金属膜としてアルミニウム膜またはその合金膜をパター
ン形成する。
ＴＦＴという。）アレイの製造方法を工程順に示してい
る。まず（ａ）に示すように、絶縁性透明基板としてガ
ラス基板３１上にアンダーコート膜としてＳｉＯ2 膜３
２を全面形成する。次に、ゲート電極３３となる第１の
金属膜としてアルミニウム膜またはその合金膜をパター
ン形成する。
【０００３】次に（ｂ）に示すように、ゲート絶縁膜３
４として例えばＡｌＯｘ、ＴａＯｘ、ＳｉＮｘ膜を形成
する。次に、チャネル保護膜３５としてＳｉＮｘ膜を形
成し、次いでシリコン半導体層３６を形成したのち、シ
リコン半導体層３６上にｎ＋：シリコン膜３７をパター
ン形成する。
４として例えばＡｌＯｘ、ＴａＯｘ、ＳｉＮｘ膜を形成
する。次に、チャネル保護膜３５としてＳｉＮｘ膜を形
成し、次いでシリコン半導体層３６を形成したのち、シ
リコン半導体層３６上にｎ＋：シリコン膜３７をパター
ン形成する。
【０００４】次に（ｃ）に示すように、ゲート電極３３
の引き出し部を得るためにコンタクトウィンドウ３８を
形成したのち、画素電極３９およびＴＡＢ実装用電極４
０としての透明導電膜であるＩＴＯ膜をパターン形成す
る。
の引き出し部を得るためにコンタクトウィンドウ３８を
形成したのち、画素電極３９およびＴＡＢ実装用電極４
０としての透明導電膜であるＩＴＯ膜をパターン形成す
る。
【０００５】次に（ｄ）に示すように、ソース・ドレイ
ン電極４１となる第２の金属膜をパターン形成すること
により、コンタクトウィンドウ３８を介してゲート電極
３３が引き出される。すなわち、ゲート電極３３および
ソース・ドレイン電極４１は、下層のＩＴＯ膜４０に接
続変換され、ＴＡＢ実装用電極４０として外部に引き出
される。最後に絶縁保護膜４２をパターン形成し、薄膜
トランジスタアレイ基板が完成する。
ン電極４１となる第２の金属膜をパターン形成すること
により、コンタクトウィンドウ３８を介してゲート電極
３３が引き出される。すなわち、ゲート電極３３および
ソース・ドレイン電極４１は、下層のＩＴＯ膜４０に接
続変換され、ＴＡＢ実装用電極４０として外部に引き出
される。最後に絶縁保護膜４２をパターン形成し、薄膜
トランジスタアレイ基板が完成する。
【０００６】なお、上記従来例では、画素電極３９の形
成をソース・ドレイン電極４１形成前に設ける構成とな
っているが、ゲート電極３３形成前やソース・ドレイン
電極４１形成後に設ける構成もある。しかしながら、こ
のようなＴＦＴアレイにおいても、ゲート電極３３の外
部引き出しは、コンタクトウインドウ３８を通じてソー
ス・ドレイン電極４１用金属膜に接続されたり、さらに
はＴＡＢ実装用電極４０に接続変換されている。
成をソース・ドレイン電極４１形成前に設ける構成とな
っているが、ゲート電極３３形成前やソース・ドレイン
電極４１形成後に設ける構成もある。しかしながら、こ
のようなＴＦＴアレイにおいても、ゲート電極３３の外
部引き出しは、コンタクトウインドウ３８を通じてソー
ス・ドレイン電極４１用金属膜に接続されたり、さらに
はＴＡＢ実装用電極４０に接続変換されている。
【０００７】
【発明が解決しようとする課題】上記したように、従来
の液晶表示装置における引き出し電極は、ゲート電極の
外部引き出し部が他の金属膜、すなわちソース電極用金
属膜を介し、さらにはゲート電極・ソース電極ともにＴ
ＡＢ実装用電極膜に変換されて間接的に外部へ引き出さ
れている。したがって、ゲート電極引出し用としてのコ
ンタクトウィンドウ形成工程が必要となり、そのため、
コンタクトウィンドウを形成する際にレジストにピンホ
−ルがあると層間短絡不良の発生確率が高くなる。ま
た、ＴＡＢ実装用電極としてＩＴＯ膜を用いているが、
ＩＴＯ膜の実装抵抗は数１００Ω／□と高いことからパ
ターンサイズが大きく、信頼性に関しても大きな課題を
有していた。
の液晶表示装置における引き出し電極は、ゲート電極の
外部引き出し部が他の金属膜、すなわちソース電極用金
属膜を介し、さらにはゲート電極・ソース電極ともにＴ
ＡＢ実装用電極膜に変換されて間接的に外部へ引き出さ
れている。したがって、ゲート電極引出し用としてのコ
ンタクトウィンドウ形成工程が必要となり、そのため、
コンタクトウィンドウを形成する際にレジストにピンホ
−ルがあると層間短絡不良の発生確率が高くなる。ま
た、ＴＡＢ実装用電極としてＩＴＯ膜を用いているが、
ＩＴＯ膜の実装抵抗は数１００Ω／□と高いことからパ
ターンサイズが大きく、信頼性に関しても大きな課題を
有していた。
【０００８】本発明は、上記従来技術の課題を解決する
ものであり、コンタクトウィンドウ形成工程を不要と
し、工程削減を図ることのできる液晶表示装置およびそ
の製造方法を提供することを目的とする。
ものであり、コンタクトウィンドウ形成工程を不要と
し、工程削減を図ることのできる液晶表示装置およびそ
の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の液晶表示装置およびその製造方法は、ゲー
ト電極となる金属膜とソース・ドレイン電極となる金属
膜を同一金属材料で形成し、ゲート電極とソース電極と
もに直接外部に引き出すことによりＴＡＢ実装用電極を
形成するようにしたものである。
め、本発明の液晶表示装置およびその製造方法は、ゲー
ト電極となる金属膜とソース・ドレイン電極となる金属
膜を同一金属材料で形成し、ゲート電極とソース電極と
もに直接外部に引き出すことによりＴＡＢ実装用電極を
形成するようにしたものである。
【００１０】
【作用】本発明は、上記構成により、ゲート電極および
ソース電極の外部引き出し部を他の金属膜を介して変換
せずに直接外部へ引き出すことにより、コンタクトウィ
ンドウ形成工程を不要とし、工程削減を図ることができ
る。また、ＴＡＢ実装用電極材料がゲート電極およびソ
ース・ドレイン電極用金属膜と同一の材料、特にアルミ
ニウム膜またはその合金膜で形成されることから、実装
抵抗が低くなり、ＴＡＢ実装用電極パターンの縮小化が
できる。
ソース電極の外部引き出し部を他の金属膜を介して変換
せずに直接外部へ引き出すことにより、コンタクトウィ
ンドウ形成工程を不要とし、工程削減を図ることができ
る。また、ＴＡＢ実装用電極材料がゲート電極およびソ
ース・ドレイン電極用金属膜と同一の材料、特にアルミ
ニウム膜またはその合金膜で形成されることから、実装
抵抗が低くなり、ＴＡＢ実装用電極パターンの縮小化が
できる。
【００１１】
【実施例】以下、本発明の第１の実施例について図１を
用いて説明する。まず（ａ）に示すように、第１の工程
として、絶縁性透明基板としてガラス基板１１上にアン
ダーコート膜としてＳｉＯ2 膜１２を全面形成する。次
に、この基板１１上に第２の工程として、ゲート電極１
３となる第１の金属膜としてアルミニウム膜またはその
合金膜をパターン形成する。この時ゲート側のＴＡＢ実
装用電極１３ａは、ゲート配線の延長端部として引き出
され、ゲート電極１３と同じ金属材料で形成される。
用いて説明する。まず（ａ）に示すように、第１の工程
として、絶縁性透明基板としてガラス基板１１上にアン
ダーコート膜としてＳｉＯ2 膜１２を全面形成する。次
に、この基板１１上に第２の工程として、ゲート電極１
３となる第１の金属膜としてアルミニウム膜またはその
合金膜をパターン形成する。この時ゲート側のＴＡＢ実
装用電極１３ａは、ゲート配線の延長端部として引き出
され、ゲート電極１３と同じ金属材料で形成される。
【００１２】次に（ｂ）に示すように、第３の工程とし
て、従来例と同様にＡｌＯｘ、ＴａＯｘまたはＳｉＮｘ
のゲート絶縁膜１４、ＳｉＮｘのチャネル保護膜（層間
絶縁膜）１５、シリコン半導体層１６を成膜する。第４
の工程として、ゲ−ト電極１３上のチャネル保護膜１５
をパターニングする。次に第５の工程として、ｎ＋：シ
リコン膜１７を形成し、将来ＴＦＴが形成されるように
そのｎ＋：シリコン膜１７およびシリコン半導体層１６
をパターニングする。
て、従来例と同様にＡｌＯｘ、ＴａＯｘまたはＳｉＮｘ
のゲート絶縁膜１４、ＳｉＮｘのチャネル保護膜（層間
絶縁膜）１５、シリコン半導体層１６を成膜する。第４
の工程として、ゲ−ト電極１３上のチャネル保護膜１５
をパターニングする。次に第５の工程として、ｎ＋：シ
リコン膜１７を形成し、将来ＴＦＴが形成されるように
そのｎ＋：シリコン膜１７およびシリコン半導体層１６
をパターニングする。
【００１３】次に（ｃ）に示すように、第６の工程とし
て、画素電極１８として透明導電膜ＩＴＯを成膜し、パ
タ−ン形成する。
て、画素電極１８として透明導電膜ＩＴＯを成膜し、パ
タ−ン形成する。
【００１４】次に（ｄ）に示すように、第７の工程とし
てソース・ドレイン電極１９となる第２の金属膜をパタ
ーン形成する。この時、図２（ａ）に示すように、ソー
ス側のＴＡＢ実装用電極１９ａもまた、このソース配線
の延長端部に引き出され、ソース・ドレイン電極１９と
同じ金属材料で形成される。
てソース・ドレイン電極１９となる第２の金属膜をパタ
ーン形成する。この時、図２（ａ）に示すように、ソー
ス側のＴＡＢ実装用電極１９ａもまた、このソース配線
の延長端部に引き出され、ソース・ドレイン電極１９と
同じ金属材料で形成される。
【００１５】そして第８の工程として、絶縁保護膜２０
としてＳｉＮｘ膜を形成することにより、上記ゲート側
のＴＡＢ実装用電極１３ａ上には、層間絶縁膜１５およ
び絶縁保護膜２０としてのＳｉＮｘ膜が載置され、ソー
ス側のＴＡＢ実装用電極１９ａ上には、絶縁保護膜２０
としてのＳｉＮｘ膜が載置される。
としてＳｉＮｘ膜を形成することにより、上記ゲート側
のＴＡＢ実装用電極１３ａ上には、層間絶縁膜１５およ
び絶縁保護膜２０としてのＳｉＮｘ膜が載置され、ソー
ス側のＴＡＢ実装用電極１９ａ上には、絶縁保護膜２０
としてのＳｉＮｘ膜が載置される。
【００１６】最後に第９の工程として、絶縁保護膜２０
をパターン形成する。この時、上記層間絶縁膜１５およ
び絶縁保護膜２０としてのＳｉＮｘ膜が、例えばＳＦ6
ガスによるドライエッチングにより除去されて個々の電
極が露出し、ＴＦＴアレイ基板が完成する。
をパターン形成する。この時、上記層間絶縁膜１５およ
び絶縁保護膜２０としてのＳｉＮｘ膜が、例えばＳＦ6
ガスによるドライエッチングにより除去されて個々の電
極が露出し、ＴＦＴアレイ基板が完成する。
【００１７】次に、本発明の第２の実施例について説明
する。本実施例におけるＴＦＴアレイ基板は、上記第１
の実施例と同様の構成を有するが、ゲート電極１３およ
びソース・ドレイン電極１９が同一金属膜として例えば
アルミニウム膜またはその合金膜で形成される。したが
って、ゲート側およびソース側のＴＡＢ実装用電極１３
ａ，１９ａがともにアルミニウム膜またはその合金膜で
形成されることになる。
する。本実施例におけるＴＦＴアレイ基板は、上記第１
の実施例と同様の構成を有するが、ゲート電極１３およ
びソース・ドレイン電極１９が同一金属膜として例えば
アルミニウム膜またはその合金膜で形成される。したが
って、ゲート側およびソース側のＴＡＢ実装用電極１３
ａ，１９ａがともにアルミニウム膜またはその合金膜で
形成されることになる。
【００１８】なお、前記最終工程におけるドライエッチ
ングにおいて、ソース・ドレイン電極１９が例えば単層
膜の場合には、絶縁保護膜２０としてのＳｉＮｘ膜のみ
をエッチングすることにより、図２（ａ）に示す構成が
得られる。しかし、ソース・ドレイン電極１９が、例え
ばＴｉ／Ａｌ膜またはＴｉ／Ａｌ合金膜の積層構造でな
る場合には、図２（ｂ）に示すように、引き出し電極１
９ａのうち上層のＴｉ膜は絶縁保護膜２０のエッチング
ガスであるＳＦ6 により同時にドライエッチッッグ除去
できことから、下層のアルミニウム膜またはその合金膜
のみをソース側ＴＡＢ実装電極１９ａとして露出させる
ことができる。したがって、ソース・ドレイン電極１９
は、ＴＦＴアレイの中では、Ｔｉ／Ａｌまたはその合金
膜の積層構造を有しているが、ソース側ＴＡＢ実装電極
１９ａはゲート電極１３と同じアルミニウム膜またはそ
の合金膜で構成されることになる。
ングにおいて、ソース・ドレイン電極１９が例えば単層
膜の場合には、絶縁保護膜２０としてのＳｉＮｘ膜のみ
をエッチングすることにより、図２（ａ）に示す構成が
得られる。しかし、ソース・ドレイン電極１９が、例え
ばＴｉ／Ａｌ膜またはＴｉ／Ａｌ合金膜の積層構造でな
る場合には、図２（ｂ）に示すように、引き出し電極１
９ａのうち上層のＴｉ膜は絶縁保護膜２０のエッチング
ガスであるＳＦ6 により同時にドライエッチッッグ除去
できことから、下層のアルミニウム膜またはその合金膜
のみをソース側ＴＡＢ実装電極１９ａとして露出させる
ことができる。したがって、ソース・ドレイン電極１９
は、ＴＦＴアレイの中では、Ｔｉ／Ａｌまたはその合金
膜の積層構造を有しているが、ソース側ＴＡＢ実装電極
１９ａはゲート電極１３と同じアルミニウム膜またはそ
の合金膜で構成されることになる。
【００１９】
【発明の効果】以上のように、本発明の液晶表示装置お
よびその製造方法によれば、ゲート電極およびソース電
極の外部引き出し部を他の金属膜を介して変換せずに直
接外部へ引き出すので、コンタクトウィンドウ形成工程
を不要とし、工程削減を図ることができる。また、ＴＡ
Ｂ実装用電極をゲート電極およびソース・ドレイン電極
用金属膜と同じ材料で形成することにより、例えばアル
ミニウム膜またはその合金膜で形成することにより、従
来のＩＴＯ膜と比べて実装抵抗が低くなり、ＴＡＢ実装
用電極パターンを縮小化することができる。
よびその製造方法によれば、ゲート電極およびソース電
極の外部引き出し部を他の金属膜を介して変換せずに直
接外部へ引き出すので、コンタクトウィンドウ形成工程
を不要とし、工程削減を図ることができる。また、ＴＡ
Ｂ実装用電極をゲート電極およびソース・ドレイン電極
用金属膜と同じ材料で形成することにより、例えばアル
ミニウム膜またはその合金膜で形成することにより、従
来のＩＴＯ膜と比べて実装抵抗が低くなり、ＴＡＢ実装
用電極パターンを縮小化することができる。
【図１】本発明の第１の実施例におけるアレイ基板上の
ゲート側ＴＡＢ実装部の形成工程を示す断面構成概念図
である。
ゲート側ＴＡＢ実装部の形成工程を示す断面構成概念図
である。
【図２】本発明の第２の実施例におけるアレイ基板上の
ソース側ＴＡＢ実装部の形成工程を示す断面構成概念図
である。
ソース側ＴＡＢ実装部の形成工程を示す断面構成概念図
である。
【図３】従来例におけるアレイ基板上のゲート側ＴＡＢ
実装部の形成工程を示す断面構成概念図である。
実装部の形成工程を示す断面構成概念図である。
１１ ガラス基板 １２ ＳｉＯ2 膜 １３ ゲート電極 １３ａ ゲート側ＴＡＢ実装用電極 １４ ゲート絶縁膜 １５ チャネル保護膜（層間絶縁膜） １６ シリコン半導体層 １７ ｎ＋：シリコン膜 １８ 画素電極 １９ ソース・ドレイン電極 １９ａ ソース側ＴＡＢ実装用電極 ２０ 絶縁保護膜
フロントページの続き (72)発明者 西 井 利 浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】 薄膜トランジスタアレイの各ゲート電極
およびソース電極の信号入力用外部引出し電極が、他の
金属膜を介して変換されずに直接外部へ引き出されてい
ることを特徴とする液晶表示装置。 - 【請求項２】 ゲート電極となる第１の金属膜がアルミ
ニウムまたはその合金で形成され、ソース・ドレイン電
極となる第２の金属膜も第１の金属膜と同じ材料で形成
されていることを特徴とする請求項１記載の液晶表示装
置。 - 【請求項３】 薄膜トランジスタアレイの各ソース電極
の電極構成が積層構造を有し、前記ソース電極の外部引
出し部がゲート電極と同一の金属となるように、積層構
造の上部金属が除去されて外部引き出しのためのコンタ
クト部が形成されていることを特徴とする請求項１記載
の液晶表示装置。 - 【請求項４】 絶縁性基板上にＳｉＯ2 またはＴａＯｘ
のアンダーコート材料を形成する工程と、前記基板上に
ゲート電極およびゲート電極外部引き出し部となる第１
の金属膜を形成する工程と、ゲート絶縁膜、チャネル保
護膜およびシリコン半導体層を形成する工程と、前記ゲ
−ト電極上のチャネル保護膜をパターニングする工程
と、前記基板上にｎ＋: シリコン膜を形成またはリン元
素の不純物を打ち込む工程と、前記基板上にソース・ド
レイン電極およびソース電極の外部引き出し部となる第
２の金属膜を形成する工程と、前記基板上に絶縁保護膜
を形成し、前記ゲ−トおよびソース電極の外部引き出し
部が他の金属膜を介して変換されずに直接外部へ引き出
されるように、ゲート電極およびソース・ドレイン電極
上の絶縁体層にＴＡＢ取り出し用のコンタクトウィンド
ウを形成する工程を少なくとも含み、画素電極としての
透明導電膜を有する薄膜トランジスタアレイを特徴とす
る液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33470092A JP3195837B2 (ja) | 1992-12-15 | 1992-12-15 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33470092A JP3195837B2 (ja) | 1992-12-15 | 1992-12-15 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06235933A true JPH06235933A (ja) | 1994-08-23 |
| JP3195837B2 JP3195837B2 (ja) | 2001-08-06 |
Family
ID=18280241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33470092A Expired - Fee Related JP3195837B2 (ja) | 1992-12-15 | 1992-12-15 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3195837B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372560B1 (en) * | 1999-04-01 | 2002-04-16 | Hannstar Display Corp. | Simplified process for forming thin film transistor matrix for liquid crystal display |
| WO2007063991A1 (ja) * | 2005-12-02 | 2007-06-07 | Kabushiki Kaisha Kobe Seiko Sho | 薄膜トランジスタ基板および表示デバイス |
| JP2008124483A (ja) * | 2007-12-03 | 2008-05-29 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
| JP2009105424A (ja) * | 2008-12-12 | 2009-05-14 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
| US8053083B2 (en) | 2007-06-26 | 2011-11-08 | Kobe Steel, Ltd. | Layered structure and its manufacturing method |
-
1992
- 1992-12-15 JP JP33470092A patent/JP3195837B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372560B1 (en) * | 1999-04-01 | 2002-04-16 | Hannstar Display Corp. | Simplified process for forming thin film transistor matrix for liquid crystal display |
| WO2007063991A1 (ja) * | 2005-12-02 | 2007-06-07 | Kabushiki Kaisha Kobe Seiko Sho | 薄膜トランジスタ基板および表示デバイス |
| US7952123B2 (en) | 2005-12-02 | 2011-05-31 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
| US8053083B2 (en) | 2007-06-26 | 2011-11-08 | Kobe Steel, Ltd. | Layered structure and its manufacturing method |
| JP2008124483A (ja) * | 2007-12-03 | 2008-05-29 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
| JP2009105424A (ja) * | 2008-12-12 | 2009-05-14 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3195837B2 (ja) | 2001-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004732B1 (ko) | 박막 트랜지스터 배열기판의 제조방법 | |
| US5867233A (en) | Active matrix liquid crystal display substrate with island structure covering break in signal bus line and method of producing same | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| KR19990023185A (ko) | 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조 | |
| JPH0219840A (ja) | アクティブマトリクスパネル及びその製造方法 | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH0553147A (ja) | 液晶表示装置およびその製造方法 | |
| TW415109B (en) | Structure and fabrication of thin-film transistor (TFT) array | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06235933A (ja) | 液晶表示装置およびその製造方法 | |
| JP2886066B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JPS628570A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0568708B2 (ja) | ||
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH0534717A (ja) | 液晶表示装置およびその製造方法 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH06130405A (ja) | 液晶表示装置の製造方法 | |
| JPH07254714A (ja) | 液晶表示装置 | |
| JPH0945774A (ja) | 薄膜半導体装置 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JP2919369B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPS62219662A (ja) | アモルフアスシリコン薄膜トランジスタマトリクスアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |