JPH06232382A - イメージング装置 - Google Patents

イメージング装置

Info

Publication number
JPH06232382A
JPH06232382A JP5324781A JP32478193A JPH06232382A JP H06232382 A JPH06232382 A JP H06232382A JP 5324781 A JP5324781 A JP 5324781A JP 32478193 A JP32478193 A JP 32478193A JP H06232382 A JPH06232382 A JP H06232382A
Authority
JP
Japan
Prior art keywords
conductor
imaging
switching
signal conductor
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5324781A
Other languages
English (en)
Inventor
Berkel Cornelis Van
ファン ベルケル コルネリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH06232382A publication Critical patent/JPH06232382A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 イメージング装置の静電放電破壊を良好に防
止することにある。 【構成】 イメージング装置１ａは各々スイッチング素
子４を有するイメージング素子のアレー２と、イメージ
ング素子及びスイッチング素子にそれぞれ接続された列
及び行導体５，６と、基準導体７と、光電性保護手段８
とを具える。光電性保護手段８は基準導体と行及び列導
体との間に接続され、照明時に行及び列導体から基準導
体への低抵抗通路を与える。光電性保護手段８は装置の
常規動作中逆バイアスされる少なくとも一つの整流素子
８ａから成り、且つ装置の常規動作中入射光から遮へい
されるようにしてある。

Description

【発明の詳細な説明】 【産業上の利用分野】
【０００１】本発明は、イメージング装置、例えば絶縁
基板上に薄膜技術を用いて形成された大面積イメージセ
ンサ又は液晶表示装置（ＬＣＤ）のような表示装置、に
関するものであり、特に静電放電損傷（破壊）に対する
保護手段が組み込まれたこの種の装置に関するものであ
る。
【０００２】
【従来の技術】特開平２−６１６１８号公報には、各々
スイッチング素子を有するイメージング素子のアレー
と、これらイメージング素子に接続されたデータ信号導
体及びそれらのスイッチング素子に接続されたスイッチ
ング信号導体とを具え、関連するスイッチング信号導体
及びデータ信号導体を選択することにより各イメージン
グ素子を個別にアクセスすることができるように構成さ
れ、更に基準導体手段と、該基準導体手段とデータ信号
導体及びスイッチング信号導体との間に接続された光電
性保護手段とを具え、該光電性保護手段が照明されたと
きこの手段がデータ信号導体及びスイッチング信号導体
から基準導体へ低抵抗通路を与えるように構成されたイ
メージング装置が開示されている。
【０００３】この公開公報に開示された装置はアクティ
ブマトリクスアドレスＬＣＤ装置であり、この装置では
イメージング素子、この場合には表示素子、のアドレッ
シングを制御するスイッチング素子は薄膜絶縁ゲート電
界効果トランジスタ（ＴＦＴ）である。データ信号導体
及びスイッチング信号導体は、被照明時に減少する抵抗
値を有する半導体膜により基準導体手段（数個の基準導
体から成る）に接続している。従って、装置の製造中
に、装置の通常発生する照明がデータ信号導体及びスイ
ッチング信号導体を基準導体に短絡させて例えば装置の
取扱い時に起こり得る静電破壊を防止することができ
る。装置の電気的検査中は半導体膜は照明されず、従っ
てデータ信号導体及びスイッチング信号導体は短絡され
ず、それらの電気的特性を検査することができる。電気
的検査後に、データ信号導体及びスイッチング信号導体
と基準導体との間の接続を、基準導体を選択的にエッチ
除去して切り離す。
【０００４】特開昭６２−１９８８２６号及び特開平１
−３０３４１６号の英文要約書にも、スイッチングＴＦ
Ｔと一緒に形成した光電性抵抗を用いてデータ信号導体
及びスイッチング信号導体を基準導体手段に接続するこ
とが記載されている。
【０００５】
【発明が解決しようとする課題】光電性保護抵抗の使用
によりある程度の静電放電（ＥＳＤ）の保護が可能であ
るが、これら抵抗は照明される時の抵抗値がデータ信号
導体及びスイッチング信号導体を基準導体手段に満足に
短絡するには高すぎ、また照明されない時の抵抗値が低
すぎ、特開平２−６１６１８号に記載されているよう
に、検査され且つ完成した装置においては不所望な電気
通路が生じないように基準導体の一部分を選択的にエッ
チ除去する必要がある。更に、光電性抵抗は一般にイメ
ージング素子と異なる組成の材料を必要とするため、一
般にこれら抵抗の製造に追加のマスキング工程及び堆積
工程が必要とされる。
【０００６】本発明の目的は上述した問題を少なくとも
緩和した静電放電保護手段を有するイメージング装置を
提供することにある。
【０００７】本発明は、各々スイッチング素子を有する
イメージング素子のアレーと、これらイメージング素子
に接続されたデータ信号導体及びそれらのスイッチング
素子に接続されたスイッチング信号導体とを具え、関連
するスイッチング信号導体及びデータ信号導体を選択す
ることにより各イメージング素子を個別にアクセスする
ことができるように構成され、更に基準導体手段と、該
基準導体手段とデータ信号導体及びスイッチング信号導
体との間に接続された光電性保護手段とを具え、該光電
性保護手段が照明されたときこの手段がデータ信号導体
及びスイッチング信号導体から基準導体へ低抵抗通路を
与えるように構成されたイメージング装置において、前
記光電性保護手段は、各データ信号導体及びスイッチン
グ信号導体ごとに、イメージング装置の常規動作中逆方
向にバイアスされる少なくとも１つの整流素子を具え、
且つ前記光電性保護手段はイメージング装置の常規動作
中アレーに入射する光から遮へいされるように構成され
ていることを特徴とする。
【０００８】このように本発明イメージング装置では、
整流素子を使用することにより、データ信号導体及びス
イッチング信号導体と基準導体手段との間の接続の抵抗
値が照明状態下において光電性抵抗を使用する場合より
著しく低くなると共に、保護手段が照明されない状態下
において光電性抵抗を使用する場合より著しく高くな
る。更に、光電性保護手段がイメージング装置の常規動
作中アレーに入射する光から遮へいされるので、光電性
整流素子は装置の常規動作中アレーを基準導体から自動
的に絶縁分離する。
【０００９】本発明の他の特徴は、各々スイッチング素
子を有するイメージング素子のアレーと、これらイメー
ジング素子に接続されたデータ信号導体及びそれらのス
イッチング素子に接続されたスイッチング信号導体であ
って、関連するスイッチング信号導体及びデータ信号導
体を選択することにより各イメージング素子を個別にア
クセス可能にする導体群と、基準導体手段と、各データ
信号導体及び各スイッチング信号導体ごとに装置の常規
動作中逆バイアスされる少なくとも１つの整流素子を具
える光電性保護手段であってこれが照明されたときデー
タ信号及びスイッチング信号導体から基準導体手段に到
る低抵抗通路を与える手段とを支持した第１基板と、ア
レーの動作を制御する制御回路を支持した第２基板と、
第２基板を第１基板に装着し、このとき光電性保護手段
がアレーに入射する光から遮へいされるように組立てる
手段とを具えたイメージング装置を形成する部品のキッ
トを提供することにある。
【００１０】本発明はイメージング装置の製造方法も提
供するものであり、本発明イメージング装置の製造方法
は、第１基板上に各々スイッチング素子を有するイメー
ジング素子のアレーと、これらイメージング素子に接続
されたデータ信号導体及びそれらのスイッチング素子に
接続されたスイッチング信号導体であって、関連するス
イッチング信号導体及びデータ信号導体を選択すること
により各イメージング素子を個別にアクセス可能にする
導体群と、基準導体手段と、各データ信号導体及び各ス
イッチング信号導体ごとに装置の常規動作中逆バイアス
される少なくとも１つの整流素子を具える光電性保護手
段であってこれが照明されたときデータ信号及びスイッ
チング信号導体から基準導体手段に至る低抵抗通路を与
える手段とを設け、第２基板上にアレーの動作を制御す
る制御回路を設け、第２基板を第１基板に、光電性保護
手段がアレーに入射する光から遮へいされるように装着
してイメージング装置を組立てることを特徴とする。
【００１１】アレーの製造中及び取扱い中、光電性保護
手段が照明されて信号導体を基準導体手段に短絡させ
て、取扱い中に偶発的に生じ得る静電放電損傷を防止す
ることができると共に、組立て後は光電性保護手段がア
レーに入射する光から自動的に遮へいされるため、装置
の常規動作中アレーが基準導体から有効に絶縁される。
【００１２】光電性保護手段は、各データ信号導体及び
各スイッチング信号導体ごとに、バック・ツー・バック
接続された２つの整流素子の少なくとも１つの直列接続
を具え、一極性の電圧が光電性保護手段の両端間に供給
されると一方の整流素子が逆バイアスされ、反対極性の
電圧が光電性保護手段の両端間に供給されると他方の整
流素子が逆バイアスされるように構成することができ
る。このようにすると、保護手段が照明されないとき
に、保護手段の両端間に供給される電圧の極性と無関係
にデータ及びスイッチング信号導体を基準導体手段から
良好に電気的に絶縁することができる。
【００１３】各整流素子は一般に光電性ダイオードとす
るが、ダイオード接続ＴＦＴ又はＭＩＭのような他の可
能な整流素子を用いることもできる。イメージング素子
は一般に光電性素子で構成して装置をイメージセンサ装
置とする。光電性素子はフットダイオードとすることが
できる。これは、イメージング素子を形成するフォトダ
イオードは露光されるように設計され、従ってＥＳＤ問
題にあまり敏感でないため、ＥＳＤ保護の点から見ると
有利である。イメージング素子が光電性素子である場合
には、イメージング素子と整流素子を同一タイプのもの
とするのが有利であり、例えばイメージング素子及び整
流素子をともに光電性ダイオード、ＭＩＭ又はダイオー
ド接続ＴＦＴとするのが有利である。この場合には、イ
メージング素子及び整流素子を同一の技術を用いて全て
同時に形成することができるため、別々の堆積工程が不
要になる。
【００１４】イメージング素子が表示素子を構成するよ
うにすることもできる。この場合、装置は例えば液晶表
示装置のようなアクティブアドレス表示装置とすること
ができ、また例えば各表示素子が関連する光電性素子を
具えた表示兼イメージセンサ複合装置とすることもでき
る。
【００１５】スイッチング素子はダイオードとすること
ができるが、他の任意の適当なスイッチング素子、例え
ばＴＦＴ又は薄膜ダイオード（ＭＩＭ）を用いることも
できる。スイッチング素子、イメージング素子及び保護
整流素子を全てダイオードとして形成すると、これらの
全素子を同時に形成し得る利点が得られる。
【００１６】イメージング素子、スイッチング素子及び
整流素子は一般に絶縁基板上に設けられた薄膜により形
成されるが、これら素子はバルク半導体内のバルク半導
体素子として形成することもできる。
【００１７】一般に、アレーは行及び列に配置されたイ
メージング素子の２次元アレーとするが、リニアアレー
にすることもできる。通常、基準導体手段は共通基準導
体から成る。しかし、２個以上の基準導体を設けること
もできる。
【００１８】以下、図面を参照して本発明の実施例を詳
細に説明する。各図は概略図であって、正しい寸法比で
描いていない点に注意されたい。明瞭のために、例えば
層の厚さのような所定の寸法を相対的に大きく拡大して
示してある。また、対応する部分には同一の符号を付し
てある。
【００１９】図１〜４につき説明すると、これら図に
は、各々スイッチング素子４を有するイメージング素子
３のアレー２と、これらイメージング素子３に接続され
たデータ信号導体５及びそれらのスイッチング素子４に
接続されたスイッチング信号導体６とを具え、関連する
スイッチング信号導体及びデータ信号導体を選択するこ
とにより各イメージング素子３を個別にアクセスするこ
とができるよう構成され、更に基準導体手段７と、該基
準導体手段７とデータ信号導体５及びスイッチング信号
導体６との間に接続された光電性保護手段８とを具え、
該光電性保護手段８が照明されたときこの手段がデータ
信号導体５及びスイッチング信号導体６から基準導体７
への低抵抗通路を与えるように構成されたイメージング
装置１ａ、１ｂが示されている。
【００２０】本発明では、光電性保護手段８は、各デー
タ信号導体及び各スイッチング信号導体ごとに、イメー
ジング装置１ａ，１ｂの常規動作状態時に逆バイアスさ
れる少なくとも一つの整流素子８ａを具えるものとし、
且つこの光電性保護手段８がイメージング装置の常規動
作状態時に入射光から遮へいされるようにする。
【００２１】本発明イメージング装置では整流素子８ａ
の使用により、データ信号及びスイッチング信号導体５
及び６と基準導体手段７との間の接続の抵抗値が、照明
状態下において、光電性抵抗を使用する場合よりも著し
く低くなると共に、照明された状態において、光電性抵
抗を使用する場合よりも著しく高くなる。
【００２２】もっと詳しく説明すると、図１は本発明イ
メージング装置１ａの一実施例の回路配置を示すもので
ある。図１に示す実施例では、イメージング装置１ａ
は、イメージング素子３が２次元アレー２に配置された
光電性素子であるイメージセンサである。光電性素子３
はフォトダイオードとして示してあり、一般にｐ−ｉ−
ｎフォトダイオードを使用するが、（バイポーラ又は電
界効果）フォトトランジスタ又は光電性抵抗のような他
の光電性素子用いることもできる。同様に、図１に示す
実施例では、スイッチング素子４をダイオード、一般に
ｐ−ｉ−ｎダイオードで形成するか、薄膜ダイオード
（ＭＩＭ）のような他の２端子スイッチング素子を用い
ることもできる。本例では、図２及び３につき後に詳述
するように、フォトダイオード３及びスイッチング素子
４を薄膜技術を用いて基板１３上に形成する。
【００２３】既知のように、動作状態において電荷がフ
ォトダイオード３の固有容量により蓄積される。イメー
ジセンサ１ａのダイナミックレンジを改善するために追
加のキャパシタＣ（図１に仮想線で示してある）を各フ
ォトダイオード３の両端間に接続することもできる。
【００２４】図１に示す実施例では、データ信号導体５
及びスイッチング信号導体６がｍ列及びｎ行の規則正し
いマトリクスを構成し、データ信号導体５及びスイッチ
ング信号導体６がそれぞれ列及び行導体を構成する。一
般に、アレー２は２０００×２０００画素のイメージ部
１０から成るものとすることができ、各イメージ部１０
は自分の光電性素子３及びスイッチング素子４を有し、
特定の一対のデータ信号及びスイッチング信号導体５及
び６によりアドレス又はアクセスされる。図を簡単とす
るために、４つの画素のみを図１に示した。イメージセ
ンサ１ａの活性区域、即ち光電性素子３及びスイッチン
グ素子４のアレーを含む区域を肉太実線９で囲んで示
す。
【００２５】図１の実施例では、各フォトダイオード３
は関連するスイッチングダイオード４とバック・ツー・
バック接続してそれらのカソードを相互接続すると共
に、各スイッチングダイオード４のアノードを関連する
スイッチング信号導体６に、フォトダイオード３のアノ
ードを関連するデータ信号導体５に接続する。
【００２６】イメージセンサ１ａの動作状態において
は、フォトダイオード３に入射する光が光電荷を発生
し、これがフォトダイオード自体の容量Ｃｐ及びスイッ
チングダイオード４の容量Ｃｄ（これら容量は実効的に
並列）蓄積される。フォトダイオードは電荷を発生し蓄
積するために２つの条件を満足する必要がある。第１に
フォトダイオードは逆バイアスされる必要がある（さも
なければ、光により発生された電荷が順方向電流により
減少してしまう）。第２に行電位をスイッチングダイオ
ードも逆バイアスされるようにする必要がある。光電荷
の読取りは行導電体６に正電位を供給することにより達
成される。このときスイッチングダイオード４が順方向
バイアスされ、電流が画素１０を経て行導体６から列導
体５へ流れ、容量Ｃｐがその出発点に再充電される（同
時にフォトダイオード３が逆バイアスされる）。ダイオ
ード３及び４のカソードが相互接続されているため、電
圧極性の適切な逆転によりこれらダイオードを互いに逆
方向にバイアスすることができる。
【００２７】行導体６を列引出し線６ａを経て行ドライ
バ又はデコーダ／アドレス回路１１に接続するととも
に、列導体５を列引出し線５ａを経て読出回路又はデコ
ーダ／アドレス回路１２に接続する。回路１２は適切な
電荷感知増幅器を含んでいる。ＥＰ−Ａ−４４０２８２
号に記載されたタイプの読出回路を用いることもでき
る。一般に、ドライブ回路１１及び１２はアモルファス
シリコン薄膜トランジスタと異なる製造技術、例えばバ
ルク単結晶シリコン技術を用いる必要があるので、回路
１１及び１２は別のプリント回路板上に設け、これら回
路への接続を引出し線５ａ及び６ａにより行う。
【００２８】図３につき後にもっと詳細に説明するが、
回路１１及び１２が別の基板上に設けられることを図１
に、アレー２を支持する基板１３の周縁を示す破線境界
線１３ａにより図式的に示してある。図１に示すよう
に、行及び列引出し線６ａ及び５ａをアレー２の活性区
域２ａを越えて基板１３上を周縁部２ｂまで延在させ、
ここで光電性保護手段８を経て基準導体手段７に接続す
る。
【００２９】本例では、光電性保護手段８はフォトダイ
オードのような複数の整流素子８ａを具え、これらダイ
オードは一般にフォトダイオード３と同一導電型で同一
の構造のものとするが、十分な電流搬送容量を与えるた
めに４倍程度の面積にする。フォトダイオード８ａは、
各行及び各列の引出し線５ａ及び６ａが基準導体７にそ
れぞれ一対のバック・ツー・バック接続フォトダイオー
ド８ａを経て接続されるように配置する。図１に示す実
施例では、各対のフォトダイオード８ａはそれらのアノ
ードを相互接続しているが、この配置は逆にすることも
できる。
【００３０】図２及び３は図１に示す配置を有するイメ
ージセンサの一実施例のイメージ領域又は画素１０の一
部分及び周縁部２ｂの一部分を示す断面図である。図２
の断面図は、行導体６及び画素部のスイッチングダイオ
ード４及びフォトダイオード３を通り次いで関連する列
導体を通る線に沿った断面を示し、図３の断面図は引出
し線５ａ及び関連する保護フォトダイオード８ａを通る
線に沿った断面を示す。
【００３１】絶縁基板１３は一般に適当なガラスから成
るが、任意の適当なプラスチック材料又は他の適当な絶
縁材料からなるものとすることができる。基板１３を通
る照明が必要な場合には、基板１３を光電性素子３によ
り検出される波長、一般に可視光、に対し透明にする必
要があること勿論である。
【００３２】フォトダイオード３及び８ａが感応する光
に不透明な第１金属化層、一般にクロムを絶縁基板上に
設け、この金属層を慣例のフォトリソグラフィ及びエッ
チング技術を用いてパターン化して各イメージ部又は画
素１０のスイッチングダイオード４及びフォトダイオー
ド３の共通カソード電極１４ａを形成すると共に、保護
フォオダイオード８ａの別々のカソード電極１４ｂ及び
１４ｃを形成する。次にｎ導電型半導体層、真性半導体
層及びｐ導電型半導体層を順に堆積してこれらダイオー
ド３，４，８ａを形成する。一般に、これら半導体層は
通常水素添加されたアモルファスシリコンから成るが、
他の適切な半導体材料を用いることもできる。次に透明
導電層、一般に酸化インジウムチタン層をｎ−ｉ−ｐ層
上に設ける。次に、得られた積層をパターン化してそれ
ぞれＩＴＯ層１５で覆われたｎ−ｉ−ｐダイオード構造
３，４及び８ａを形成する。図を簡単とするために、ｎ
−ｉ−ｐダイオード構造は線影を付けずに示してある。
次にフォトダイオード３及び８ａが感応する光に透明な
絶縁層１６を堆積し、これをパターン化して電気接点形
成用の窓を形成する。次にフォトダイオード３及び８ａ
が感応する光に不透明な別の金属化層を堆積し、これを
パターン化して行及び列導体５及び６を形成すると共
に、フォトダイオード３及びスイッチングダイオード４
の本例ではアノードへの接続線５０及び６０及び各対の
バック・ツー・バックフォトダイオード８ａの内側のダ
イオードのカソードへの接続線５ａ及び６ａ、並びに各
対の保護フォトダイオード８ａのアノードを相互接続す
る金属化部１７及び本例では単一の共通導体である基準
導体手段を形成する。たぶん必要ないかもしれないが、
フォトダイオード（及びダイオード８ａ）上を接点５０
（及び１７）を越えて延在する絶縁材料１６の部分を適
切なマスクを用いてエッチ除去して入射光信号が絶縁材
料１６により減少されないようにすることもできる。必
要なら、活性区域２ａを透明不活性化層、例えばポリイ
ミド層、により覆うことができるが、一般に周縁部２ａ
にはこのような層を被覆しない。
【００３３】図２に領域６０で示すように、前記不透明
金属化層はスイッチングダイオード４を入射光から遮へ
いする作用もなす。アレー２が完成したら、アレー２
を、アドレス及び読出回路１１及び１２を支持する一般
に不透明の基板に装着する。これを図３に図式的に示
し、図３にはアドレス及び読出回路１１及び１２を支持
する基板２０をアレー２に装着した状態が示されてい
る。図２に合わせて、図３は上側を下にして示してあ
る。一般に不透明の基板２０は中心開口２０ａを有し、
装置の組立時にこの開口内にアレー２が配置される。基
板２０は開口２０ａから外方へ放射状に延在する金属化
トラックを支持する。各金属化トラック（その一つのみ
を示してある）は一般に金層２２で被覆された銅層２１
から成り、関連するリード線５ａ又は６ａと回路１１又
は１２との間の接続を与える。
【００３４】金属化トラック２１，２２とアレー２の引
出し線５ａ及び６ａとの間の必要な接続を与えるために
は任意の適当な方法を使用することができる。図３に示
す実施例では、液晶表示装置の製造に一般に使用されて
いる方法を用いる。即ち、基板２０及びアレー２に垂直
な方向に導電性を示すが基板２０及びアレー２に平行な
方向には導電性を示さないように基板２０及びアレー２
間を延在するよう配置されるいわゆるヘアーマット２
４、即ちカーボン等の導電正繊維から成るマットを基板
２０とアレー２との間に、各引出し線５ａ又は６ａ及び
関連する導電トラック２１，２２間の所要の接続を与え
ると共に隣接引出し線５ａ，６ａを互いに絶縁するよう
設ける。クランプ２３を用いて基板２０をアレー２に固
定する。このクランプ２３も既知のものとすることがで
き、このクランプは一般にトラック２１，２２上を延在
すると共にトラック２１，２２及び回路１１，１２から
離れた基板２０の部分にねじ等で固定されるブリッジ部
材２３ａと、これらブリッジ部材に同様にねじ等で固定
されアレー２の絶縁基板１３を下から支持するクランプ
部材２３ｂとから成る。
【００３５】当業者であれば明らかなように、基板２０
の中心開口２０ａが光をアレー２に通すと共に基板２０
自体が保護手段８をアレーに入射する光から遮へいする
よう作用する。
【００３６】装置の製造及び組立処理はアレー２の取り
扱いを必要とし、従ってアレー２の容量性構成素子に静
電荷の蓄積を生じ、アレー２の構成素子の損傷を生ずる
惧れがある。しかし、アレー２の製造及び基板２０への
装着は明光中、即ち照明下で行なわれるため、光電性保
護ダイオード８ａが図１に示す例では共通電気通路を構
成する基準導体手段７への低抵抗通路を与え、行及び列
導体５及び６を短絡させるので、全ての画素１０が有効
に短絡され、如何なる電荷も除去される。一般に、基準
導体手段７はアース（大地）のような適当な基準電位点
に接続するが、単一共通基準導体７を用いる場合にはこ
れは必ずしも必要ない。
【００３７】アレー２を基板２０に装着すると、アレー
２の周縁部に位置する保護フォトダイオード８ａは基板
２０により外部光源から遮へいされる。この状態では、
バック・ツー・バック保護ダイオード８ａが行及び列導
体５及び６を基準導体手段７から絶縁するため、イメー
ジング装置１ａは正常に動作し得る。従って、静電放電
保護が、これを必要としなくなる時点、即ちイメージン
グ装置の組立終了時の直前まで与えられる。完成装置１
ａ内に保護ダイオード８ａが存在することにより生じ得
る容量性クロストークを最低にするためには、基準導体
手段をイメージング装置１ａの動作中大地（アース）電
位か他の適当な固定電位に維持するのが好ましい。
【００３８】ヘアーマット２４は一般に約１００μm の
太さを有し、保護ダイオード８ａを基板２０から分離絶
縁するスペーサとしても作用すること勿論である。
【００３９】不透明基板２０は保護ダイオード８ａを、
保護ダイオード８ａが存在する基板１３の部分に入射す
る光から遮へいする。透明基板１３を通過した光が基板
２０及び金属層２１，２２により保護ダイオード８ａへ
と反射される僅かな可能性があるが、これは、アレーの
周縁部２ｂと基板２０との間に追加の遮光手段を設ける
ことにより、例えばこのスペースに黒色のポリイミドの
ような不透明絶縁ペーストを充填することにより回避す
ることができる。
【００４０】更に、図１に示してないが、各行及び列導
体５及び６ごとに２対のバック・ツー・バックダイオー
ド８ａの直列接続を設け、一つのダイオードが故障し短
絡しても関連する行又は列導体がイメージセンサ１ａの
常規動作中基準導体手段７から絶縁されたままとなるよ
うにすることにより、光電性保護ダイオード手段８にあ
る程度の冗長性を組み込むことができる。
【００４１】更に、保護手段８の存在は、アレー２を基
板２０と組立てる前に、保護ダイオード８ａを選択的に
照明して選択した行及び列導体のみを短絡させることに
より行及び列導体及び画素の個別検査を可能にする。
【００４２】画素１０は図１に示すものと異なる形のも
のとすることができること勿論である。例えば、各光電
性素子３及び関連するスイッチング素子４はＥＰ−Ａ−
２３３１０４号に示されているような単一ダイオードで
形成することもできる。更に、光電性素子３、スイッチ
ング素子４及び保護素子８ａを全てｐ−ｉ−ｎダイオー
ドとして形成すると製造が簡単になる利点があるが、こ
れら素子は全て同一にする必要はない。例えばスイッチ
ング素子はＭＩＭ等の非線形抵抗素子のような他の２端
子素子又はバイポーラ又はユニポーラトランジスタのよ
うな３端子素子とすることができ、またＥＰ−Ａ−２３
７３６５号及びＵＳ−Ａ−４６０９８２号に示されてい
るタイプの回路配置又は他の任意の回路配置を用いるこ
ともできる。更に、光電性素子３はフォトトランジスタ
又はフォトＭＩＭ又は任意の適当な光電性素子とするこ
とができる。同様に、光電性素子８ａも任意の適当な光
電性整流素子、例えばショットキダイオード、ダイオー
ド接続ＴＦＴ又はＭＩＭで形成することができる。一般
に、製造を簡単且つ容易にするために、光電性整流素子
８ａ及び光電性イメージング素子３は同一タイプの素
子、例えばフットダイオード又はフォトＭＩＭにするの
が好ましい。
【００４３】イメージング装置は必ずしもイメージセン
サとする必要があるわけではなく、イメージング素子３
が表示素子、例えば液晶表示素子である表示装置とする
こともでき、また各画素が光電性素子と表示素子とを含
む表示装置とイメージセンサの複合装置とすることもで
きる。
【００４４】図５は本発明イメージング装置１ｂのアレ
ー２′の他の実施例の回路配置を示し、本例ではスイッ
チング素子をＴＦＴ４′として形成し、各ＴＦＴのゲー
ト又は制御電極を各別の行導体６に接続すると共に一方
の主電極（ドレイン）を関連する列導体５に接続する。
本例では活性区域２′ａ内の各イメージング素子３′を
キャパシタとして簡単に示してある。キャパシタ３′は
液晶セルとすることもでき、またフォトダイオード又は
２つのフォトダイオードの並列配置のような光電性素子
を表わすものとすることができる。アレー２′の周縁部
２′ｂは図１に示すものと同様であり、ドライブ又はデ
コーダ回路１１及び読出回路１２をイメージセンサ又は
場合によっては表示装置に適するように形成する。イメ
ージング装置１ｂが液晶表示装置である場合の構造の他
の詳細については種々の刊行物、例えばＥＰ−Ａ−２７
１９６０号を参照することができる。
【００４５】上述した各実施例では、光電性保護手段８
が各行及び列導体５及び６ごとに一対のバック・ツー・
バックダイオード８ａを具えている。しかし、イメージ
ング装置の常規動作中に一極性の電圧に対し有効な絶縁
を必要とするだけである場合には、各行及び列導体５及
び６ごとに単一の保護ダイオード８を設けることができ
る。また、基準導体手段は２個以上の基準導体を具える
ことができる。特に各引出し線と関連する整流素子８ａ
が一つのみである場合には、列導体５及び行導体６に対
し別々の基準導体を設け、各基準導体を別々に適切な値
インピーダンス基準電位点に接続することができる。単
一共通基準導体７の使用は、光電性保護手段８の照明時
にイメージング素子を短絡させることができる利点を有
する。しかし、別々の基準導体の使用は光電性性である
イメージング素子３に何の問題も生ぜず、これは組立中
イメージング素子が照明されるからであり、組立中にＥ
ＳＤ損傷を受けることはない。
【００４６】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形を加えることができ
る。例えば、上述した各構成要素と等価の構成要素や、
半導体分野で従来公知の構成要素を用いることができ、
さらに上述した実施例の構成要素の構成の一部を交換し
たり、構成要素を加えることもできる。特許請求の範囲
は構成要素の組み合わせとして記載されているが、本発
明で解決すべき技術的な問題の一部又は全部を解決す
る、しないにかかわらず、本明細書に開示された新規な
構成又は構成要素の組合せも本発明の範囲に含まれるも
のである。
【図面の簡単な説明】
【図１】本発明イメージング装置の一実施例の回路配置
図である。
【図２】図１に示す回路配置を有するイメージング装置
のイメージング素子の一例の部分断面図である。
【図３】図１に示す回路配置を有するイメージング装置
の周縁部の一例の部分断面図である。
【図４】本発明イメージング装置の他の実施例の回路配
置図である。 １ａ，１ｂ イメージング装置 ２，２′ アレー ２ａ，２ｂ 周縁部 ３，３′ イメージング素子 ４，４′ スイッチング素子 ５ データ信号導体（列導体） ６ スイッチング信号導体（行導体） ５ａ，６ａ 引出し線 ８ 光電性保護手段 ８ａ 整流素子 １０ イメージ部 １１，１２ ドライブ回路 １３ 絶縁基板 ２０ ドライブ回路基板 ２３ クランプ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 各々スイッチング素子を有するイメージ
    ング素子のアレーと、これらイメージング素子に接続さ
    れたデータ信号導体及びそれらのスイッチング素子に接
    続されたスイッチング信号導体とを具え、関連するスイ
    ッチング信号導体及びデータ信号導体を選択することに
    より各イメージング素子を個別にアクセスすることがで
    きるように構成され、更に基準導体手段と、該基準導体
    手段とデータ信号導体及びスイッチング信号導体との間
    に接続された光電性保護手段とを具え、該光電性保護手
    段が照明されたときこの手段がデータ信号導体及びスイ
    ッチング信号導体から基準導体へ低抵抗通路を与えるよ
    うに構成されたイメージング装置において、前記光電性
    保護手段は、各データ信号導体及びスイッチング信号導
    体ごとに、イメージング装置の常規動作中逆方向にバイ
    アスされる少なくとも１つの整流素子を具え、且つ前記
    光電性保護手段はイメージング装置の常規動作中アレー
    に入射する光から遮へいされるように構成されているこ
    とを特徴とするイメージング装置。
  2. 【請求項２】 前記光電性保護手段は、各データ信号導
    体及び各スイッチング信号導体ごとに、バック・ツー・
    バック接続された２つの整流素子の少なくとも１つの直
    列接続を具え、一極性の電圧が光電性保護手段の両端間
    に供給されると一方の整流素子が逆バイアスされ、反対
    極性の電圧が光電性保護手段の両端間に供給されると他
    方の整流素子が逆バイアスされるように構成されている
    ことを特徴とする請求項１記載の装置。
  3. 【請求項３】 各整流素子はフォトダイオードであるこ
    とを特徴とする請求項１又は２記載の装置。
  4. 【請求項４】 イメージング素子は光電性素子であるこ
    とを特徴とする請求項１〜３の何れかに記載の装置。
  5. 【請求項５】 光電性素子はフォトダイオードであるこ
    とを特徴とする請求項４記載の装置。
  6. 【請求項６】 整流素子及びイメージング素子は同一タ
    イプのものから成ることを特徴とする請求項１〜５の何
    れかに記載の装置。
  7. 【請求項７】 イメージング素子が表示素子を構成する
    ことを特徴とする請求項１〜６の何れかに記載の装置。
  8. 【請求項８】 表示素子は液晶表示素子であることを特
    徴とする請求項７記載の装置。
  9. 【請求項９】 スイッチング素子がダイオードであるこ
    とを特徴とする請求項１〜８の何れかに記載の装置。
  10. 【請求項１０】 イメージング素子、スイッチング素子
    及び整流素子が絶縁基板上に設けられた薄膜により形成
    されていることを特徴とする請求項１〜９の何れかに記
    載の装置。
  11. 【請求項１１】 基準導体手段が共通基準導体から成る
    ことを特徴とする請求項１〜１０の何れかに記載の装
    置。
  12. 【請求項１２】 光電性保護手段が、当該装置の動作を
    制御する制御回路により、当該装置の常規動作中入射す
    る光から遮へいされるようにしたことを特徴とする請求
    項１〜１１の何れかに記載の装置。
  13. 【請求項１３】 第１基板上に各々スイッチング素子を
    有するイメージング素子のアレーと、これらイメージン
    グ素子に接続されたデータ信号導体及びそれらのスイッ
    チング素子に接続されたスイッチング信号導体であっ
    て、関連するスイッチング信号導体及びデータ信号導体
    を選択することにより各イメージング素子を個別にアク
    セス可能にする導体群と、基準導体手段と、各データ信
    号導体及び各スイッチング信号導体ごとに、装置の常規
    動作中逆バイアスされる少なくとも１つの整流素子を具
    える光電性保護手段であってこれが照明されたときデー
    タ信号及びスイッチング信号導体から基準導体手段に至
    る低抵抗通路を与える手段とを設け、第２基板上にアレ
    ーの動作を制御する制御回路を設け、第２基板を第１基
    板に、光電性保護手段がアレーに入射する光から遮へい
    されるように装着してイメージング装置を組立てること
    を特徴とするイメージング装置の製造方法。
JP5324781A 1992-12-23 1993-12-22 イメージング装置 Pending JPH06232382A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB929226890A GB9226890D0 (en) 1992-12-23 1992-12-23 An imaging device
GB9226890:3 1992-12-23

Publications (1)

Publication Number Publication Date
JPH06232382A true JPH06232382A (ja) 1994-08-19

Family

ID=10727167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5324781A Pending JPH06232382A (ja) 1992-12-23 1993-12-22 イメージング装置

Country Status (4)

Country Link
US (1) US5371351A (ja)
EP (1) EP0603972A1 (ja)
JP (1) JPH06232382A (ja)
GB (1) GB9226890D0 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005196737A (ja) * 2003-12-01 2005-07-21 Samsung Electronics Co Ltd 光感知パネル、該パネルを有する光感知装置及び該装置の駆動方法
JP2006092551A (ja) * 2004-09-21 2006-04-06 Samsung Electronics Co Ltd 情報認識装置及び情報認識表示装置
WO2009025120A1 (ja) * 2007-08-23 2009-02-26 Fujifilm Corporation 画像検出装置
JP2009081443A (ja) * 2001-04-23 2009-04-16 Toshiba Corp Ｘ線平面検出器
JP2015149422A (ja) * 2014-02-07 2015-08-20 ソニー株式会社 受光素子、撮像素子及び撮像装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2066074C1 (ru) * 1992-12-30 1996-08-27 Малое научно-производственное предприятие "ЭЛО" Активная отображающая матрица для жидкокристаллических экранов
GB9308543D0 (en) * 1993-04-24 1993-06-09 Philips Electronics Uk Ltd An image sensor
JP3315829B2 (ja) * 1994-11-17 2002-08-19 株式会社東芝 半導体装置
GB9505305D0 (en) * 1995-03-16 1995-05-03 Philips Electronics Uk Ltd Electronic devices comprising an array
JPH11509938A (ja) * 1995-07-31 1999-08-31 リットン システムズ カナダ リミテッド 静電放電防止回路付き半導体スイッチアレイおよび製造方法
GB9524483D0 (en) * 1995-11-30 1996-01-31 Philips Electronics Nv Light sensing array device and apparatus incorporating such
GB9614480D0 (en) * 1995-12-01 1996-09-04 Philips Electronics Nv Multiplexer circuit
US5736732A (en) * 1996-12-23 1998-04-07 General Electric Company Induced charge prevention in semiconductor imaging devices
US6545711B1 (en) * 1998-11-02 2003-04-08 Agilent Technologies, Inc. Photo diode pixel sensor array having a guard ring
KR100370151B1 (ko) * 2000-03-28 2003-01-29 주식회사 하이닉스반도체 씨씨디(ｃｃｄ) 이미지 센서
KR100628254B1 (ko) * 2000-04-12 2006-09-27 엘지.필립스 엘시디 주식회사 액정 표시 장치
US7076089B2 (en) * 2002-05-17 2006-07-11 Authentec, Inc. Fingerprint sensor having enhanced ESD protection and associated methods
US7139024B2 (en) * 2002-07-26 2006-11-21 Xerox Corporation Large-area imager with direct digital pixel output
GB2392308B (en) * 2002-08-15 2006-10-25 Detection Technology Oy Packaging structure for imaging detectors
JP2004246202A (ja) * 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
KR20060086178A (ko) 2005-01-26 2006-07-31 삼성전자주식회사 액정 표시 장치
CN101556387B (zh) * 2008-04-11 2011-08-31 群康科技(深圳)有限公司 液晶显示面板
KR101078396B1 (ko) * 2008-09-08 2011-11-01 (주)에프에스디글로벌 이미지 센서, 이의 제조방법 및 이를 포함하는 사무기기
BRPI1012070A2 (pt) 2009-06-18 2018-06-12 Sharp Kk "dispositivo semicondutor"
DE102010027128A1 (de) * 2010-07-14 2012-01-19 Pnsensor Gmbh Halbleiterbauelement, insbesondere Strahlungsdetektor, mit einem integrierten Überspannungsschutz
US8441104B1 (en) 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
WO2017079937A1 (en) * 2015-11-12 2017-05-18 Rayellity Technology Ltd. Linear array detector, linear array sensor and method for forming linear array sensor
US20230221513A1 (en) * 2022-01-07 2023-07-13 Ii-Vi Delaware, Inc. Photonic integrated circuit having array of photonic devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233632A (en) * 1977-11-07 1980-11-11 Hitachi, Ltd. Solid state image pickup device with suppressed so-called blooming phenomenon
FR2554999B1 (fr) * 1983-11-15 1986-01-17 Thomson Csf Dispositif photosensible pour l'infrarouge
FR2593987B1 (fr) * 1986-01-24 1989-08-04 Thomson Csf Dispositif photosensible a l'etat solide
JP2796623B2 (ja) * 1986-02-27 1998-09-10 セイコーインスツルメンツ株式会社 液晶表示装置
JPH01303416A (ja) * 1988-05-31 1989-12-07 Mitsubishi Electric Corp マトリクス型表示装置
JP2735236B2 (ja) * 1988-08-29 1998-04-02 株式会社日立製作所 液晶表示装置の製造方法
JPH02137366A (ja) * 1988-11-18 1990-05-25 Nec Corp ダイオード型アクティブマトリクス基板
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
DE4002431A1 (de) * 1990-01-27 1991-08-01 Philips Patentverwaltung Sensormatrix
JPH03249624A (ja) * 1990-02-28 1991-11-07 Hitachi Ltd 液晶表示装置の製造方法
KR950005593B1 (ko) * 1991-04-15 1995-05-27 미쯔비시덴끼 가부시끼가이샤 이미지 센서용 ic

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081443A (ja) * 2001-04-23 2009-04-16 Toshiba Corp Ｘ線平面検出器
JP2005196737A (ja) * 2003-12-01 2005-07-21 Samsung Electronics Co Ltd 光感知パネル、該パネルを有する光感知装置及び該装置の駆動方法
JP4666303B2 (ja) * 2003-12-01 2011-04-06 サムスン エレクトロニクス カンパニー リミテッド 光感知パネル、該パネルを有する光感知装置及び該装置の駆動方法
JP2006092551A (ja) * 2004-09-21 2006-04-06 Samsung Electronics Co Ltd 情報認識装置及び情報認識表示装置
WO2009025120A1 (ja) * 2007-08-23 2009-02-26 Fujifilm Corporation 画像検出装置
JP2009054614A (ja) * 2007-08-23 2009-03-12 Fujifilm Corp 画像検出装置
US8530813B2 (en) 2007-08-23 2013-09-10 Fujifilm Corporation Image detecting device
JP2015149422A (ja) * 2014-02-07 2015-08-20 ソニー株式会社 受光素子、撮像素子及び撮像装置
US11296245B2 (en) 2014-02-07 2022-04-05 Sony Corporation Image capturing apparatus including a compound semiconductor layer

Also Published As

Publication number Publication date
GB9226890D0 (en) 1993-02-17
EP0603972A1 (en) 1994-06-29
US5371351A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
JPH06232382A (ja) イメージング装置
US4810881A (en) Panel for X-ray photography and method of manufacture
EP2070121B1 (en) High fill-factor sensor with reduced coupling
EP0633542B1 (en) An electro-optic device
EP0573045B1 (en) Liquid crystal display device having photosensor
US5349174A (en) Image sensor with transparent capacitive regions
KR100403932B1 (ko) 액티브 매트릭스 기판, 그 제조방법 및 그 기판을 이용한 이미지 센서
EP2869338B1 (en) Esd protecting system and x ray flat plate detector
EP0984316A2 (en) Semiconductor apparatus and method for producing it
US4857751A (en) Photoelectric conversion apparatus with separating electrodes
US6593577B2 (en) Electromagnetic wave detecting device
JP4770103B2 (ja) 半導体装置
US5426292A (en) Image sensor having a two dimensional array of imaging elements with opposite polarity leakage currents
EP0260824A2 (en) Circuit for a photosensitive pixel with exposed blocking element
US5608205A (en) Imaging device having reduced vertical crosstalk
US5572015A (en) Charge storage device having shared conductors
US5144406A (en) Diode devices and active matrix addressed display devices incorporating them
JPH0289029A (ja) 記憶装置および液晶表示装置
EP0670658B1 (en) A charge storage device
JPS60195519A (ja) 面入力機能付表示装置
JPH0752266B2 (ja) 反射型液晶表示デバイス
US20050078231A1 (en) Storage capacitor design for a solid state imager
JPH0879445A (ja) イメージセンサ
JP3117171B2 (ja) 光電変換装置
JPH06289428A (ja) アクティブマトリクス基板及びその製造方法