KR100370151B1 - 씨씨디(ccd) 이미지 센서 - Google Patents
씨씨디(ccd) 이미지 센서 Download PDFInfo
- Publication number
- KR100370151B1 KR100370151B1 KR10-2000-0015822A KR20000015822A KR100370151B1 KR 100370151 B1 KR100370151 B1 KR 100370151B1 KR 20000015822 A KR20000015822 A KR 20000015822A KR 100370151 B1 KR100370151 B1 KR 100370151B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- vdd terminal
- reset gate
- image sensor
- ccd image
- Prior art date
Links
- 230000008878 coupling Effects 0.000 claims abstract description 3
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000005859 coupling reaction Methods 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000000630 rising effect Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Abstract
본 발명은 리셋 게이트와 VDD단자 사이에 직접적인 방전경로를 구성하여 CDM특성을 개선시킬 수 있는 CCD 이미지 센서를 제공하기 위한 것으로, 본 발명의 CCD 이미지 센서는 전하결합을 이용하여 영상신호를 시계열적인 신호로 출력하는 CCD 이미지 센서에 있어서, VDD단자와, 픽셀에서 생성된 전하들이 전압으로 변환된 후, 전압이 상기 VDD단자로 배출되는 것을 제어하는 리셋 게이트와, 리셋 게이트와 VDD단자 사이에 분기되며 CDM에 의해 대전된 전하들을 바이패스시키는 바이패스부를 포함하여 구성된다.
Description
본 발명은 이미지 센서에 관한 것으로 특히, 고체촬상소자(CCD : Charge Coupled Device)의 리셋 게이트와 VDD단자간의 CDM(Chage Device Model)특성을 극대화시킬 수 있는 CCD 이미지 센서에 관한 것이다.
일반적으로 이미지 센서를 포함하는 반도체 장치의 고 집적화 및 저 전력화현상은 반도체 장치의 신뢰성과 깊은 관계가 있다. 그 일례로 ESD(Electro Static Discharge)에 의한 신뢰성 저하를 들 수 있다.
지금까지 알려진 ESD 모델로서는 HBM(Human Body Model), MM(Mechine Model) 그리고 CDM(Charged Device Model)이 있다.
여기서, HBM은 사람에 의해 발생하는 ESD 모델이며, MM은 장비에 의해 발생하는 ESD 모델이다. 그리고 CDM은 제품의 조립 과정에서 패키지(Package)에 (+)/(-) 전하가 대전되어 발생하는 ESD 모델이다.
통상, ESD 레벨을 결정짓는 요소로서는 ESD 보호회로, 레이아웃, 그리고 제조공정을 들 수 있는데, 최근 저 전력화 현상에 따른 게이트 산화막의 두께(Gate oxide thickness)의 축소가 ESD에 취약한 요소로 인식되고 있다. 그리고 ESD 모델 중 최근 부각되고 있는 것이 CDM인데, 이는 조립 과정에서 대전된 전하에 의해 칩이 파괴되기 때문에 제품의 수율에 직접적으로 영향을 미치게 된다.
따라서, 제품의 신뢰성을 향상시키기 위해서는 CDM 특성을 극대화하는 것이 매우 중요하다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 CCD 이미지 센서를 설명하기로 한다.
도 1은 종래 CCD 이미지 센서에 따른 리셋 게이트(RG:Reset Gate)와 VDD단자와의 등가회로도이다.
도 1에 도시된 바와 같이, 리셋 게이트(11)와, VDD단자(12)와, 리겟 게이트(11)에 연결되는 제 1 입력 저항(13)과, VDD단자(12)에 연결되는 제 2 입력저항(14)과, 각각의 입력 저항에 시리얼하게 연결되는 제 1 폴리 저항(15) 및 제 2 폴리 저항(16)과, 상기 제 1 폴리 저항(15)과 상기 제 2 폴리 저항(16) 사이에 시리얼하게 연결된 커패시터(17)와, 상기 리셋 게이트(11)와 제 1 입력 저항(13) 사이에서 분기되어 접지단(GND)과의 사이에 형성된 제 1 ESD 보호회로(18)와, 상기 VDD단자(12)와 제 2 입력 저항(14) 사이에서 분기되어 상기 접지단(GND) 사이에 형성된 제 2 ESD 보호회로(19)를 포함하여 구성된다.
여기서, 상기 커패시터(17)의 용량은 20fF으로 매우 작으며 디자인 룰(design rule)상으로 더 이상 크게 할 수는 없다.
그리고, 상기 제 1, 제 2 입력 저항(13,14)은 각각 25Ω이고, 제 1 폴리 저항(15)은 1KΩ이며, 제 2 폴리 저항(16)은 200Ω이다.
통상, CCD 이미지 센서의 경우 픽셀(Pixel)에서 생성된 전하들은 플로팅 디퓨젼(FD : Floating Diffusion)영역을 거쳐 소오스 팔로워(Source follower)에 의해 전압으로 변환된 후 VDD단자(12)를 통해 배출된다.
이때, 배출을 담당하는 온/오프 소자가 바로 리셋 게이트(11)이며 소자의 특성상 그 사이즈는 매우 작아 리셋 트랜지스터(리셋 게이트 및 그 양쪽의 소오스/드레인에 의해 구현됨)가 갖는 커패시턴스 값이 매우 작을 수 밖에 없다.
따라서, 마찰에 의해 칩이 대전된 상태에서 전위가 낮은 물질에 접촉하였을 경우에는 칩에 머물러 있던 전하들이 순간적으로 방전하면서 칩에 손상을 주게 된다.
즉, 리셋 게이트(11) 또는 VDD단자(12)를 접지단에 연결하였을 경우에는 상기 마찰에 의해 대전된 전하들이 상기 커패시터(17)를 통해 방전하게 되어 리셋 게이트의 유전막 브랙-다운(break-down)을 유발하게 된다.
참고적으로, 종래 기술에 따른 리셋 게이트와 VDD단자간의 CDM특성은 400V에서 리셋 게이트의 유전막 브랙-다운이 발생한다.
상기와 같은 종래 CCD 이미지 센서는 다음과 같은 문제점이 있었다.
리셋 게이트 또는 VDD단자를 접지단에 연결하였을 경우에는 상기 마찰에 의해 대전된 전하들이 상기 커패시터를 통해 방전하게 되어 리셋 게이트의 유전막 브랙-다운(break-down)을 유발하게 된다.
이는 ESD(Electro Static Discharge) 모델중 CDM 특성이 매우 취약해지는 요소로 작용하게 된다.
즉, CDM 펄스는 펄스 라이징 타임(Pulse rising time)과, 이 때 발생하는 커런트 피크치(Current peak value)가 불량 유발과 매우 관계가 깊으며 대부분 유전성의 블랙-다운이 발생된다.
따라서, 상기 유전성의 블랙-다운을 방지하기 위해서는 펄스 라이징 타임을 길게하고 커런트 피크치를 낮추어 주어야 하며, 이를 위해서는 (저항×커패시턴스)의 값이 매우 커야 하지만 소자 특성상 그 크기는 한정되어 있다. 따라서, 외부에서 적절한 보호회로를 추가해 주어야 하는데, 이는 전체적으로 칩 사이즈가 증가시키게 된다.
또한, 방전시 방전경로를 최대한 확보해야 하지만, 종래 구조에서는 리셋게이트와 VDD단자 사이에 직접적인 방전 경로가 없으므로 리셋 게이트의 불량 유발은 방지할 수가 없었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 리셋 게이트와 VDD단자사이에 직접적인 방전경로를 구성하여 CDM특성을 개선시킬 수 있는 CCD 이미지 센서를 제공하는데 그 목적이 있다.
도 1은 종래 CCD 이미지 센서에 따른 리셋 게이트와 VDD단자간의 등가회로도
도 2는 본 발명 CCD이미지 센서에 따른 리셋 게이트와 VDD단자의 등가회로도
도 3은 종래와 본 발명에 따른 리셋 게이트와 VDD단자 사이의 CDM특성을 비교한 그래프
도면의 주요부분에 대한 부호의 설명
21 : 리셋 게이트 22 : VDD단자
23,24 : 제 1, 제 2 저항 25,26 : 제 3, 제 4 저항
27 : 커패시터 28 : 바이패스부
29,30 : 제 1, 제 2 ESD보호회로
상기의 목적을 달성하기 위한 본 발명의 CCD 이미지 센서는 전하결합을 이용하여 영상신호를 시계열적인 신호로 출력하는 CCD 이미지 센서에 있어서, VDD단자, 픽셀에서 생성된 전하들이 전압으로 변환된 후, 상기 전압이 상기 VDD단자로 배출되는 것을 제어하는 리셋 게이트, 상기 리셋 게이트와 상기 VDD단자에 각각 연결된 제 1, 제 2 저항, 상기 제 1 저항과 제 2 저항에 각각 연결된 제 3, 제 4 저항, 상기 제 3 저항과 상기 제 4 저항 사이에 연결된 커패시터, 상기 제 3 저항의 전단과 상기 제 4 저항의 끝단에서 분기되어 대전된 전하들을 바이패스시키는 바이패스부와, 상기 리셋 게이트와 상기 제 1 저항 사이에서 분기되고 접지단과의 사이에 형성된 제 1 ESD보호회로와, 상기 VDD단자와 상기 제 2 저항 사이에서 분기되고 상기 접지단과의 사이에 형성된 제 2 ESD보호회로를 포함하여 구성되는 것을 특징으로 한다.
먼저, 본 발명에 따른 CCD 이미지 센서는 리셋 게이트와 VDD단자 사이에 마찰에 의해 대전된 전하들을 바이패스(bypass)시킬 수 있는 방전 경로를 구성하여 상기 대전된 전하들이 커패시터를 통하지 않고 방전 경로를 통해 방전되도록 하는데 특징이 있다.
그리고, 커패시턴스를 증가시키기 위해 VDD단자쪽의 폴리 저항값을 증가시킨 것을 특징으로 한다.
이하, 본 발명에 따른 CCD 이미지 센서를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명 CCD 이미지 센서에 따른 리셋 게이트와 VDD단자와의 관계를 등가회로로 도시한 것이다.
도 2에 도시한 바와 같이, 리겟 게이트(21)와, 상기 리셋 게이트(21)에 시리얼하게 연결된 제 1 저항(23)과, VDD단자(22)와, 상기 VDD단자(22)에 시리얼하게 연결된 제 2 저항(24)과, 상기 제 1 저항(23)에 시리얼하게 연결된 제 3 저항(25)과, 상기 제 2 저항(24)에 시리얼하게 연결된 제 4 저항(26)과, 상기 제 3 저항(25)과 상기 제 4 저항(26) 사이에 연결된 커패시터(27)와, 상기 제 3 저항(25)의 전단과 상기 제 4 저항(26)의 끝단에서 분기되어 마찰에 의해 대전된 전하들이 상기 커패시터(27)로 입력되는 것을 방지하는 바이패스부(28)와, 상기 리셋 게이트(21)와 제 1 저항(23) 사이에서 분기되어 접지단(GND)과의 사이에 형성된 제 1 ESD 보호회로(29)와, 상기 VDD단자(22)와 제 2 저항(24) 사이에서 분기되어 상기 접지단(GND) 사이에 형성된 제 2 ESD 보호회로(30)를 포함하여 구성된다.
여기서, 상기 바이패스부(28)는 필드 옥사이드 디바이스(FOD : Field Oxide Device) 또는 모오스 트랜지스터(MOS Tr) 또는 바이폴라 트랜지스터(Bipolar Tr)중 어느 하나로 구성한다.
그리고 상기 제 1, 제 2 저항(23,24)값은 25Ω이고, 제 3 저항(25)은 550Ω이며, 제 4 저항(26)은 500Ω이상이며 가장 적절하게는 540Ω이다.
종래에는 제 4 저항이 200Ω으로 낮았으나, 본 발명에서는 CDM특성을 극대화하기 위해 CDM특성에 취약한 VDD단자(22)쪽의 제 4 저항(26)값을 540Ω으로 크게 증가시켰다.
참고적으로, 제 3, 제 4 저항(25,26)은 폴리 저항 또는 확산 저항이다.
이와 같은 본 발명에 따르면, CDM에 의해 칩이 대전된 상태에서 리셋 게이트 또는 VDD단자가 접지단에 연결될 경우, 칩 내부에 머물러 있던 전하들은 방전 경로를 통해 바이패스부를 거쳐 방전된다.
즉, 종래에는 칩 내부에 머물러 있던 전하들이 커패시터를 통해 방전되었으나, 본 발명에서는 커패시터가 아닌 바이패스부(28)를 통해 방전된다.
또한, CDM특성에 보다 취약한 VDD단자(22)쪽의 제 4 저항(26)값을 증가시켜 (저항×커패시턴스)값을 증가시켰다.
이를 보다 상세하게 설명하면 다음과 같다.
CDM에 의해 칩이 대전될 때, 또는 대전된 후에는 칩 내부에는 대전된 전하들이 잔류하게 되는데, 상기 전하들이 방전할 때 발생되는 커런트의 피크치(Current peak value)는 높아지고 펄스 라이징 타임(Pulse rising time)은 짧아지게 된다.
실제로 커런트 피크치가 높고, 펄스 라이징 타임이 짧다는 것은 그 만큼 방전이 순간적으로 일어난다는 것을 의미하는데, 순간적인 방전은 내부회로에 심각한 손상을 입히므로 커런트 피크치의 낮게하고, 펄스 라이징 타임을 길게하는 것이 중요하다.
따라서, 본 발명과 같이, 저항값이 증가한 제 4 저항(26)과, 바이패스부(28)에 의해 상기 커런트 피크치는 작아지고 펄스 라이징 타임은 길어지게 된다.
따라서, 리셋 게이트(21)와 VDD단자(22) 사이의 내부 회로가 손상되는 것을 방지할 수가 있다.
이는 리셋 게이트(21)와 VDD단자(22) 사이에 대전된 전하들을 직접적으로 방전시키기 위한 방전 경로가 구성되어 대전된 전하들이 커패시터를 통과하지 않고 상기 방전경로를 통해 바이패스부(28)로 전달되기 때문에 커패시터를 보호할 수가 있다.
참고적으로, 본 발명에 따른 리셋 게이트와 VDD단자간의 CDM특성은 1600V에서 리셋 게이트의 유전막 브랙-다운이 발생한다. 이는 종래(400V)에 비해 CDM특성을 현저하게 향상시킨 것이다.
한편, 도 3은 본 발명에 따른 CCD 이미지 센서의 리셋 게이트와 VDD단자 사이의 CDM특성을 종래와 비교하여 도시한 그래프이다.
도 3에 도시한 바와 같이, 종래에 비해 리셋 게이트와 VDD단자 사이의 CDM특성이 현저히 향상됨을 볼 수 있다.
도면에 도시된 바와 같이, 종래에는 400V에서 유전막의 브랙-다운이 일어난 반면에, 본 발명은 1600V에서 유전막의 브랙-다운이 일어나는 것을 볼 수 있다.
이상 상술한 바와 같이, 본 발명의 CCD 이미지 센서는 다음과 같은 효과가 있다.
칩이 대전될 때 또는 대전된 후 내부에 머물러 있던 전하가 방전될 때 발생하는 커런트 피크치를 작게하고, 펄스 라이징 타임을 길게하여 리셋 게이트와 VDD단자 사이의 내부 회로의 손상을 방지한다.
또한, 리셋 게이트와 VDD단자 사이에 직접적인 방전경로가 되는 바이패스부를 구성하여 대전된 전하들이 커패시터를 통하지 않고 바이패스부로 방전되므로 커패시터를 보호할 수 있다.
Claims (7)
- 삭제
- 삭제
- 삭제
- 삭제
- 전하결합을 이용하여 영상신호를 시계열적인 신호로 출력하는 CCD 이미지 센서에 있어서,VDD단자,픽셀에서 생성된 전하들이 전압으로 변환된 후, 상기 전압이 상기 VDD단자로 배출되는 것을 제어하는 리셋 게이트,상기 리셋 게이트와 상기 VDD단자에 각각 연결된 제 1, 제 2 저항,상기 제 1 저항과 제 2 저항에 각각 연결된 제 3, 제 4 저항,상기 제 3 저항과 상기 제 4 저항 사이에 연결된 커패시터,상기 제 3 저항의 전단과 상기 제 4 저항의 끝단에서 분기되어 대전된 전하들을 바이패스시키는 바이패스부와,상기 리셋 게이트와 상기 제 1 저항 사이에서 분기되고 접지단과의 사이에 형성된 제 1 ESD보호회로와,상기 VDD단자와 상기 제 2 저항 사이에서 분기되고 상기 접지단과의 사이에 형성된 제 2 ESD보호회로를 포함하여 구성되는 것을 특징으로 하는 CCD 이미지 센서.
- 제 5 항에 있어서, 상기 바이패스부는 필드 옥사이드 디바이스(FOD) 또는 모오스 트랜지스터 또는 바이폴라 트랜지스터 중 어느 하나인 것을 특징으로 하는 CCD 이미지 센서.
- 제 5 항에 있어서, 상기 제 4 저항의 값은 500Ω이상인 것을 특징으로 하는 CCD 이미지 센서.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0015822A KR100370151B1 (ko) | 2000-03-28 | 2000-03-28 | 씨씨디(ccd) 이미지 센서 |
US09/715,262 US6376823B1 (en) | 2000-03-28 | 2000-11-20 | CCD image sensor |
JP2001059386A JP2001298173A (ja) | 2000-03-28 | 2001-03-05 | Ccdイメージセンサー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0015822A KR100370151B1 (ko) | 2000-03-28 | 2000-03-28 | 씨씨디(ccd) 이미지 센서 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010093021A KR20010093021A (ko) | 2001-10-27 |
KR100370151B1 true KR100370151B1 (ko) | 2003-01-29 |
Family
ID=19659268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0015822A KR100370151B1 (ko) | 2000-03-28 | 2000-03-28 | 씨씨디(ccd) 이미지 센서 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6376823B1 (ko) |
JP (1) | JP2001298173A (ko) |
KR (1) | KR100370151B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040031862A (ko) | 2002-10-04 | 2004-04-14 | (주)그래픽테크노재팬 | 생산성 및 감도가 향상된 이미지 센서 |
CN100544205C (zh) * | 2005-12-07 | 2009-09-23 | 群康科技(深圳)有限公司 | 防治静电放电导致电子装置复位的方法 |
CN104157664B (zh) * | 2014-08-29 | 2017-02-01 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种图像传感器抑噪全芯片esd保护结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920005584A (ko) * | 1990-08-07 | 1992-03-28 | 김정배 | 밀착형 이미지 센서 |
JPH06225226A (ja) * | 1991-06-12 | 1994-08-12 | Goldstar Electron Co Ltd | 撮像センサ |
JPH07142692A (ja) * | 1993-11-17 | 1995-06-02 | Canon Inc | 光電変換装置 |
JPH10210961A (ja) * | 1997-01-29 | 1998-08-11 | Katsuo Watanabe | 根菜類の洗浄機 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805062A (en) * | 1972-06-21 | 1974-04-16 | Gen Electric | Method and apparatus for sensing radiation and providing electrical readout |
GB9226890D0 (en) * | 1992-12-23 | 1993-02-17 | Philips Electronics Uk Ltd | An imaging device |
-
2000
- 2000-03-28 KR KR10-2000-0015822A patent/KR100370151B1/ko not_active IP Right Cessation
- 2000-11-20 US US09/715,262 patent/US6376823B1/en not_active Expired - Fee Related
-
2001
- 2001-03-05 JP JP2001059386A patent/JP2001298173A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920005584A (ko) * | 1990-08-07 | 1992-03-28 | 김정배 | 밀착형 이미지 센서 |
JPH06225226A (ja) * | 1991-06-12 | 1994-08-12 | Goldstar Electron Co Ltd | 撮像センサ |
JPH07142692A (ja) * | 1993-11-17 | 1995-06-02 | Canon Inc | 光電変換装置 |
JPH10210961A (ja) * | 1997-01-29 | 1998-08-11 | Katsuo Watanabe | 根菜類の洗浄機 |
Also Published As
Publication number | Publication date |
---|---|
JP2001298173A (ja) | 2001-10-26 |
KR20010093021A (ko) | 2001-10-27 |
US6376823B1 (en) | 2002-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4198222B2 (ja) | 過剰電圧保護を改良した集積回路 | |
US6310379B1 (en) | NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors | |
US5721656A (en) | Electrostatc discharge protection network | |
US7280328B2 (en) | Semiconductor integrated circuit device | |
US20020064007A1 (en) | Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes | |
US7295411B2 (en) | Semiconductor integrated circuit device | |
US7110228B2 (en) | Separated power ESD protection circuit and integrated circuit thereof | |
US20030205761A1 (en) | Bi-directional silicon controlled rectifier for electrostatic discharge protection | |
US20030007301A1 (en) | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit | |
US7012307B2 (en) | Output buffer with good ESD protection | |
US20060274465A1 (en) | Electrostatic discharge (ESD) protection circuits using metal-insulator-metal (MIM) capacitors | |
US11114848B2 (en) | ESD protection charge pump active clamp for low-leakage applications | |
US20030128486A1 (en) | Electrostatic discharge protection circuit for protecting input and output buffer | |
US5670814A (en) | Electrostatic discharge protection circuit triggered by well-coupling | |
US5892262A (en) | Capacitor-triggered electrostatic discharge protection circuit | |
US20020017690A1 (en) | Semiconductor integrated circuit | |
US5663678A (en) | ESD protection device | |
US6455898B1 (en) | Electrostatic discharge input protection for reducing input resistance | |
KR100370151B1 (ko) | 씨씨디(ccd) 이미지 센서 | |
KR101068569B1 (ko) | 반도체 소자의 보호회로 | |
US7154721B2 (en) | Electrostatic discharge input protection circuit | |
US20040142527A1 (en) | High voltage tolerant ESD design for analog and RF applications in deep submicron CMOS technologies | |
JP3780896B2 (ja) | 半導体集積回路装置 | |
US20060027871A1 (en) | [electrostatic discharge protection device] | |
JP4031423B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |