JPH0622453A - 並列運転電源制御方式 - Google Patents
並列運転電源制御方式Info
- Publication number
- JPH0622453A JPH0622453A JP19743692A JP19743692A JPH0622453A JP H0622453 A JPH0622453 A JP H0622453A JP 19743692 A JP19743692 A JP 19743692A JP 19743692 A JP19743692 A JP 19743692A JP H0622453 A JPH0622453 A JP H0622453A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- data
- pulse width
- switching power
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
Abstract
(57)【要約】
【目的】 並列接続されるそれぞれのスイッチング電源
モジュールの各出力電流を平衡させて、出力電流を安定
化する。 【構成】 上位制御装置と、並列運転電源制御モジュー
ルと、安定化電源出力端子を相互に並列接続された複数
台の並列運転電源制御モジュールと、論理装置とを備
え、スイッチング電源モジュールの安定化電源端子の任
意の１点における安定化出力電圧を第１のアナログデー
タとして検出し、また、各出力電流を第２のアナログデ
ータとして検出し、並列運転電源制御モジュールは、第
１および第２のアナログデータをデジタルデータに変換
し、マイクロプロセッサの制御により、駆動パルスをス
イッチング電源モジュールに出力し、安定化電圧を得
る。
モジュールの各出力電流を平衡させて、出力電流を安定
化する。 【構成】 上位制御装置と、並列運転電源制御モジュー
ルと、安定化電源出力端子を相互に並列接続された複数
台の並列運転電源制御モジュールと、論理装置とを備
え、スイッチング電源モジュールの安定化電源端子の任
意の１点における安定化出力電圧を第１のアナログデー
タとして検出し、また、各出力電流を第２のアナログデ
ータとして検出し、並列運転電源制御モジュールは、第
１および第２のアナログデータをデジタルデータに変換
し、マイクロプロセッサの制御により、駆動パルスをス
イッチング電源モジュールに出力し、安定化電圧を得
る。
Description
【０００１】
【産業上の利用分野】本発明は電源制御方式に関し、特
に制御用のマイクロプロセッサを使用した並列運転電源
制御方式に関する。
に制御用のマイクロプロセッサを使用した並列運転電源
制御方式に関する。
【０００２】
【従来の技術】従来、この種の並列運転電源制御方式で
は、並列運転されるそれぞれのスイッチング電源モジュ
ールに対して、定格出力電流付近に動作点を有する出力
電圧垂下回路を設けていた。この出力電圧垂下回路は、
一つのスイッチング電源モジュールに出力電流が集中し
ようとすると、定格出力電流付近で出力電圧が低下し始
めるため、それ以上の電流の増加を防止するように動作
する。
は、並列運転されるそれぞれのスイッチング電源モジュ
ールに対して、定格出力電流付近に動作点を有する出力
電圧垂下回路を設けていた。この出力電圧垂下回路は、
一つのスイッチング電源モジュールに出力電流が集中し
ようとすると、定格出力電流付近で出力電圧が低下し始
めるため、それ以上の電流の増加を防止するように動作
する。
【０００３】
【発明が解決しようとする課題】上述した従来の出力電
圧垂下回路を使用する並列運転制御方式では、並列接続
するそれぞれのスイッチング電源モジュールの出力電流
は、ほとんど平衡していないため、普通は一部のスイッ
チング電源モジュールに対して常に大きな電流が流れ
て、大きな負荷が加わり、信頼性の面で不都合な結果が
生ずる。一方、出力電流を平衡させようとすると、定格
出力電流以下での出力インピーダンスが非常に小さいた
め、調整に手間取り、しかも調整後の安定性に欠けると
いう問題点があった。
圧垂下回路を使用する並列運転制御方式では、並列接続
するそれぞれのスイッチング電源モジュールの出力電流
は、ほとんど平衡していないため、普通は一部のスイッ
チング電源モジュールに対して常に大きな電流が流れ
て、大きな負荷が加わり、信頼性の面で不都合な結果が
生ずる。一方、出力電流を平衡させようとすると、定格
出力電流以下での出力インピーダンスが非常に小さいた
め、調整に手間取り、しかも調整後の安定性に欠けると
いう問題点があった。
【０００４】
【課題を解決するための手段】本発明に係る並列運転電
源制御方式は、上位制御装置と、並列運転電源制御モジ
ュールと、安定化電源出力端子を相互に接続する複数台
のスイッチング電源モジュールと、論理装置とを備え、
前記並列電源制御モジュールは、マイクロプロセッサ、
クロック信号発生部、レジスタ部、プログラムメモリ、
データメモリ、Ｉ／Ｏポート、Ａ／Ｄ変換部、カウン
タ、コンパレータ、フリップフロップを具備しており、
下記（Ａ）〜（Ｃ）の機能を有する。
源制御方式は、上位制御装置と、並列運転電源制御モジ
ュールと、安定化電源出力端子を相互に接続する複数台
のスイッチング電源モジュールと、論理装置とを備え、
前記並列電源制御モジュールは、マイクロプロセッサ、
クロック信号発生部、レジスタ部、プログラムメモリ、
データメモリ、Ｉ／Ｏポート、Ａ／Ｄ変換部、カウン
タ、コンパレータ、フリップフロップを具備しており、
下記（Ａ）〜（Ｃ）の機能を有する。
【０００５】また、前記それぞれのスイッチング電源モ
ジュールは、電流帰還部、非安定電圧入力、ＤＣ−ＤＣ
コンパレータを具備しており、下記（Ｄ）〜（Ｆ）の機
能を有する。
ジュールは、電流帰還部、非安定電圧入力、ＤＣ−ＤＣ
コンパレータを具備しており、下記（Ｄ）〜（Ｆ）の機
能を有する。
【０００６】（Ａ） 第１のアナログデータをデジタル
処理するため、Ａ／Ｄ変換し、データメモリに予め格納
されている基準電圧データと比較して第１の偏差を求
め、この第１の偏差が予め定めた許容範囲を外れている
場合にはデータメモリに予め格納されている基準パルス
幅に第１の偏差を加算、または減算し、これによって得
られた結果を第１のパルス幅データとする機能である。
処理するため、Ａ／Ｄ変換し、データメモリに予め格納
されている基準電圧データと比較して第１の偏差を求
め、この第１の偏差が予め定めた許容範囲を外れている
場合にはデータメモリに予め格納されている基準パルス
幅に第１の偏差を加算、または減算し、これによって得
られた結果を第１のパルス幅データとする機能である。
【０００７】（Ｂ） 第２のアナログデータをデジタル
処理するため、Ａ／Ｄ変換し、スイッチング電源モジュ
ールのそれぞれにおける出力電流の第２の偏差を平均値
から算出する。この第２の偏差があらかじめ定められた
許容範囲を外れている場合には、第１のパルス幅データ
に第２の偏差を加算または減算し、これによって得られ
た結果を第２のパルス幅データとする機能である。
処理するため、Ａ／Ｄ変換し、スイッチング電源モジュ
ールのそれぞれにおける出力電流の第２の偏差を平均値
から算出する。この第２の偏差があらかじめ定められた
許容範囲を外れている場合には、第１のパルス幅データ
に第２の偏差を加算または減算し、これによって得られ
た結果を第２のパルス幅データとする機能である。
【０００８】（Ｃ） 第２のパルス幅データがカウンタ
出力のデータと比較し、一致したとき、フリップフロッ
プをセットし、カウンタがオーバフローしたとき、フリ
ップフロップをリセットすることにより、パルスを生成
し、このパルスを非安定電圧を安定化するための駆動パ
ルスとしてスイッチング電源モジュールに送出する機能
である。
出力のデータと比較し、一致したとき、フリップフロッ
プをセットし、カウンタがオーバフローしたとき、フリ
ップフロップをリセットすることにより、パルスを生成
し、このパルスを非安定電圧を安定化するための駆動パ
ルスとしてスイッチング電源モジュールに送出する機能
である。
【０００９】（Ｄ） スイッチング電源モジュールの安
定化電源出力端子の任意の１点における安定化出力電圧
を第１のアナログデータとして検出して並列運転電源制
御モジュールに送出する機能である。
定化電源出力端子の任意の１点における安定化出力電圧
を第１のアナログデータとして検出して並列運転電源制
御モジュールに送出する機能である。
【００１０】（Ｅ） それぞれの出力電流を第２のアナ
ログデータとして検出して並列運転電源制御モジュール
に送出する機能である。
ログデータとして検出して並列運転電源制御モジュール
に送出する機能である。
【００１１】（Ｆ） 第１のアナログデータおよび第２
のアナログデータに対してデジタル処理を施して生成さ
れた駆動パルスを並列運転電源制御モジュールから受信
し、駆動パルスによりスイッチング電源モジュールに入
力される非安定電圧を制御して安定化出力電圧を論理装
置に送出する機能である。
のアナログデータに対してデジタル処理を施して生成さ
れた駆動パルスを並列運転電源制御モジュールから受信
し、駆動パルスによりスイッチング電源モジュールに入
力される非安定電圧を制御して安定化出力電圧を論理装
置に送出する機能である。
【００１２】
【作用】本発明は、並列接続されたスイッチング電源モ
ジュールの出力電流の平衡と安定化とを同時に、しかも
高精度に行うことができ、出力電圧を安定化することが
できる。
ジュールの出力電流の平衡と安定化とを同時に、しかも
高精度に行うことができ、出力電圧を安定化することが
できる。
【００１３】
【実施例】図１は本発明に係る並列運転電源制御方式の
一実施例を示すブロック図であり、一例として２台のス
イッチング電源モジュールを設け、その安定化電源出力
を並列に接続した場合である。同図において、１は図示
せぬインターフェースを備え、下記の並列運転電源制御
モジュールに接続する上位制御装置である。
一実施例を示すブロック図であり、一例として２台のス
イッチング電源モジュールを設け、その安定化電源出力
を並列に接続した場合である。同図において、１は図示
せぬインターフェースを備え、下記の並列運転電源制御
モジュールに接続する上位制御装置である。
【００１４】２はＩ／Ｏポート、３はプログラムメモ
リ、４は予め基準電圧データを格納したデータメモリ、
５は下記の第１スイッチング電源モジュールの第１安定
化出力電圧に関する第２のアナログデータＩ４をデジタ
ルデータに変換する第１Ａ／Ｄ変換部、６は下記の第２
スイッチング電源モジュールの第２安定化出力電圧に関
する第２のアナログデータＩ５をデジタルデータに変換
する第２Ａ／Ｄ変換部である。
リ、４は予め基準電圧データを格納したデータメモリ、
５は下記の第１スイッチング電源モジュールの第１安定
化出力電圧に関する第２のアナログデータＩ４をデジタ
ルデータに変換する第１Ａ／Ｄ変換部、６は下記の第２
スイッチング電源モジュールの第２安定化出力電圧に関
する第２のアナログデータＩ５をデジタルデータに変換
する第２Ａ／Ｄ変換部である。
【００１５】７は下記の第１スイッチング電源モジュー
ルの第１安定化出力電圧と下記の第２スイッチング電源
モジュールの第２安定化出力電圧とが並列に印加する安
定化電源出力電圧に関する第１のアナログデータＶをデ
ジタルデータに変換する第３Ａ／Ｄ変換部、８は各部を
制御するマイクロプロセッサ、９は上記の第２のアナロ
グデータＩ４に対応して生成された第２のパルス幅デー
タを格納する第１レジスタである。
ルの第１安定化出力電圧と下記の第２スイッチング電源
モジュールの第２安定化出力電圧とが並列に印加する安
定化電源出力電圧に関する第１のアナログデータＶをデ
ジタルデータに変換する第３Ａ／Ｄ変換部、８は各部を
制御するマイクロプロセッサ、９は上記の第２のアナロ
グデータＩ４に対応して生成された第２のパルス幅デー
タを格納する第１レジスタである。
【００１６】１０は上記の第２のアナログデータＩ５に
対応して生成された第２のパルス幅データを格納する第
２レジスタ、１１は下記の第２クロック発生部の出力パ
ルスをカウントし、そのカウント値を出力するカウン
タ、１２は上記Ｉ／Ｏポート２、プログラムメモリ３、
データメモリ４、第１Ａ／Ｄ変換部５、第２Ａ／Ｄ変換
部６、第３Ａ／Ｄ変換部７、マイクロプロセッサ８、第
１レジスタ９および第２レジスタ１０がそれぞれ接続し
たバスである。
対応して生成された第２のパルス幅データを格納する第
２レジスタ、１１は下記の第２クロック発生部の出力パ
ルスをカウントし、そのカウント値を出力するカウン
タ、１２は上記Ｉ／Ｏポート２、プログラムメモリ３、
データメモリ４、第１Ａ／Ｄ変換部５、第２Ａ／Ｄ変換
部６、第３Ａ／Ｄ変換部７、マイクロプロセッサ８、第
１レジスタ９および第２レジスタ１０がそれぞれ接続し
たバスである。
【００１７】１３は第１クロック発生部、１４は下記の
第１スイッチング電源モジュールおよび第２スイッチン
グ電源モジュールが、その出力電圧の安定化制御を行う
のに十分な最小パルス幅のパルスを出力する第２クロッ
ク発生部、１５は第１レジスタ９に格納された第２のパ
ルス幅データとカウンタ１１の出力値を比較し、一致し
たとき一致信号を出力する第１コンパレータである。
第１スイッチング電源モジュールおよび第２スイッチン
グ電源モジュールが、その出力電圧の安定化制御を行う
のに十分な最小パルス幅のパルスを出力する第２クロッ
ク発生部、１５は第１レジスタ９に格納された第２のパ
ルス幅データとカウンタ１１の出力値を比較し、一致し
たとき一致信号を出力する第１コンパレータである。
【００１８】１６は第２レジスタ１０に格納された第２
のパルス幅データとカウンタ１１の出力値を比較し、一
致したとき、一致信号を出力する第２コンパレータ、１
７は第１コンパレータ１５から出力する一致信号によっ
てセットされ、第１ＤＣ駆動パルスを出力し、カウンタ
１１のオーバーフロー信号によってリセットする第１フ
リップフロップ（以下単に第１Ｆ／Ｆと言う）である。
のパルス幅データとカウンタ１１の出力値を比較し、一
致したとき、一致信号を出力する第２コンパレータ、１
７は第１コンパレータ１５から出力する一致信号によっ
てセットされ、第１ＤＣ駆動パルスを出力し、カウンタ
１１のオーバーフロー信号によってリセットする第１フ
リップフロップ（以下単に第１Ｆ／Ｆと言う）である。
【００１９】１８は第２コンパレータ１６から出力する
一致信号によってセットされ、第２ＤＣ駆動パルスを出
力し、カウンタ１１のオーバーフロー信号によってリセ
ットする第２フリップフロップ（以下単に第２Ｆ／Ｆと
言う）、１９は上記Ｉ／Ｏポート２、プログラムメモリ
３、データメモリ４、第１Ａ／Ｄ変換部５、第２Ａ／Ｄ
変換部６、第３Ａ／Ｄ変換部７、マイクロプロセッサ
８、第１レジスタ９、第２レジスタ１０、カウンタ１
１、バス１２、第１クロック発生部１３、第２クロック
発生部１４、第１コンパレータ１５、第２コンパレータ
１６、第１Ｆ／Ｆ１７および第２Ｆ／Ｆ１８から構成さ
れた並列運転電源制御モジュールである。
一致信号によってセットされ、第２ＤＣ駆動パルスを出
力し、カウンタ１１のオーバーフロー信号によってリセ
ットする第２フリップフロップ（以下単に第２Ｆ／Ｆと
言う）、１９は上記Ｉ／Ｏポート２、プログラムメモリ
３、データメモリ４、第１Ａ／Ｄ変換部５、第２Ａ／Ｄ
変換部６、第３Ａ／Ｄ変換部７、マイクロプロセッサ
８、第１レジスタ９、第２レジスタ１０、カウンタ１
１、バス１２、第１クロック発生部１３、第２クロック
発生部１４、第１コンパレータ１５、第２コンパレータ
１６、第１Ｆ／Ｆ１７および第２Ｆ／Ｆ１８から構成さ
れた並列運転電源制御モジュールである。
【００２０】２０は第１ＤＣ駆動パルスの入力により、
出力を安定にするためのパルス幅制御を行う第１ＤＣ−
ＤＣコンバータ部、２１は第１非安定電圧入力、２２は
第１電流帰還部、２３はこの第１ＤＣ−ＤＣコンバータ
部２０、第１非安定電圧入力２１および第１電流帰還部
２２から構成し、第１安定化出力電圧２４を出力する第
１スイッチング電源モジュールである。
出力を安定にするためのパルス幅制御を行う第１ＤＣ−
ＤＣコンバータ部、２１は第１非安定電圧入力、２２は
第１電流帰還部、２３はこの第１ＤＣ−ＤＣコンバータ
部２０、第１非安定電圧入力２１および第１電流帰還部
２２から構成し、第１安定化出力電圧２４を出力する第
１スイッチング電源モジュールである。
【００２１】２５は第２ＤＣ駆動パルスの入力により出
力を安定にするためのパルス幅制御を行う第２ＤＣ−Ｄ
Ｃコンバータ部、２６は第２非安定電圧入力、２７は第
２電流帰還部、２８はこの第２ＤＣ−ＤＣコンバータ部
２５、第２非安定電圧２６および第２電流帰還部２７か
ら構成し、第２安定化出力電圧２９を出力する第２スイ
ッチング電源モジュールである。
力を安定にするためのパルス幅制御を行う第２ＤＣ−Ｄ
Ｃコンバータ部、２６は第２非安定電圧入力、２７は第
２電流帰還部、２８はこの第２ＤＣ−ＤＣコンバータ部
２５、第２非安定電圧２６および第２電流帰還部２７か
ら構成し、第２安定化出力電圧２９を出力する第２スイ
ッチング電源モジュールである。
【００２２】３０は第１スイッチング電源モジュール２
３の第１安定化出力電圧２４と第２スイッチング電源モ
ジュール２８の第２安定化出力電圧２９が並列に印加
し、安定化電源出力電圧が印加する安定化電源出力端
子、３１はこの安定化電源出力電圧が入力する論理回路
である。
３の第１安定化出力電圧２４と第２スイッチング電源モ
ジュール２８の第２安定化出力電圧２９が並列に印加
し、安定化電源出力電圧が印加する安定化電源出力端
子、３１はこの安定化電源出力電圧が入力する論理回路
である。
【００２３】次に、上記構成による並列運転電源制御方
式の動作について説明する。まず、並列電源制御モジュ
ール１９の第３Ａ／Ｄ変換部７は、第１スイッチング電
源モジュール２３の第１安定化出力電圧２４と第２スイ
ッチング電源モジュール２８の第２安定化出力電圧２９
が並列に印加して生じた安定化電源出力電圧に関する第
１のアナログデータＶを受信すると、マイクロプロセッ
サ８の制御により、この第３Ａ／Ｄ変換部７はこの第１
のアナログデータＶをデジタルデータに変換する。
式の動作について説明する。まず、並列電源制御モジュ
ール１９の第３Ａ／Ｄ変換部７は、第１スイッチング電
源モジュール２３の第１安定化出力電圧２４と第２スイ
ッチング電源モジュール２８の第２安定化出力電圧２９
が並列に印加して生じた安定化電源出力電圧に関する第
１のアナログデータＶを受信すると、マイクロプロセッ
サ８の制御により、この第３Ａ／Ｄ変換部７はこの第１
のアナログデータＶをデジタルデータに変換する。
【００２４】そして、マイクロプロセッサ８は、この第
１アナログデータＶに対応するデジタルデータとデータ
メモリ８に予め格納された基準電圧データとを比較し、
その電圧偏差値を求める。この電圧偏差値が予め定めら
れた許容範囲を外れている場合には、データメモリ８に
予め格納されている基準パルス幅データに、この電圧偏
差値を加算または減算し、これによって得られた結果を
第１パルス幅データとする。
１アナログデータＶに対応するデジタルデータとデータ
メモリ８に予め格納された基準電圧データとを比較し、
その電圧偏差値を求める。この電圧偏差値が予め定めら
れた許容範囲を外れている場合には、データメモリ８に
予め格納されている基準パルス幅データに、この電圧偏
差値を加算または減算し、これによって得られた結果を
第１パルス幅データとする。
【００２５】また、並列運転電源制御モジュール１９の
第１Ａ／Ｄ変換部５は、定期的に第１スイッチング電源
モジュール２３の第１安定化出力電圧２４に関する第２
のアナログデータＩ４を受信すると、マイクロプロセッ
サ８の制御により、この第２のアナログデータＩ４をデ
ジタルデータに変換する。
第１Ａ／Ｄ変換部５は、定期的に第１スイッチング電源
モジュール２３の第１安定化出力電圧２４に関する第２
のアナログデータＩ４を受信すると、マイクロプロセッ
サ８の制御により、この第２のアナログデータＩ４をデ
ジタルデータに変換する。
【００２６】同様に、並列運転電源制御モジュール１９
の第２Ａ／Ｄ変換部６は、定期的に第２スイッチング電
源モジュール２８の第２安定化出力電圧２９に関する第
２のアナログデータＩ５を受信すると、マイクロプロセ
ッサ８の制御により、この第２のアナログデータＩ５を
デジタルデータに変換する。
の第２Ａ／Ｄ変換部６は、定期的に第２スイッチング電
源モジュール２８の第２安定化出力電圧２９に関する第
２のアナログデータＩ５を受信すると、マイクロプロセ
ッサ８の制御により、この第２のアナログデータＩ５を
デジタルデータに変換する。
【００２７】そして、このマイクロプロセッサ８は、上
記の第２のアナログデータＩ４、Ｉ５にそれぞれ対応す
るデジタルデータの和と、それぞれの第２のアナログデ
ータＩ４、Ｉ５に対応するデジタルデータの並列接続台
数倍（ここでは２倍）したものをそれぞれ比較する。
記の第２のアナログデータＩ４、Ｉ５にそれぞれ対応す
るデジタルデータの和と、それぞれの第２のアナログデ
ータＩ４、Ｉ５に対応するデジタルデータの並列接続台
数倍（ここでは２倍）したものをそれぞれ比較する。
【００２８】そして、後者が前者よりも１Ａ以上大きけ
れば、第１のパルス幅データから１単位を差し引いて、
それを第２のパルス幅データとして生成し、逆に後者が
前者よりも１Ａ以上小さければ、第１のパルス幅データ
に１単位を加えて、これを第２のパルス幅データとして
生成する。
れば、第１のパルス幅データから１単位を差し引いて、
それを第２のパルス幅データとして生成し、逆に後者が
前者よりも１Ａ以上小さければ、第１のパルス幅データ
に１単位を加えて、これを第２のパルス幅データとして
生成する。
【００２９】これらの第２のパルス幅データは、それぞ
れ第２のアナログデータＩ４、Ｉ５に対応して生成さ
れ、第１レジスタ９および第２レジスタ１０に格納され
る。定常状態では、第１スイッチング電源モジュール２
３の出力電流と第２スイッチング電源モジュール２８の
出力電流が平衡するように動作する。
れ第２のアナログデータＩ４、Ｉ５に対応して生成さ
れ、第１レジスタ９および第２レジスタ１０に格納され
る。定常状態では、第１スイッチング電源モジュール２
３の出力電流と第２スイッチング電源モジュール２８の
出力電流が平衡するように動作する。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
係る並列運転電源制御方式によれば、並列運転電源制御
モジュールの制御にマイクロプロセッサを利用すること
により、出力電圧の安定化と並列接続されたスイッチン
グ電源モジュールの出力電流の平衡と安定化とを同時
に、しかも高精度で行うことができるという効果があ
る。
係る並列運転電源制御方式によれば、並列運転電源制御
モジュールの制御にマイクロプロセッサを利用すること
により、出力電圧の安定化と並列接続されたスイッチン
グ電源モジュールの出力電流の平衡と安定化とを同時
に、しかも高精度で行うことができるという効果があ
る。
【図１】本発明に係る並列運転電源制御方式の一実施例
を示すブロック図である。
を示すブロック図である。
１ 上位制御装置 ２ Ｉ／Ｏポート ３ プログラムメモリ ４ データメモリ ５ 第１Ａ／Ｄ変換部 ６ 第２Ａ／Ｄ変換部 ７ 第３Ａ／Ｄ変換部 ８ マイクロプロセッサ ９ 第１レジスタ １０ 第２レジスタ １１ カウンタ １５ 第１コンパレータ １６ 第２コンパレータ ２０ 第１ＤＣ−ＤＣコンパレータ ２３ 第１スイッチング電源モジュール ２５ 第２ＤＣ−ＤＣコンパレータ ２８ 第２スイッチング電源モジュール ３１ 論理回路
Claims (1)
- 【請求項１】 上位制御装置と、並列運転電源制御モジ
ュールと、各安定化電源出力端子を相互に並列接続した
複数台のスイッチング電源モジュールと、論理装置とを
備え、前記スイッチング電源モジュールは、その任意の
１点における安定化出力電圧を第１のアナログデータと
して検出して並列運転電源制御モジュールに出力し、ま
た、それぞれの出力電流を第２のアナログデータとして
検出して並列運転電源制御モジュールに出力し、並列運
転電源制御モジュールから出力する駆動パルスを受信
し、入力する非安定電圧を制御して安定化出力電圧を出
力し、前記並列運転電源制御モジュールは、前記第１の
アナログデータを受信してデジタル処理したデジタルデ
ータとデータメモリに予め格納されている基準電圧デー
タと比較して第１の偏差を求め、この第１の偏差が予め
定められた許容範囲を外れている場合には、データメモ
リに予め格納された基準パルス幅データに、この第１の
偏差を加算又は減算し、これによって得られた結果を第
１のパルス幅データとし、前記それぞれの第２のアナロ
グデータを受信してデジタル処理したそれぞれのデジタ
ルデータの和とそれぞれの並列接続台数倍したものとを
それぞれ比較し、後者が前者よりも１Ａ以上大きけれ
ば、第１のパルス幅データから１単位を差し引いた第２
のパルス幅データとし、後者が前者より１Ａ以上小さけ
れば、第１のパルス幅データに１単位を加えて第２のパ
ルス幅データとし、この第２のパルス幅データとクロッ
クパルスを計数したカウンタの計数値とを比較し、一致
したとき一致信号を出力してフリップフロップをセット
し、このカウンタのオーバフローでこのフリップフロッ
プをリセットして生成される駆動パルスを対応するスイ
ッチング電源モジュールに出力するように構成したこと
を特徴とする並列運転電源制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19743692A JP2771394B2 (ja) | 1992-07-02 | 1992-07-02 | 並列運転電源制御方式 |
| US08/085,037 US5594286A (en) | 1992-07-02 | 1993-07-02 | Power control system for electrical power supply modules |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19743692A JP2771394B2 (ja) | 1992-07-02 | 1992-07-02 | 並列運転電源制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0622453A true JPH0622453A (ja) | 1994-01-28 |
| JP2771394B2 JP2771394B2 (ja) | 1998-07-02 |
Family
ID=16374485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19743692A Expired - Fee Related JP2771394B2 (ja) | 1992-07-02 | 1992-07-02 | 並列運転電源制御方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5594286A (ja) |
| JP (1) | JP2771394B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3145942B2 (ja) * | 1997-02-18 | 2001-03-12 | 日本電気株式会社 | 電源システム |
| US6417580B1 (en) | 1999-10-25 | 2002-07-09 | General Electric Company | Power supply booster |
| KR20000017774A (ko) * | 1999-12-03 | 2000-04-06 | 김동연 | 디지털 전자기기의 전원공급 제어회로 및 전원공급 제어방법 |
| US20010024109A1 (en) * | 2000-02-21 | 2001-09-27 | Mark Sobkow | Power supply system |
| DE10047927B4 (de) * | 2000-09-27 | 2006-08-03 | Siemens Ag | Verfahren zur Vernetzung einer Regelungseinheit mit einem oder mehreren Leistungsteilen |
| EP1320167A1 (en) * | 2001-12-13 | 2003-06-18 | Magnetek S.p.A. | Current-sharing modular supply method and circuit |
| US7047110B2 (en) * | 2003-04-16 | 2006-05-16 | Intel Corporation | Method and apparatus for controlling a power supply |
| WO2004107526A1 (fr) * | 2003-06-03 | 2004-12-09 | Utstarcom (China) Co. Ltd. | Systeme d'alimentation electrique distribue |
| AT413911B (de) * | 2003-06-12 | 2006-07-15 | Aphona Kommunikationssysteme E | Sperrwandlerschaltung und spannungswandler mit mehreren ausgängen mit festem verhältnis der ausgangsspannungen |
| US7392405B2 (en) * | 2004-01-16 | 2008-06-24 | Ohm Power Solutions, Ltd. | Digitally controlled power supply |
| US8944822B2 (en) * | 2005-07-22 | 2015-02-03 | Appareo Systems, Llc | Synchronized video and synthetic visualization system and method |
| US9172481B2 (en) | 2012-07-20 | 2015-10-27 | Appareo Systems, Llc | Automatic multi-generational data caching and recovery |
| US9047717B2 (en) * | 2006-09-25 | 2015-06-02 | Appareo Systems, Llc | Fleet operations quality management system and automatic multi-generational data caching and recovery |
| US9202318B2 (en) | 2006-09-25 | 2015-12-01 | Appareo Systems, Llc | Ground fleet operations quality management system |
| US8565943B2 (en) * | 2006-09-25 | 2013-10-22 | Appereo Systems, LLC | Fleet operations quality management system |
| US7518264B1 (en) * | 2008-05-29 | 2009-04-14 | International Business Machines Corporation | Digital current share method for power supplies in parallel |
| US8150540B2 (en) | 2008-09-17 | 2012-04-03 | Lineage Power Corporation | Controller and method for controlling converters of disparate type |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4128771A (en) * | 1977-01-07 | 1978-12-05 | Palyn Associates, Inc. | Digitally controlled power system |
| US4451773A (en) * | 1982-04-02 | 1984-05-29 | Bell Telephone Laboratories, Incorporated | Rectifier control system for a DC power plant system |
| US4633412A (en) * | 1984-04-26 | 1986-12-30 | At&T Bell Laboratories | Option protocol arrangement for stored program rectifier controller |
| US4845637A (en) * | 1985-02-11 | 1989-07-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Feeder monitor arrangement for stored program controlled rectifier plant |
| JPS61254026A (ja) * | 1985-04-30 | 1986-11-11 | 三菱電機株式会社 | 交流出力変換装置の並列運転制御装置 |
| US4924170A (en) * | 1989-01-03 | 1990-05-08 | Unisys Corporation | Current sharing modular power supply |
-
1992
- 1992-07-02 JP JP19743692A patent/JP2771394B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-02 US US08/085,037 patent/US5594286A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2771394B2 (ja) | 1998-07-02 |
| US5594286A (en) | 1997-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0622453A (ja) | 並列運転電源制御方式 | |
| WO2019102587A1 (ja) | 並列電源装置 | |
| US20160342546A1 (en) | Paralleling Interface for power supply | |
| JP2858825B2 (ja) | 並列運転電源制御方式 | |
| JPH01209924A (ja) | 直流電源装置 | |
| US20210231748A1 (en) | Control device for industrial machines | |
| US20220329066A1 (en) | Control device for a dc-dc converter, dc-dc converter, and method for controlling a dc-dc converter | |
| JP2001309557A (ja) | 直列接続型定電流給電装置 | |
| JP2638178B2 (ja) | 並列運転電源制御方式 | |
| JPS58218867A (ja) | 並列運転電源制御方式 | |
| JP3313619B2 (ja) | 電源装置 | |
| JP4033273B2 (ja) | インバータの並列運転制御方法 | |
| JPH07194135A (ja) | インバータの制御装置 | |
| JP2803177B2 (ja) | 電源制御回路 | |
| JP2714806B2 (ja) | インバータ制御装置 | |
| JPH05227642A (ja) | 電源診断方式 | |
| JP3097070B2 (ja) | インバータの制御回路 | |
| JP2003037942A (ja) | 自動並列装置 | |
| RU1803891C (ru) | Устройство дл контрол параметров линейных стабилизаторов напр жени | |
| JPH0637606A (ja) | パルス信号生成回路 | |
| JPH0117334B2 (ja) | ||
| JP2020108273A (ja) | 電力分配システム | |
| JPH0211018A (ja) | アナログデータ入力装置 | |
| JPS5815980B2 (ja) | アナログ・ディジタル変換器 | |
| JPH0287932A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |