JPH0211018A - アナログデータ入力装置 - Google Patents
アナログデータ入力装置Info
- Publication number
- JPH0211018A JPH0211018A JP15945388A JP15945388A JPH0211018A JP H0211018 A JPH0211018 A JP H0211018A JP 15945388 A JP15945388 A JP 15945388A JP 15945388 A JP15945388 A JP 15945388A JP H0211018 A JPH0211018 A JP H0211018A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- differential amplifier
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 238000007599 discharging Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は放電用コンデンサの一端に駆動電圧を印加して
この放電用コンデンサの他端から取出した電圧信号をマ
ルチプレクサ回路で選択して送出するアナログデータ入
力装置に関する。
この放電用コンデンサの他端から取出した電圧信号をマ
ルチプレクサ回路で選択して送出するアナログデータ入
力装置に関する。
(従来の技術)
複数のアナログ電圧をコンピュータ等のデータ処理装置
へ入力する装置として例えば第2図に示すアナログデー
タ入力装置が使用されている。
へ入力する装置として例えば第2図に示すアナログデー
タ入力装置が使用されている。
すなわち、このアナログデータ入力装置は各チャンネル
#1.#2.・・・、#Nに対応して設けられたN個の
信号入力回路1と、各信号入力回路1から出力されたア
ナログの各電圧信号aを選択するマルチプレクサ回路2
とで構成されている。
#1.#2.・・・、#Nに対応して設けられたN個の
信号入力回路1と、各信号入力回路1から出力されたア
ナログの各電圧信号aを選択するマルチプレクサ回路2
とで構成されている。
前記各信号入力回路1において、放電用コンデンサ4の
一端(B側)には図示しない電源回路から直流の駆動電
圧VDが印加されており、放電用コンデンサ4の他端(
A側)は放電用スイッチ5を介して定電流源6の出力端
子に接続されている。
一端(B側)には図示しない電源回路から直流の駆動電
圧VDが印加されており、放電用コンデンサ4の他端(
A側)は放電用スイッチ5を介して定電流源6の出力端
子に接続されている。
放電用コンデンサ4のA側端子はバッファアップ7およ
び抵抗8を介して差動アンプ9の(−)個入力端子に接
続されている。また、放電用コンデンサ4のB側端子は
分圧抵抗10.11を介して差動アンプ9の(十)個入
力端子に接続されている。この差動アンプ9の出力端子
と(−)側入力端子との間はフィードバック用の抵抗1
2が介挿されている。そして、この差動アンプ9の出力
信号が電圧信号aとしてマルチプレクサ回路2へ入力さ
れる。
び抵抗8を介して差動アンプ9の(−)個入力端子に接
続されている。また、放電用コンデンサ4のB側端子は
分圧抵抗10.11を介して差動アンプ9の(十)個入
力端子に接続されている。この差動アンプ9の出力端子
と(−)側入力端子との間はフィードバック用の抵抗1
2が介挿されている。そして、この差動アンプ9の出力
信号が電圧信号aとしてマルチプレクサ回路2へ入力さ
れる。
このようなアナログデータ入力装置において、各信号入
力回路1の各放電用コンデンサ4のB側端子には?IS
49回路から駆動電圧vpが印加されている。そして
、放電用スイッチ5が開放された状態であれば、放電用
コンデンサ4は前記駆動電圧VDにて充電されている。
力回路1の各放電用コンデンサ4のB側端子には?IS
49回路から駆動電圧vpが印加されている。そして
、放電用スイッチ5が開放された状態であれば、放電用
コンデンサ4は前記駆動電圧VDにて充電されている。
しかして、放電用コンデンサ4のA側端子は接地電位に
対して負の一定電位となる。つたがって、バッファアッ
プ7の出力電位も負の一定電位となる。差動アンプ9の
(+)側入力端子には駆動電圧VDを分圧抵抗10.1
1で分圧した駆動電圧VDに対応する一定電圧が入力さ
れているので、差動アンプ9からA側端子の電位を反転
した値に対応する電圧信号aが出力される。
対して負の一定電位となる。つたがって、バッファアッ
プ7の出力電位も負の一定電位となる。差動アンプ9の
(+)側入力端子には駆動電圧VDを分圧抵抗10.1
1で分圧した駆動電圧VDに対応する一定電圧が入力さ
れているので、差動アンプ9からA側端子の電位を反転
した値に対応する電圧信号aが出力される。
そして、この状態で放電用スイッチ5を投入すると、定
電流源6から放電用コンデンサ4に充電電流が流入開始
し、結果的に放電用コンデンサ4に充電されていた電荷
が放電開始し、A側端子の電位は一定の放電曲線を描い
て上昇開始する。その結果、差動アンプ9から出力され
る電圧信号aも低下開始する。そして、一定時間が経過
すると、放電用コンデンサ4の全部の電荷が放電して、
A側端子の電位は接地電位となる。そして、放電用スイ
ッチ5を開放すると、放電用コンデンサ4は駆動電圧V
Dにて再び元の一定値まで充電される。
電流源6から放電用コンデンサ4に充電電流が流入開始
し、結果的に放電用コンデンサ4に充電されていた電荷
が放電開始し、A側端子の電位は一定の放電曲線を描い
て上昇開始する。その結果、差動アンプ9から出力され
る電圧信号aも低下開始する。そして、一定時間が経過
すると、放電用コンデンサ4の全部の電荷が放電して、
A側端子の電位は接地電位となる。そして、放電用スイ
ッチ5を開放すると、放電用コンデンサ4は駆動電圧V
Dにて再び元の一定値まで充電される。
すると、差動アンプ9から出力される電圧信号aも元の
値へ戻る。
値へ戻る。
各信号入力回路1の電圧信号aは次のマルチプレクサ回
路2でもって選択され、指定されたチャンネルの電圧信
号すがデータ処理装置のA/D変換回路へ入力される。
路2でもって選択され、指定されたチャンネルの電圧信
号すがデータ処理装置のA/D変換回路へ入力される。
なお、データ処理装置はこのようなアナログデータ入力
装置から入力されたデータを用いて例えば面積計算等を
行なう。
装置から入力されたデータを用いて例えば面積計算等を
行なう。
しかしながら、第2図のように構成されたアナログデー
タ入力装置は次のような問題があった。
タ入力装置は次のような問題があった。
すなわち、前記各信号入力回路1は一つの印刷配線基板
上にNチャンネル分実装されている。よって、差動アン
プ9もN台必要となる。なお、この差動アンプ9は、電
源回路から出力される駆動電圧VDの電圧値が変動する
と、その電圧変動に対応して放電用コンデンサ4のA側
端子の電位も変動するので、この変動分を補正するため
に設けられている。
上にNチャンネル分実装されている。よって、差動アン
プ9もN台必要となる。なお、この差動アンプ9は、電
源回路から出力される駆動電圧VDの電圧値が変動する
と、その電圧変動に対応して放電用コンデンサ4のA側
端子の電位も変動するので、この変動分を補正するため
に設けられている。
よって、差動アンプ9を各信号入力回路1毎に設ける必
要があるので、部品点数が増大して、装置全体の回路構
成が複雑になるとともに、製造費が上昇する問題があっ
た。
要があるので、部品点数が増大して、装置全体の回路構
成が複雑になるとともに、製造費が上昇する問題があっ
た。
(発明が解決しようとする課題)
このように従来のアナログデータ入力装置においては、
部品点数が増大して、装置全体の回路構成が複雑になる
とともに、製造費が上昇する問題があった。
部品点数が増大して、装置全体の回路構成が複雑になる
とともに、製造費が上昇する問題があった。
本発明は、駆動電圧変動補正用の差動アンプをマルチプ
レクサ回路の出力段に介挿することによって、各信号入
力回路から差動アンプを除去でき、全体の回路構成を簡
素化でき、かつ製造費を低減できるアナログデータ入力
装置を提供することを目的とする。
レクサ回路の出力段に介挿することによって、各信号入
力回路から差動アンプを除去でき、全体の回路構成を簡
素化でき、かつ製造費を低減できるアナログデータ入力
装置を提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
上記課題を解消するために本発明のアナログデータ入力
装置においては、放電用コンデンサの一端に駆動電圧を
印加し、この放電用コンデンサの他端の電位を電圧信号
としてバッファアップを介して取出す複数の信号入力回
路と、この各信号入力回路から出力される各電圧信号を
選択するマルチプレクサ回路と、このマルチプレクサ回
路から出力される電圧信号と各信号入力回路の放電用コ
ンデンサに共通に印加する駆動電圧との間の差電圧を最
終電圧信号として出力する差動アンプとを備えたもので
ある。
装置においては、放電用コンデンサの一端に駆動電圧を
印加し、この放電用コンデンサの他端の電位を電圧信号
としてバッファアップを介して取出す複数の信号入力回
路と、この各信号入力回路から出力される各電圧信号を
選択するマルチプレクサ回路と、このマルチプレクサ回
路から出力される電圧信号と各信号入力回路の放電用コ
ンデンサに共通に印加する駆動電圧との間の差電圧を最
終電圧信号として出力する差動アンプとを備えたもので
ある。
(作用)
このような構成のアナログデータ入力装置であれば、各
信号入力回路の放電用コンデンサに充電電圧を供給する
駆動電圧は共通して一つの電源回路から出力されるので
、この駆動電圧が変動すると各信号入力回路の放電用コ
ンデンサの他端の電位も共通して変動する。よって、バ
ッファアップを介して各信号入力回路から出力される電
圧信号も共通に変動する。したがって、マルチプレクサ
回路にて選択された電圧信号も駆動電圧の変動に同期し
て変動する。よって、差動アンプでこの選択された電圧
信号と駆動電圧との差電圧を取り、その差電圧を最終電
圧信号とすれば、その最終電圧信号から駆動電圧の変動
分が除去される。よって、差動アンプは1台のみでよい
。
信号入力回路の放電用コンデンサに充電電圧を供給する
駆動電圧は共通して一つの電源回路から出力されるので
、この駆動電圧が変動すると各信号入力回路の放電用コ
ンデンサの他端の電位も共通して変動する。よって、バ
ッファアップを介して各信号入力回路から出力される電
圧信号も共通に変動する。したがって、マルチプレクサ
回路にて選択された電圧信号も駆動電圧の変動に同期し
て変動する。よって、差動アンプでこの選択された電圧
信号と駆動電圧との差電圧を取り、その差電圧を最終電
圧信号とすれば、その最終電圧信号から駆動電圧の変動
分が除去される。よって、差動アンプは1台のみでよい
。
(実施例)
以下本発明の一実施例を図面を用いて説明する。
第1図は実施例のアナログデータ入力装置の概略構成を
示す回路図である。すなわち、この実施例装置は、第2
図と同様に各チャンネル#1゜#2.・・・、#Nに対
応して設けられたN個の信号入力回路21と、各信号入
力回路21から出力されたアナログの各電圧信号Cを選
択するマルチプレクサ回路22と、このマルチプレクサ
回路22から出力された電圧信号dと駆動電圧との差電
圧を出力する1台の差動アンプ23とで構成されている
。
示す回路図である。すなわち、この実施例装置は、第2
図と同様に各チャンネル#1゜#2.・・・、#Nに対
応して設けられたN個の信号入力回路21と、各信号入
力回路21から出力されたアナログの各電圧信号Cを選
択するマルチプレクサ回路22と、このマルチプレクサ
回路22から出力された電圧信号dと駆動電圧との差電
圧を出力する1台の差動アンプ23とで構成されている
。
前記各信号入力回路21において、放電用コンデンサ2
4のB側端子には図示しない電源回路から直流の駆動電
圧VDが印加されており、放電用コンデンサ24のA側
端子は放電用スイッチ25を介して定電流源26の出力
端子に接続されている。
4のB側端子には図示しない電源回路から直流の駆動電
圧VDが印加されており、放電用コンデンサ24のA側
端子は放電用スイッチ25を介して定電流源26の出力
端子に接続されている。
放電用コンデンサ24のA側端子の電位はバッファアッ
プ27を介して電圧信号Cとしてこの信号入力回路21
から出力される。
プ27を介して電圧信号Cとしてこの信号入力回路21
から出力される。
また、各信号入力回路21の放電用コンデンサ24のB
側端子へ共通に充電電圧を供給する駆動電圧VDは、分
圧抵抗2B、2gで分圧されて差動アンプ23の(+)
個入力端子へ入力される。
側端子へ共通に充電電圧を供給する駆動電圧VDは、分
圧抵抗2B、2gで分圧されて差動アンプ23の(+)
個入力端子へ入力される。
この差動アンプ23の(=)個入力端子にはマルチプレ
クサ回路22から出力された電圧信号dが抵抗30を介
して人力される。さらに、差動アンプ23の出力端子と
(−)個入力端子との間にはフ、イードバック用の抵抗
3]が接続されている。
クサ回路22から出力された電圧信号dが抵抗30を介
して人力される。さらに、差動アンプ23の出力端子と
(−)個入力端子との間にはフ、イードバック用の抵抗
3]が接続されている。
そして、この差動アンプ23の出力信号が最終電圧信号
eとしてデータ処理装置のA/D変換器へ送出さる。
eとしてデータ処理装置のA/D変換器へ送出さる。
このように構成されたアナログデータ人力装置において
、各信号入力回路21の各放電用コンデンサ24のB側
端子には電源回路から駆動電圧■。が印加されている。
、各信号入力回路21の各放電用コンデンサ24のB側
端子には電源回路から駆動電圧■。が印加されている。
そして、放電スイッチ25が開放された状態であれば、
放電用コンデンサ24は前記駆動電圧VDにて一定値に
充電されている。しかして、放電用コンデンサ24のA
側端子は接地電位に対して負の一定電位となる。つたが
って、バッファアップ27の出力電位、すなわちこの信
号入力回路21からマルチプレクサ回路22へ出力され
る電圧信号Cも負の一定電位となる。
放電用コンデンサ24は前記駆動電圧VDにて一定値に
充電されている。しかして、放電用コンデンサ24のA
側端子は接地電位に対して負の一定電位となる。つたが
って、バッファアップ27の出力電位、すなわちこの信
号入力回路21からマルチプレクサ回路22へ出力され
る電圧信号Cも負の一定電位となる。
そして、この状態で放電用スイッチ25を投入すると、
定電流源26から放電用コンデンサ24へ充ffi?l
i流が流入開始し、A側端子の電位が入力されるバッフ
ァアップ27から出力される電圧信号Cは一定の放電曲
線を描いて上昇開始する。
定電流源26から放電用コンデンサ24へ充ffi?l
i流が流入開始し、A側端子の電位が入力されるバッフ
ァアップ27から出力される電圧信号Cは一定の放電曲
線を描いて上昇開始する。
そして、一定時間が経過すると、放電用コンデンサ24
の全部の電荷が放電して、A側端子の電位は接地電位と
なる。そして、放電用スイッチ25を開放すると、放電
用コンデンサ24は駆動電圧VDにて再び一定値まで充
電される。すると、バッファアップ27から出力される
電圧信号Cも元の値へ戻る。
の全部の電荷が放電して、A側端子の電位は接地電位と
なる。そして、放電用スイッチ25を開放すると、放電
用コンデンサ24は駆動電圧VDにて再び一定値まで充
電される。すると、バッファアップ27から出力される
電圧信号Cも元の値へ戻る。
各信号入力回路21の電圧信号Cは次のマルチプレクサ
回路22でもって選択され、指定されたチャンネルの電
圧信号dが差動アンプ23の(=)個入力端子へ入力さ
れる。差動アンプ23の(+)個入力端子には駆動電圧
VDを分圧抵抗28゜29で分圧した駆動電圧VDに対
応する電圧が人力されているので、差動アンプ23から
A側端子の電位を反転した値に対応する最終電圧信号e
がデータ処理装置のA/D変換器へ送出さる。
回路22でもって選択され、指定されたチャンネルの電
圧信号dが差動アンプ23の(=)個入力端子へ入力さ
れる。差動アンプ23の(+)個入力端子には駆動電圧
VDを分圧抵抗28゜29で分圧した駆動電圧VDに対
応する電圧が人力されているので、差動アンプ23から
A側端子の電位を反転した値に対応する最終電圧信号e
がデータ処理装置のA/D変換器へ送出さる。
このようなデータ人力装置において、何等かの要因にて
電源回路から出力されている駆動電圧VDが変動すると
、各信号入力回路21の放電用コンデンサ24のA側端
子の電位も共通に変動する。よって、バッファアップ2
7を介して各信号入力回路21から出力される各電圧信
号Cも共通に変動する。その結果、マルチプレクサ回路
22にて選択された電圧信号dも前記駆動電圧VDの変
動に同期して変動する。
電源回路から出力されている駆動電圧VDが変動すると
、各信号入力回路21の放電用コンデンサ24のA側端
子の電位も共通に変動する。よって、バッファアップ2
7を介して各信号入力回路21から出力される各電圧信
号Cも共通に変動する。その結果、マルチプレクサ回路
22にて選択された電圧信号dも前記駆動電圧VDの変
動に同期して変動する。
そして、差動アンプ23にてこの駆動電圧VDの分圧電
圧から前記電圧信号dを差引くことにより、電圧変動分
が相殺される。すなわち、差動アンプ23から出力され
る最終電圧信号eから駆動電圧VDの電圧変動に起因す
る電圧変動成分を除去できる。
圧から前記電圧信号dを差引くことにより、電圧変動分
が相殺される。すなわち、差動アンプ23から出力され
る最終電圧信号eから駆動電圧VDの電圧変動に起因す
る電圧変動成分を除去できる。
このように、マルチプレクサ回路22の出力段に差動ア
ンプ23を設けることによって、従来各信号入力回路毎
に設けていた差動アンプを除去できる。よって、従来N
台必要であった差動アンプが1台のみでよい。しかして
、各信号入力回路の回路構成を簡素化でき、データ入力
装置全体を小型に形成でき、かつ製造費を大幅に低減で
きる。
ンプ23を設けることによって、従来各信号入力回路毎
に設けていた差動アンプを除去できる。よって、従来N
台必要であった差動アンプが1台のみでよい。しかして
、各信号入力回路の回路構成を簡素化でき、データ入力
装置全体を小型に形成でき、かつ製造費を大幅に低減で
きる。
また、装置の稼働に先立ってゲイン調整すべき差動アン
プの数が減少するので調整作業が簡素化される。さらに
、全体の部品点数が現象するので故障発生率を低減でき
、かつ信頼圧も向上できる。
プの数が減少するので調整作業が簡素化される。さらに
、全体の部品点数が現象するので故障発生率を低減でき
、かつ信頼圧も向上できる。
[発明の効果]
以上説明したように本発明のデータ入力装置によれば、
駆動電圧変動補正用の差動アンプをマルチプレクサ回路
の出力段に介挿している。よって、各信号入力回路から
差動アンプを除去でき、全体の回路構成を簡素化でき、
かつ製造費を低減できる。さらに装置全体の信頼性を向
上できる。
駆動電圧変動補正用の差動アンプをマルチプレクサ回路
の出力段に介挿している。よって、各信号入力回路から
差動アンプを除去でき、全体の回路構成を簡素化でき、
かつ製造費を低減できる。さらに装置全体の信頼性を向
上できる。
第1図は本発明の一実施例に係わるアナログデータ入力
装置を示す回路図、第2図は従来のアナログデータ入力
装置を示す回路図である。 21・・・信号入力回路、22・・・マルチプレクサ回
路、23・・・差動アンプ、24・・・放電用コンデン
サ、25・・・放電用スイッチ、26・・・定電流源、
27・・・バッファアップ。
装置を示す回路図、第2図は従来のアナログデータ入力
装置を示す回路図である。 21・・・信号入力回路、22・・・マルチプレクサ回
路、23・・・差動アンプ、24・・・放電用コンデン
サ、25・・・放電用スイッチ、26・・・定電流源、
27・・・バッファアップ。
Claims (1)
- 放電用コンデンサの一端に駆動電圧を印加し、この放電
用コンデンサの他端の電位を電圧信号としてバッファア
ップを介して取出す複数の信号入力回路と、この各信号
入力回路から出力される各電圧信号を選択するマルチプ
レクサ回路と、このマルチプレクサ回路から出力される
電圧信号と前記各信号入力回路の放電用コンデンサに共
通に印加する駆動電圧との間の差電圧を最終電圧信号と
して出力する差動アンプとを備えたことを特徴とするア
ナログデータ入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15945388A JPH0211018A (ja) | 1988-06-29 | 1988-06-29 | アナログデータ入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15945388A JPH0211018A (ja) | 1988-06-29 | 1988-06-29 | アナログデータ入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0211018A true JPH0211018A (ja) | 1990-01-16 |
Family
ID=15694092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15945388A Pending JPH0211018A (ja) | 1988-06-29 | 1988-06-29 | アナログデータ入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0211018A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007114265A1 (ja) * | 2006-03-31 | 2007-10-11 | Thine Electronics, Inc. | アナログマルチプレクサ |
JP2020156052A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社ケーヒン | 多チャンネル回路 |
-
1988
- 1988-06-29 JP JP15945388A patent/JPH0211018A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007114265A1 (ja) * | 2006-03-31 | 2007-10-11 | Thine Electronics, Inc. | アナログマルチプレクサ |
JP2020156052A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社ケーヒン | 多チャンネル回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3564228B2 (ja) | 電源バランス回路 | |
US6888526B2 (en) | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same | |
JPH0621966B2 (ja) | 電流源装置 | |
US5444446A (en) | Apparatus and method for duplicating currents | |
JPH0211018A (ja) | アナログデータ入力装置 | |
US6583746B2 (en) | A/D converter with high speed input circuit | |
US5144310A (en) | A/D converter utilizing successive approximation | |
US4542332A (en) | Precision current-source arrangement | |
US6822599B2 (en) | Integrated circuit and A/D conversion circuit | |
US6814419B2 (en) | Normalization of head driver current for solid ink jet printhead | |
JP3979720B2 (ja) | サンプルアンドホールド回路 | |
JP3130007B2 (ja) | 逐次比較型a/dコンバータ回路 | |
US6919835B2 (en) | Infinite electronic integrator | |
JPS5837568A (ja) | ドツト・コネクタ回路 | |
JP3059263B2 (ja) | アナログーデジタル変換器 | |
KR100223861B1 (ko) | 액정표시소자의 크로스토크 보상장치 | |
JP3334469B2 (ja) | 高圧電源装置 | |
JPS6245360Y2 (ja) | ||
JPH0430814Y2 (ja) | ||
EP0604168A1 (en) | Cascadable flash analog-digital converters | |
JPH11122111A (ja) | Da変換方法とda変換装置 | |
JP3500548B2 (ja) | 電源回路 | |
JPH08221503A (ja) | 内積演算器 | |
JPH0552677A (ja) | ホイートストンブリツジ型ロードセルの励振回路 | |
JPH10319055A (ja) | 電圧比較回路 |