JP2020156052A

JP2020156052A - 多チャンネル回路

Info

Publication number: JP2020156052A
Application number: JP2019055411A
Authority: JP
Inventors: 貴紀熱海; Takanori Atami; 貴之宇都; Takayuki Utsu
Original assignee: Keihin Corp
Current assignee: Keihin Corp
Priority date: 2019-03-22
Filing date: 2019-03-22
Publication date: 2020-09-24
Anticipated expiration: 2039-03-22
Also published as: JP7308635B2

Abstract

【課題】コストアップや実装面積の増大を従来よりも抑制しつつチャンネル間クロストークを抑制する。【解決手段】多チャンネルの入力信号に所定の信号処理を施す多チャンネル回路であって、複数の入力端子と、入力端が入力端子に各々接続され、入力端子を順次選択して出力端に接続するマルチプレクサと、自らの入力端がマルチプレクサの出力端に接続されるアンプと、自らの入力端がアンプの出力端に接続され、入力信号に所定の信号処理を施す単一の信号処理部と、マルチプレクサを制御する制御部とを備え、制御部は、先にアンプに入力された入力信号の残留電荷がより低減する入力信号の入力順序となるようにマルチプレクサを制御する。【選択図】図２

Description

本発明は、多チャンネル回路に関する。

下記特許文献１には、左右水平２チャンネル同時出力を有する固体撮像素子を用いた撮像装置において、サンプルホールド回路とＡ／Ｄ変換器との間にクロストーク除去回路を設ける技術が開示されている。

特開２００２−０４４５３０号公報

ところで、上記背景技術では、チャンネル毎にサンプルホールド回路とＡ／Ｄ変換器との間にクロストーク除去回路を設けるので、チャンネル数に相当する個数のクロストーク除去回路が必要となる。しかしながら、クロストーク除去回路の個数の増加は、コストアップや実装面積の増大等を招来させるので好ましくない。

本発明は、上述した事情に鑑みてなされたものであり、コストアップや実装面積の増大を従来よりも抑制しつつチャンネル間クロストークを抑制することが可能な多チャンネルＡ／Ｄ変換装置の提供を目的とする。

上記目的を達成するために、本発明では、多チャンネル回路に係る第１の解決手段として、多チャンネルの入力信号に所定の信号処理を施す多チャンネル回路であって、複数の入力端子と、入力端が前記入力端子に各々接続され、前記入力端子を順次選択して出力端に接続するマルチプレクサと、自らの入力端が前記マルチプレクサの出力端に接続されるアンプと、自らの入力端が前記アンプの出力端に接続され、前記入力信号に所定の信号処理を施す単一の信号処理部と、前記マルチプレクサを制御する制御部とを備え、前記制御部は、先に前記アンプに入力された前記入力信号の残留電荷がより低減する前記入力信号の入力順序となるように前記マルチプレクサを制御する、という手段を採用する。

本発明では、多チャンネル回路に係る第２の解決手段として、上記第１の解決手段において、前記アンプは、並列接続された状態で複数設けられ、複数の前記アンプの出力端を択一的に選択して前記信号処理部に接続するアンプ選択回路をさらに備え、前記制御部は、同一の前記アンプから出力される前記入力信号が前記信号処理部に連続して入力されないように前記マルチプレクサ及び前記アンプ選択回路を制御する、という手段を採用する。

本発明では、多チャンネル回路に係る第３の解決手段として、上記第１の解決手段において、前記アンプは、並列接続された状態で複数設けられ、複数の前記アンプの出力端を択一的に選択して前記信号処理部に接続するアンプ選択回路をさらに備え、前記制御部は、前記入力端子の個数が前記入力信号のチャンネル数よりも多い場合に、信号インピーダンスが最も高い前記入力信号を第１順番とし、かつ、途中に無信号が配置された状態で前記入力信号が前記信号処理部に連続して入力するように前記マルチプレクサ及び前記アンプ選択回路を制御する、という手段を採用する。

本発明では、多チャンネル回路に係る第４の解決手段として、上記第１〜第３のいずれかの解決手段において、前記信号処理部は、前記入力信号にＡ／Ｄ変換処理を施すＡ／Ｄ変換回路である、という手段を採用する。

本発明では、多チャンネル回路に係る第５の解決手段として、上記第４の解決手段において、前記入力信号は、電池電圧を示す電圧信号であり、前記信号処理部は、前記電圧信号をＡ／Ｄ変換処理して前記電池電圧を検出する、という手段を採用する。

本発明によれば、コストアップや実装面積の増大を従来よりも抑制しつつチャンネル間クロストークを抑制することが可能である。

本発明の一実施形態に係る電池電圧検出装置の構成を示す回路図である。本発明の一実施形態における入力信号（電圧信号）の取込順序を示す第１の特性表である。本発明の一実施形態における入力信号（電圧信号）の取込順序を示す第２の特性表である。

以下、図面を参照して、本発明の一実施形態について説明する。
本実施形態に係る電池電圧検出装置は、組電池を構成する多数の電池セルの電圧（セル電圧）を多チャンネルの入力信号として取り込み、所定の信号処理として入力信号にＡ/Ｄ変換処理を行う多チャンネル回路である。この電池電圧検出装置は、図１に示すように、入力部１、自己診断機能部２、マルチプレクサ３、増幅部４及びプロセッサ５を備えている。

入力部１は、第１〜第２０入力端子を備えているが、図１では便宜的に第１〜第9端子を示している。図1及び図２に示すように、第１入力端子は端子名が「AN000」であり、第２入力端子は端子名が「AN001」であり、第３入力端子は端子名が「AN002」である。

第４入力端子は端子名が「AN003」であり、第５入力端子は端子名が「AN010」であり、第６入力端子は端子名が「AN011」である。第７入力端子は端子名が「AN012」であり、第８入力端子は端子名が「AN013」である。第９入力端子は端子名が「AN020」である。

また、図２に示すように、第１０入力端子は端子名が「AN021」であり、第１１入力端子は端子名が「AN022」であり、第１２入力端子は端子名が「AN023」である。第１３入力端子は端子名が「AN030」であり、第１４入力端子は端子名が「AN031」であり、第１５入力端子は端子名が「AN032」である。

第１６入力端子は端子名が「AN033」であり、第１７入力端子は端子名が「AN040」であり、第１８入力端子は端子名が「AN041」である。また、第１９入力端子は端子名が「AN042」であり、第２０入力端子は端子名が「AN043」である。

これら第１〜第２０入力端子の殆ど（１３個）には、図２に示すように機能が割り付けられているが、一部（７個）は機能が割り付けられていない空端子つまり無信号の端子（無信号端子）である。機能が割り付けらた端子には、外部から多チャンネルの電圧信号が入力信号として入力される。すなわち、本実施形態における入力部１は、入力端子の個数（２０個）が入力信号のチャンネル数（１３個）よりも多く設定されている。

すなわち、第１入力端子AN000は、第１チャンネルの電圧信号（システム電源電圧入力１）が入力される端子であり、第２入力端子AN001は空端子（無信号端子）であり、第３入力端子AN002は第２チャンネルの電圧信号（システム電源電圧入力２）が入力される端子である。第４入力端子AN003は空端子（無信号端子）であり、第５入力端子AN010は第３チャンネルの電圧信号（センサ電圧入力９）が入力される端子であり、第６入力端子AN011は空端子（無信号端子）である。

第７入力端子AN012は第４チャンネルの電圧信号（センサ電圧入力１０）が入力される端子であり、第８入力端子AN013は空端子（無信号端子）であり、第９入力端子AN020は第５チャンネルの電圧信号（バッテリ電圧）が入力される端子である。第１０入力端子AN021は空端子（無信号端子）であり、第１１入力端子AN022は第６チャンネルの電圧信号（内部電源電圧）が入力される端子であり、第１２入力端子AN023は空端子（無信号端子）である。

第１３入力端子AN030は第７チャンネルの電圧信号（Ｉ／Ｆ識別入力１）が入力される端子であり、第１４入力端子AN031は第８チャンネルの電圧信号（Ｉ／Ｆ識別入力２）が入力される端子である。第１５入力端子AN032は第９チャンネルの電圧信号（センサ電圧入力１）が入力される端子であり、第１６入力端子AN033は第１０チャンネルの電圧信号（センサ電圧入力３）が入力される端子である。

第１７入力端子AN040は第１１チャンネルの電圧信号（センサ電圧入力５）が入力される端子であり、第１８入力端子AN041は第１２チャンネルの電圧信号（センサ電圧入力７）が入力される端子である。また、第１９入力端子AN042は第１３チャンネルの電圧信号（センサ電圧入力１１）が入力される端子であり、第２０入力端子AN043は空端子（無信号端子）である。

自己診断機能部２は、第１〜第２０入力端子に接続される外部接続線の健全性を確認するための機能要素である。すなわち、自己診断機能部２は、入力信号を第１〜第２０入力端子の一部に伝送する外部接続線の断線を確認するための回路であり、図示するように第１〜第２０入力端子毎に設けられた開閉回路である。

各開閉回路は、図示するように一対の開閉スイッチと抵抗器とから構成されており、一方の開閉スイッチで第１〜第２０入力端子とマルチプレクサ３の各入力端とを接続／非接続に切り替えると共に、非接続において他方の開閉スイッチでマルチプレクサ３の各入力端を上記抵抗器を介して短絡させる。なお、このような開閉回路はプロセッサ５によって制御される。

マルチプレクサ３は、２０個の入力端ａ１〜ａ２０と５個の出力端ｂ１〜ｂ５を備える選択回路であり、入力端ａ１〜ａ２０を順次選択して出力端ｂ１〜ｂ５に接続する。第１の出力端ｂ１は、図示するように入力端ａ１〜ａ２０のいずれか１つに選択的に接続される。第２の出力端ｂ２は、入力端ａ１、入力端ａ５、入力端ａ９、入力端ａ１３、入力端ａ１７のいずれか１つに選択的に接続される。

第３の出力端ｂ３は、入力端ａ２、入力端ａ６、入力端ａ１０、入力端ａ１４、入力端ａ１８のいずれか１つに選択的に接続される。第４の出力端ｂ４は、入力端ａ３、入力端ａ７、入力端ａ１１、入力端ａ１５、入力端ａ１９のいずれか１つに選択的に接続される。第５の出力端ｂ５は、入力端ａ４、入力端ａ８、入力端ａ１２、入力端ａ１６、入力端ａ２０のいずれか１つに選択的に接続される。

ここで、第１〜第２０入力端子は、４つのグループ（物理チャンネルグループ）に分割されている。マルチプレクサ３は、この物理チャンネルグループに対応して４つの出力端ｂ２〜ｂ５を備えている。

すなわち、第２の出力端ｂ２は、入力端ａ１つまり第１入力端子AN000、入力端ａ５つまり第５入力端子AN010、入力端ａ９つまり第９入力端子AN020、入力端ａ１３つまり第１３入力端子AN030、入力端ａ１７つまり第１７入力端子AN040からなる第０物理チャンネルグループに対応する。

第３の出力端ｂ３は、入力端ａ２つまり第２入力端子AN001、入力端ａ６つまり第６入力端子AN011、入力端ａ１０つまり第１０入力端子AN021、入力端ａ１４つまり第１４入力端子AN031、入力端ａ１８つまり第１８入力端子AN041からなる第１物理チャンネルグループに対応する。

第４の出力端ｂ４は、入力端ａ３つまり第３入力端子AN002、入力端ａ７つまり第７入力端子AN012、入力端ａ１１つまり第１１入力端子AN022、入力端ａ１５つまり第１５入力端子AN032、入力端ａ１９つまり第１９入力端子AN042からなる第２物理チャンネルグループに対応する。

第５の出力端ｂ５は、入力端ａ４つまり第４入力端子AN003、入力端ａ８つまり第８入力端子AN013、入力端ａ１２つまり第１２入力端子AN023、入力端ａ１６つまり第１６入力端子AN033、入力端ａ２０つまり第２０入力端子AN043からなる第３物理チャンネルグループに対応する。

増幅部４は、上述した物理チャンネルグループ毎に設けられた第１〜第４アンプ４ａ〜４ｄと、第１〜第５スイッチ４ｅ〜４ｉとを備えている。第１〜第４アンプ４ａ〜４ｄは、並列接続された状態で複数（４つ）設けられており、入力端に入力された入力信号を所定の増幅度で増幅して出力端に出力する。

このような第１〜第４アンプ４ａ〜４ｄのうち、第１アンプ４ａは、第０物理チャンネルグループに対応して設けられており、入力端がチャンネルマルチプレクサ３の第２の出力端ｂ２に接続され、出力端が第２スイッチ４ｆの一方の接点に接続されている。第２アンプ４ｂは、第１物理チャンネルグループに対応して設けられており、入力端がチャンネルマルチプレクサ３の第３の出力端ｂ３に接続され、出力端が第３スイッチ４ｇの一方の接点に接続されている。

第３アンプ４ｃは、第２物理チャンネルグループに対応して設けられており、入力端がチャンネルマルチプレクサ３の第４の出力端ｂ４に接続され、出力端が第４スイッチ４ｈの一方の接点に接続されている。第４アンプ４ｄは、第３物理チャンネルグループに対応して設けられており、入力端がマルチプレクサ３の第５の出力端ｂ５に接続され、出力端が第５スイッチ４ｉの一方の接点に接続されている。

第１スイッチ４ｅは、一方の接点がマルチプレクサ３の第１の出力端ｂ１に接続され、他方の接点がプロセッサ５のＡＤ入力端に接続されている。第２スイッチ４ｆは、一方の接点が第１アンプ４ａの出力端に接続され、他方の接点がプロセッサ５のＡＤ入力端に接続されている。

第３スイッチ４ｇは、一方の接点が第２アンプ４ｂの出力端に接続され、他方の接点がプロセッサ５のＡＤ入力端に接続されている。第４スイッチ４ｈは、一方の接点が第３アンプ４ｃの出力端に接続され、他方の接点がプロセッサ５のＡＤ入力端に接続されている。第５スイッチ４ｉは、一方の接点が第４アンプ４ｄの出力端に接続され、他方の接点がプロセッサ５のＡＤ入力端に接続されている。

このような増幅部４の第１〜第５スイッチ４ｅ〜４ｉは、プロセッサ５によって開閉動作が制御される。また、第１〜第５スイッチ４ｅ〜４ｉのうち、第２〜第５スイッチ４ｆ〜４ｉは、本発明のアンプ選択回路を構成している。すなわち、第２〜第５スイッチ４ｆ〜４ｉは、複数のアンプつまり第１〜第４アンプ４ａ〜４ｄの出力端を択一的に選択してプロセッサ５（信号処理部）に接続する。

プロセッサ５は、第１〜第５スイッチ４ｅ〜４ｉを介して順次入力される電圧信号をＡ/Ｄ変換してデジタル信号として取り込むことによって電圧信号の大きさ（振幅）を検出するマイクロプロセッサである。このプロセッサ５は、本発明における単一の信号処理部及び制御部に相当する。

すなわち、プロセッサ５は、内部にＡ/Ｄ変換回路を備え、入力部１に外部から入力され、また自己診断機能部２、マルチプレクサ３及び増幅部４を経由して順次入力される入力信号（電圧信号）を電圧データに順次変換し、この電圧データをソフトウエア的に処理することにより電圧信号の大きさ（振幅）を検出する。

また、このプロセッサ５は、このような入力信号の検出処理の一環として自己診断機能部２を制御することにより、外部接続線の健全性を判定する。さらに、このプロセッサ５は、このような入力信号の検出処理の一環としてマルチプレクサ３及び増幅部４を制御することにより、Ａ/Ｄ変換回路に入力させる入力信号の順番を電圧データに他の電圧データのクロストークが混入しないように調整する。

次に、本実施形態に係る電池電圧検出装置の動作、特にプロセッサ５による上記クロストークを軽減あるいは除去するための入力信号の順番設定動作について詳しく説明する。

最初に、プロセッサ５は、入力信号をＡ/Ｄ変換回路に順次入力させて電圧データに変換する場合に、物理チャンネルグループの共通する入力信号が連続して入力しないようにマルチプレクサ３及び増幅部４を制御する。すなわち、プロセッサ５は、マルチプレクサ３及び増幅部４を制御することによって、図２に矢印で示す順序で入力信号をＡ/Ｄ変換回路に順次入力させる。

プロセッサ５は、第０物理チャンネルグループに属する電圧信号（システム電源電圧入力１）を第１アンプ４ａ及び第２スイッチ４ｆを介してＡ/Ｄ変換回路に入力させると、続いて第１物理チャンネルグループに属する無信号を第２アンプ４ｂ及び第３スイッチ４ｇを介してＡ/Ｄ変換回路に入力させ、続いて第２物理チャンネルグループに属する電圧信号（システム電源電圧入力２）を第３アンプ４ｃ及び第４スイッチ４ｈを介してＡ/Ｄ変換回路に入力させる。

そして、プロセッサ５は、続いて第３物理チャンネルグループに属する無信号を第３アンプ４ｄ及び第４スイッチ４ｉを介してＡ/Ｄ変換回路に入力させると、さらに第０物理チャンネルグループに属する電圧信号（センサ電圧入力９）を第１アンプ４ａ及び第２スイッチ４ｆを介してＡ/Ｄ変換回路に入力させる。そして、以下の図２に矢印で示す順番で各入力信号をＡ/Ｄ変換回路に入力させる。

このような入力信号のＡ/Ｄ変換回路に対する入力順序（第１入力順序）は、同一アンプから連続して入力信号をＡ/Ｄ変換回路に入力させるのではなく、異なるアンプから入力信号を連続してＡ/Ｄ変換回路に入力させるものである。すなわち、このような第１入力順序は、先の入力信号によってアンプ内に蓄積した残留電荷が十分に放電する前に次の入力信号が入力されて先の入力信号と次の入力信号との間でクロストークが発生することを抑制あるいは防止するものである。

また、プロセッサ５は、上述した第１入力順序に代えて、図３に示すような第２入力順序を設定する。この第２入力順序は、同一の物理チャンネルグループの入力信号を連続してＡ/Ｄ変換回路に入力させるものであるが、物理チャンネルグループ毎に信号インピーダンスが最も高い入力信号を先頭に設定すると共に、各物理チャンネルグループ間に空端子つまり無信号状態を配置する。

このような第２入力順序は、Ａ/Ｄ変換回路に連続して入力させる同一の物理チャンネルグループの入力信号の第１順番に信号インピーダンスが最も高い入力信号を設定し、かつ途中（つまり各物理チャンネルグループ間）に無信号を配置することによって、先の入力信号と次の入力信号との間のチャンネル間クロストークを抑制するものである。ただし、第２入力順序は、入力部１における入力端子の個数が入力信号のチャンネル数よりも多く設定されている場合に採用可能なものである。

このような本実施形態によれば、チャンネル間クロストークの抑制用に新たな回路を設けるのではなく、先にアンプに入力された入力信号の残留電荷がより低減する入力信号の入力順序となるようにマルチプレクサ３及び増幅部４のアンプ選択回路（第２〜第５スイッチ４ｆ〜４ｉ）を制御するので、コストアップや実装面積の増大を従来よりも抑制しつつチャンネル間クロストークを抑制することが可能である。

なお、本発明は上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では、入力信号に施す信号処理としてＡ/Ｄ変換処理を施す場合について説明したが、本発明はこれに限定されない。

（２）上記実施形態では、プロセッサ５がマルチプレクサ３を制御したが、本発明はこれに限定されない。別途設けた制御部によりマルチプレクサ３を制御してもよい。

（３）上記実施形態では、物理チャンネルグループの個数を４つとしたが、本発明はこれに限定されない。また、入力端子の個数は、当然に２０個に限定されない。すなわち、マルチプレクサ３における入力端の個数は２０個に限定されず、出力端の個数も５個に限定されない。

１入力部
２自己診断機能部
３マルチプレクサ
４増幅部
４ａ第１アンプ
４ｂ第２アンプ
４ｃ第３アンプ
４ｄ第４アンプ
４ｅ第１スイッチ
４ｆ第２スイッチ（アンプ選択回路）
４ｇ第３スイッチ（アンプ選択回路）
４ｈ第４スイッチ（アンプ選択回路）
４ｉ第５スイッチ（アンプ選択回路）
５プロセッサ（信号処理部、制御部）

Claims

多チャンネルの入力信号に所定の信号処理を施す多チャンネル回路であって、
複数の入力端子と、
入力端が前記入力端子に各々接続され、前記入力端子を順次選択して出力端に接続するマルチプレクサと、
自らの入力端が前記マルチプレクサの出力端に接続されるアンプと、
自らの入力端が前記アンプの出力端に接続され、前記入力信号に所定の信号処理を施す単一の信号処理部と、
前記マルチプレクサを制御する制御部とを備え、
前記制御部は、先に前記アンプに入力された前記入力信号の残留電荷がより低減する前記入力信号の入力順序となるように前記マルチプレクサを制御することを特徴とする多チャンネル回路。
前記アンプは、並列接続された状態で複数設けられ、
複数の前記アンプの出力端を択一的に選択して前記信号処理部に接続するアンプ選択回路をさらに備え、
前記制御部は、同一の前記アンプから出力される前記入力信号が前記信号処理部に連続して入力されないように前記マルチプレクサ及び前記アンプ選択回路を制御する
ことを特徴とする請求項１に記載の多チャンネル回路。
前記アンプは、並列接続された状態で複数設けられ、
複数の前記アンプの出力端を択一的に選択して前記信号処理部に接続するアンプ選択回路をさらに備え、
前記制御部は、前記入力端子の個数が前記入力信号のチャンネル数よりも多い場合に、信号インピーダンスが最も高い前記入力信号を第１順番とし、かつ、途中に無信号が配置された状態で前記入力信号が前記信号処理部に連続して入力するように前記マルチプレクサ及び前記アンプ選択回路を制御する
ことを特徴とする請求項１に記載の多チャンネル回路。
前記信号処理部は、前記入力信号にＡ／Ｄ変換処理を施すＡ／Ｄ変換回路であることを特徴とする請求項１〜３のいずれか一項に記載の多チャンネル回路。
前記入力信号は、電池電圧を示す電圧信号であり、
前記信号処理部は、前記電圧信号をＡ／Ｄ変換処理して前記電池電圧を検出することを特徴とする請求項４に記載の多チャンネル回路。