JPH06214674A - Ｃｐｕおよびｅｅｐｒｏｍを有するマイクロプロセッサ - Google Patents

Ｃｐｕおよびｅｅｐｒｏｍを有するマイクロプロセッサ

Info

Publication number
JPH06214674A
JPH06214674A JP5256526A JP25652693A JPH06214674A JP H06214674 A JPH06214674 A JP H06214674A JP 5256526 A JP5256526 A JP 5256526A JP 25652693 A JP25652693 A JP 25652693A JP H06214674 A JPH06214674 A JP H06214674A
Authority
JP
Japan
Prior art keywords
clock
microprocessor
frequency
cpu
eeprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5256526A
Other languages
English (en)
Inventor
Wolfgang Pockrandt
ポクラント ウオルフガング
Heinz Schuetzeneder
シユツツエンダー ハインツ
Erwin Papelitzky
パペリツキ エルウイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH06214674A publication Critical patent/JPH06214674A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microcomputers (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】 ＣＰＵと、ＥＥＰＲＯＭ形式のメモリと、保
護装置ＳＶとを有するマイクロプロセッサを、より高い
クロック周波数で作動させられるときにも、ＥＥＰＲＯ
Ｍの内容の一義的な読取りが保証されているように構成
する。 【構成】 保護装置ＳＶがさらに周波数認識装置ＦＥを
含み、この装置が外部から入力されたマイクロプロセッ
サクロックを与えられており、またＣＰＵの駆動のため
に予定されているクロック信号のクロック周波数の減少
を、検出されたマイクロプロセッサクロックのクロック
周波数に関係して生じさせ、また選択接続装置ＳＥＬ
が、ＥＥＰＲＯＭメモリ読取りアクセスの間のみクロッ
ク調整ユニットＴＫＥから与えられるクロックをＣＰＵ
に伝達するように駆動される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、中央制御ユニットと、
ＥＥＰＲＯＭ形式のメモリと、ＥＥＰＲＯＭメモリ内の
読取り過程の間に中央制御ユニットのクロック周波数
が、メモリの読取りが確実に保証されている限界値を越
えないことを保証する保護装置とを有するマイクロプロ
セッサであって、保護装置が、クロック調整ユニットを
含んでおり、このユニットがマイクロプロセッサクロッ
クを外部から入力するためのクロック入力端を有し、ま
たメモリの読取り過程の間はその他の過程にくらべて延
長されたクロックサイクルを有するクロック信号を、中
央制御ユニットを制御するためのクロック信号として与
えるように読取り過程の間はマイクロプロセッサクロッ
クを周波数逓減により減少させ、また保護装置が、２つ
のクロック信号入力端および１つのクロック信号出力端
を有する選択接続装置を含んでおり、その際に選択接続
装置のクロック信号入力端がマイクロプロセッサのクロ
ック信号入力端と一括接続されており、選択接続装置の
他方のクロック信号入力端がクロック調整ユニットのク
ロック信号出力端と接続されており、また選択接続装置
のクロック信号出力端が中央制御ユニットを駆動するた
めのクロック信号を与え、またその際に選択接続装置
が、クロック信号入力端に与えられているマイクロプロ
セッサクロックおよびクロック調整ユニットから与えら
れるクロックを交互に中央制御ユニットに伝達するよう
に中央制御ユニットにより駆動されているマイクロプロ
セッサに関する。
【０００２】
【従来の技術】このようなマイクロプロセッサは特に確
実性が重要なシステムに使用される。ここで確実性が重
要なシステムとは、マイクロプロセッサがＥＥＰＲＯＭ
の読取りの際に実際のメモリ内容に一致しないメモリセ
ル状態を検出することが回避されなければならないシス
テムを意味する。たとえば債権−債務システムまたは立
ち入り管理またはアクセスシステムに採用されるチップ
カードに使用するためのマイクロプロセッサがそれに該
当する。
【０００３】冒頭に記載した種類のマイクロプロセッサ
はドイツ特許第 4029598A1号明細書に記載されている。
そこに記載されているマイクロプロセッサでは特定の時
間間隔のなかで外部から与えられるマイクロプロセッサ
クロック信号が常に特定の第１の時間の間は直接に、ま
た同じく特定の第２の時間の間は特定の値により分割さ
れた周波数により中央制御ユニットに与えられる。その
際に第１および第２の時間の和は特定の時間間隔の継続
時間に一致する。こうして、平均クロック周波数が特定
の時間間隔の間の実際に生ずる読取り過程に無関係に一
定にとどまることが保証される。しかし、そのためには
複雑な回路装置が必要である。
【０００４】ドイツ特許第 3834227A1号明細書には、中
央制御ユニットおよびメモリを有し、メモリに供給され
るクロック信号が分周器により所望の周波数に変換され
るマイクロプロセッサが記載されている。ただしそこで
は中央制御ユニットに供給されるクロック信号の周波数
は変更されない。
【０００５】ＥＥＰＲＯＭ形式の通常の半導体メモリの
読取り過程は特定の最小時間を必要とする。従って、通
常のＥＥＰＲＯＭの内容の確実で一義的な読出しはそれ
ぞれ最も速くて、読取る中央ユニットまたはＣＰＵの約
１０ＭＨｚのクロック周波数に相当する時間中に実行可
能である。ＣＰＵがより大きいクロック周波数により作
動させられると、それはＥＥＰＲＯＭから常に等しい二
値の値、すなわち１のみもしくは０のみを読出す。
【０００６】Ｎ‐ＭＯＳ技術により実現されたマイクロ
プロセッサのなかにＥＥＰＲＯＭ形式のメモリを使用す
る際には、このことは問題に通じない。なぜならば、こ
のようなプロセッサのなかのＣＰＵは約６ＭＨｚの最大
周波数で作動させられ得るからである。しかし、最近の
マイクロプロセッサは、特にＣＭＯＳ技術での実現の際
には、３０ＭＨｚまでのＣＰＵのクロック周波数により
作動させられ得る。
【０００７】このようなプロセッサのなかにＥＥＰＲＯ
Ｍ形式のメモリが使用されるならば、このプロセッサ
は、メモリ内容の確実な読取りを前提として、このよう
な高いクロック周波数で作動させられてはならない。し
かし、ＣＰＵによるＥＥＰＲＯＭのメモリ内容の一義的
ではない読取りを達成するため、誰かが正当ではない仕
方で、たとえばチップカードのなかに組み込まれている
このようなマイクロプロセッサを相応に高いクロック周
波数で作動させることを排除することはできない。
【０００８】
【発明が解決しようとする課題】本発明の課題は、冒頭
に記載した種類のマイクロプロセッサであって、より高
いクロック周波数で作動させられるときにも、ＥＥＰＲ
ＯＭの内容の一義的な読取りが保証されているマイクロ
プロセッサを提供することである。
【０００９】
【課題を解決するための手段】この課題は請求項１の特
徴を有するマイクロプロセッサにより解決される。有利
な実施態様は請求項２以下の対象である。
【００１０】本発明によるマイクロプロセッサの保護装
置のなかに含まれているクロック調整ユニットは、ＥＥ
ＰＲＯＭの読取り過程の間は通常のクロックサイクル時
間にくらべて延長されたクロックサイクルを有するクロ
ック信号を、ＣＰＵを制御するためのクロック信号とし
て与えるように、読取り過程の間はマイクロプロセッサ
クロックを周波数逓減により減少させる。このようなク
ロック調整ユニットは、外部から入力されたプロセッサ
クロックにより駆動される周波数逓減器を含み得る。さ
らに少なくとも２つの入力端および出力端を有する選択
接続装置が設けられ、その際に入力端の１つは外部から
入力されるプロセッサクロックを与えられ、また少なく
とも１つの入力端は周波数逓減器の少なくとも１つの出
力端と一括接続されている。その際、選択接続装置とし
て論理ゲートまたはマルチプレクサ装置が使用され得
る。
【００１１】さらに本発明によるマイクロプロセッサは
内部クロック発生器を含んでおり、そのクロック周波数
はＥＥＰＲＯＭの確実な読取りが可能である限界周波数
よりも大きくなく、またそのクロック周波数は外部操作
によりこの限界周波数よりも大きくなり得ない。この場
合、クロック調整ユニットは、通常は外部から供給され
るプロセスクロックをＣＰＵに接続し、またＥＥＰＲＯ
Ｍの読取り過程の間は内部ユニットから供給されるクロ
ックをＣＰＵに接続する切換装置から成り得る。
【００１２】本発明によるクロック調整ユニットに対す
る周波数逓減器としてはカウンタが使用され、その際に
特にプログラム可能なカウンタが使用され得る。
【００１３】本発明によるマイクロプロセッサの実施例
では、安全装置は外部から供給されるプロセッサクロッ
クのクロック周波数を検出するための装置と、検出され
たプロセッサクロック周波数に関係してＣＰＵの駆動の
ために予定されているクロック周波数の減少を生じさせ
る制御ユニットとを含んでいる。
【００１４】他の実施例では、このようなプロセッサの
安全装置は、外部から供給されるプロセッサクロックの
クロック周波数を検出するための装置の代わりに、ＣＰ
Ｕの駆動のために予定されているクロック周波数を検出
するための装置を含んでいる。
【００１５】特に好ましい実施例では、本発明によるマ
イクロプロセッサは、ＥＥＰＲＯＭ内の読取り過程の間
はプロセッサのクロック周波数を固定的に予め定められ
た係数だけ減じ、またクロック周波数の限界値の到達の
際にのみクロック周波数に対する減少係数を大きくする
保護装置を含んでいる。その際に、クロック周波数に対
する大きくされた減少係数の大きさがＣＰＵに供給され
るクロック周波数の実際の値に関係して変更されること
は好ましい。
【００１６】クロック周波数の前記の減少の際にクロッ
ク周波数がＥＥＰＲＯＭ内のそのつどの読取りサイクル
に対してのみ、たとえば待ちサイクル、いわゆる待ち状
態の挿入により減ぜられることは好ましい。
【００１７】本発明によれば、プロセッサクロックがＥ
ＥＰＲＯＭの読出しの間は待ち状態回路を介して特定の
数のクロックに対して停止されることによって、プロセ
ッサクロック周波数に無関係にＥＥＰＲＯＭ内の本来の
読取り過程に対して常に十分な時間が残されている。こ
うして、ＥＥＰＲＯＭの確実な読出しのための十分な時
間が得られるにも拘らず、マイクロプロセッサの命令進
行が不変に保たれている。待ちクロック、いわゆる待ち
状態の数は、コントローラがなお機能する最高のクロッ
ク周波数の際にも申し分のない読出しが保証されている
ように選定されていなければならない。読取り過程の間
のクロック周波数の一般的な増大の際に、このことは低
いクロック周波数の際に不必要な遅延を意味する。従っ
て、本発明の特別な実施例では、ＣＰＵの駆動のために
予定されているクロック周波数またはプロセッサクロッ
ク周波数を評価する適応する待ちクロックが供給されて
いる。その場合、求められた実際のクロック周波数に関
係して、マイクロプロセッサの通常の処理速度を不必要
に制限することなしに、常に申し分のない読出しが保証
されるように、待ち状態回路により強制される待ちクロ
ックの数が段階的に高められる。
【００１８】
【実施例】以下、図面により本発明を一層詳細に説明す
る。
【００１９】図面には、中央制御ユニットＣＰＵ、ＥＥ
ＰＲＯＭ形式のメモリＥＥＰＲＯＭ、たとえばＲＡＭメ
モリ、ＲＯＭメモリおよびコプロセッサのようなその他
の回路ユニットＲＲＣならびに保護装置ＳＶを有する本
発明によるマイクロプロセッサの実施例の概要図が示さ
れている。保護装置ＳＶは外部クロック信号を与えられ
得るマイクロプロセッサクロック入力端ＥＴとＣＰＵの
クロック入力端ＣＴとの間に接続されている。保護装置
ＳＶはＣＰＵから信号線ＥＬＺを介して、ＥＥＰＲＯＭ
読取りアクセスを指示する信号を供給される。図示され
ている実施例ではクロック入力端ＥＴは、クロック調整
ユニットＴＫＥと選択接続装置ＳＥＬの入力端とに接続
されている。さらにクロック入力端ＥＴは周波数認識装
置ＦＥの入力端と一括接続されている。周波数認識装置
ＦＥは、周波数限界値を与えられている別の入力端ＴＧ
を有する。周波数認識装置ＦＥの出力端はクロック調整
ユニットの制御入力端と接続されており、またこれに、
クロック限界周波数値ＴＧとクロック入力端ＥＴに与え
られているマイクロプロセッサクロックとの間の関係に
関係する信号を供給する。ＣＰＵから到来する制御線Ｅ
ＬＺは選択接続装置ＳＥＬに接続されており、また場合
によってはクロック調整ユニットＴＫＥにも接続され得
る。調整されたクロックを導くクロック調整ユニットの
出力端は選択接続装置ＳＥＬの別のクロック入力端と接
続されている。外部から供給されたクロックをＥＥＰＲ
ＯＭへの読取りアクセスの間は逓減する課題を有するク
ロック調整ユニットは好ましくは、周波数逓減を行うロ
ード可能なカウンタを含んでいる。出力すべき調整され
たクロックはそれによって、カウンタの分周比により定
められた数の外部クロックサイクルの入力が行われるま
で停止される。カウントまたは分周過程は制御線ＥＬＺ
上の制御信号により開始される。周波数認識のための装
置ＦＥの出力信号によりクロック調整ユニットのカウン
ト装置の分周比が場合によっては設定され得る。
【００２０】選択接続装置ＳＥＬは、制御線ＥＬＺ上に
与えられておりまた中央制御ユニットＣＰＵから供給さ
れた信号に関係して、クロック入力端ＥＴに与えられて
いる外部クロック信号もしくはクロック調整ユニットＴ
ＫＥから供給された調整されたクロックをＣＰＵに伝達
する。
【００２１】本発明による装置のなかでマイクロプロセ
ッサの正常な動作周波数がＥＥＰＲＯＭの確実な読取り
が保証されている限界周波数よりも高い場合には、各読
取り過程の間に、すなわちＣＰＵが制御線ＥＬＺ上に相
応の信号を出力するときには常に、ＥＥＰＲＯＭの限界
周波数およびマイクロプロセッサの動作周波数により決
定された予め定められた分周比を有する入力端ＥＴに供
給された外部クロックを調整し、また相応により長いク
ロックサイクル信号をＣＰＵに接続することが推奨され
る。クロック入力端ＥＴにおけるクロック周波数の許容
できないそれ以上の上昇の結果としてＥＥＰＲＯＭメモ
リの許容できない読取り過程が行われることを排除する
ため、さらに、入力端ＥＴに供給される実際のクロック
周波数に関係して周波数認識のための装置ＦＥによりク
ロック調整ユニットＴＫＥの分周比を上昇させることが
推奨される。この上昇は段階的に入力端ＥＴにおける実
際に求められたクロック周波数値に関係して行われ得
る。しかし、簡単に実現できる点で特に好ましい本発明
の実施例では、クロック調整ユニットはただ２つの異な
る分周比または遅延係数よって動作する。すなわち正常
動作に対して予定されている前記の遅延値と、使用され
るＣＰＵにより最大処理可能なクロック周波数限界値と
ＥＥＰＲＯＭへの確実なアクセスを保証する最大の限界
周波数との比により決定される遅延係数または分周比と
によってのみ動作する。このような装置では、クロック
調整ユニットＴＫＥは、それから供給される調整された
クロックサイクルの長さを、周波数認識装置ＦＥがクロ
ック周波数入力端ＥＴにおいて、クロック調整ユニット
の両分周比の低いほうにおいてＥＥＰＲＯＭ読取りアク
セスに対する許容可能な限界周波数を超過する周波数の
調整されたクロックに通ずるであろうクロックを認識す
るか否かに関係して変更する。この場合には周波数認識
装置ＦＥは入力端ＥＴに供給されるマイクロプロセッサ
クロック周波数を確実なＥＥＰＲＯＭ読取りアクセスに
対する限界周波数と比較する必要はなく、ＥＥＰＲＯＭ
読取りアクセスに対する限界周波数およびクロック調整
ユニットの小さいほうの分周比または遅延係数から生ず
る限界周波数と比較する。
【００２２】周波数認識装置ＦＥはその出力信号によ
り、外部から供給されたクロックが特定の限界周波数を
超過しているか否かを指示する。本発明の実施例では、
限界周波数の超過の状態は、セット入力端で高域通過フ
ィルタを介して駆動されるフリップフロップのなかに記
憶される。そのリセット入力端は低域通過フィルタを介
して限界周波数以下への周波数の後続の低下の後に能動
化される。限界周波数の範囲内での永久的な切換過程を
回避するため、本発明のこのような実施例では高域通過
および低域通過フィルタパラメータの相応の選定により
ヒステリシスが設定可能である。
【図面の簡単な説明】
【図１】本発明によるマイクロプロセッサの実施例のブ
ロック図。
【符号の説明】
ＣＰＵ 中央制御ユニット ＣＴ マイクロプロセッサのクロック入力端 ＥＥＰＲＯＭ ＥＥＰＲＯＭ形式のメモリ ＥＬＺ 信号線 ＥＴ クロック入力端 ＦＥ 周波数認識装置 ＲＲＣ その他の回路ユニット ＳＥＬ 選択接続装置 ＳＶ 保護装置 ＴＧ 周波数限界値入力端 ＴＫＥ クロック調整装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エルウイン パペリツキ ドイツ連邦共和国 82349 ペンテンリー ト ビルケンアレー 21ベー

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 中央制御ユニット（ＣＰＵ）と、ＥＥＰ
    ＲＯＭ形式のメモリ（ＥＥＰＲＯＭ）と、ＥＥＰＲＯＭ
    メモリ（ＥＥＰＲＯＭ）内の読取り過程の間に中央制御
    ユニット（ＣＰＵ）のクロック周波数が、メモリ（ＥＥ
    ＰＲＯＭ）の読取りが確実に保証されている限界値を越
    えないことを保証する保護装置（ＳＶ）とを有するマイ
    クロプロセッサであって、 保護装置（ＳＶ）が、クロック調整ユニット（ＴＫＥ）
    を含んでおり、このユニットがマイクロプロセッサクロ
    ックを外部から入力するためのクロック入力端（ＥＴ）
    を有し、またメモリ（ＥＥＰＲＯＭ）の読取り過程の間
    はその他の過程にくらべて延長されたクロックサイクル
    を有するクロック信号を、中央制御ユニット（ＣＰＵ）
    を制御するためのクロック信号として与えるように読取
    り過程の間はマイクロプロセッサクロックを周波数逓減
    により減少させ、 また保護装置（ＳＶ）が、２つのクロック信号入力端お
    よび１つのクロック信号出力端を有する選択接続装置
    （ＳＥＬ）を含んでおり、その際に選択接続装置（ＳＥ
    Ｌ）のクロック信号入力端がマイクロプロセッサのクロ
    ック信号入力端と一括接続されており、選択接続装置
    （ＳＥＬ）の他方のクロック信号入力端がクロック調整
    ユニット（ＴＫＥ）のクロック信号出力端と接続されて
    おり、また選択接続装置（ＳＥＬ）のクロック信号出力
    端が中央制御ユニット（ＣＰＵ）を駆動するためのクロ
    ック信号を与え、またその際に選択接続装置（ＳＥＬ）
    が、クロック信号入力端（ＥＴ）に与えられているマイ
    クロプロセッサクロックおよびクロック調整ユニット
    （ＴＫＥ）から与えられるクロックを交互に中央制御ユ
    ニット（ＣＰＵ）に伝達するように中央制御ユニット
    （ＣＰＵ）により駆動されているマイクロプロセッサに
    おいて、 保護装置（ＳＶ）がさらに周波数認識のための装置（Ｆ
    Ｅ）を含んでおり、この装置が外部から入力されたマイ
    クロプロセッサクロックを与えられており、また中央制
    御ユニット（ＣＰＵ）の駆動のために予定されているク
    ロック信号のクロック周波数の減少を、検出されたマイ
    クロプロセッサクロックのクロック周波数に関係して生
    じさせ、また選択接続装置（ＳＥＬ）が、ＥＥＰＲＯＭ
    メモリ読取りアクセスの間のみクロック調整ユニット
    （ＴＫＥ）から与えられるクロックを中央制御ユニット
    （ＣＰＵ）に伝達するように駆動されていることを特徴
    とするＣＰＵおよびＥＥＰＲＯＭを有するマイクロプロ
    セッサ。
  2. 【請求項２】 クロック調整ユニット（ＴＫＥ）が、外
    部から入力されたマイクロプロセッサクロックにより駆
    動される周波数逓減器を含んでいることを特徴とする請
    求項１記載のマイクロプロセッサ。
  3. 【請求項３】 選択接続装置（ＳＥＬ）が論理ゲートで
    あることを特徴とする請求項１または２記載のマイクロ
    プロセッサ。
  4. 【請求項４】 選択接続装置（ＳＥＬ）がマルチプレク
    サであることを特徴とする請求項１または２記載のマイ
    クロプロセッサ。
  5. 【請求項５】 周波数逓減器がカウンタの形態で構成さ
    れていることを特徴とする請求項２ないし４の１つに記
    載のマイクロプロセッサ。
  6. 【請求項６】 カウンタがプログラム可能であることを
    特徴とする請求項５記載のマイクロプロセッサ。
  7. 【請求項７】 カウンタの予め定められたカウンタ状態
    に関係して選択接続装置（ＳＥＬ）の少なくとも１つの
    他方の入力端に与えられている二値信号がその値を変え
    ることを特徴とする請求項５または６記載のマイクロプ
    ロセッサ。
  8. 【請求項８】 保護装置（ＳＶ）がＥＥＰＲＯＭメモリ
    （ＥＥＰＲＯＭ）内の読取り過程の間はクロック周波数
    を実際のクロック周波数に無関係に固定的に予め定めら
    れた係数だけ減じ、またクロック周波数の限界値の到達
    の際にのみクロック周波数をより大きい係数だけ減ずる
    ことを特徴とする請求項１ないし７の１つに記載のマイ
    クロプロセッサ。
  9. 【請求項９】 より大きい係数がマイクロプロセッサク
    ロック周波数の実際の値に関係して可変であることを特
    徴とする請求項８記載のマイクロプロセッサ。
JP5256526A 1992-09-22 1993-09-20 Ｃｐｕおよびｅｅｐｒｏｍを有するマイクロプロセッサ Pending JPH06214674A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4231703.7 1992-09-22
DE4231703A DE4231703C2 (de) 1992-09-22 1992-09-22 Mikroprozessor mit CPU und EEPROM

Publications (1)

Publication Number Publication Date
JPH06214674A true JPH06214674A (ja) 1994-08-05

Family

ID=6468545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5256526A Pending JPH06214674A (ja) 1992-09-22 1993-09-20 Ｃｐｕおよびｅｅｐｒｏｍを有するマイクロプロセッサ

Country Status (7)

Country Link
US (1) US5600792A (ja)
EP (1) EP0589266B1 (ja)
JP (1) JPH06214674A (ja)
DE (2) DE4231703C2 (ja)
ES (1) ES2145757T3 (ja)
HK (1) HK1003733A1 (ja)
PT (1) PT589266E (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5509076A (en) * 1994-05-02 1996-04-16 General Instrument Corporation Of Delaware Apparatus for securing the integrity of a functioning system
DE19615407C1 (de) * 1996-04-18 1997-08-21 Siemens Ag Programmierbarer Festwertspeicher mit verbesserter Zugriffszeit
US6079027A (en) * 1998-01-23 2000-06-20 Via Technologies, Inc. Computer chip set for computer mother board referencing various clock rates
GB2347566A (en) 1999-03-01 2000-09-06 Motorola Ltd Detection of excessive clock frequency
JP2002073406A (ja) * 2000-08-30 2002-03-12 Matsushita Electric Ind Co Ltd メモリアクセス制御装置
DE10046620A1 (de) * 2000-09-20 2002-03-28 Bosch Gmbh Robert Steuergerät zum Steuern/Regeln der Betriebsabläufe bei einem Kraftfahrzeug und ein Verfahren zur Inbetriebnahme eines solchen Steuergerätes
US7035439B2 (en) * 2003-07-30 2006-04-25 Xerox Corporation System and method for measuring and quantizing document quality
EP1807760B1 (de) * 2004-10-25 2008-09-17 Robert Bosch Gmbh Datenverarbeitungssystem mit variabler taktrate
KR100887238B1 (ko) * 2007-08-10 2009-03-06 삼성전자주식회사 파이프라인 시스템의 동적 클럭 제어 장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458308A (en) * 1980-10-06 1984-07-03 Honeywell Information Systems Inc. Microprocessor controlled communications controller having a stretched clock cycle
US4438490A (en) * 1981-10-01 1984-03-20 Honeywell Information Systems Inc. Clock control of a central processing unit from a monitor interface unit
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
JPH0623954B2 (ja) * 1985-03-29 1994-03-30 富士通株式会社 情報処理装置の性能調整方式
JPS62204345A (ja) * 1986-03-05 1987-09-09 Oki Electric Ind Co Ltd マイクロコンピユ−タ
JPH06101043B2 (ja) * 1988-06-30 1994-12-12 三菱電機株式会社 マイクロコンピュータ
US5163146A (en) * 1988-10-14 1992-11-10 International Business Machines Corporation System responsive to interrupt levels for changing and restoring clock speed by changing and restoring a register value
JPH02137009A (ja) * 1988-11-18 1990-05-25 Seiko Epson Corp 外部デバイス制御装置
US5115503A (en) * 1989-01-12 1992-05-19 Dell U.S.A. Corporation System for adapting its clock frequency to that of an associated bus only when it requires usage thereof
US5199032A (en) * 1990-09-04 1993-03-30 Motorola, Inc. Microcontroller having an EPROM with a low voltage program inhibit circuit
DE4029598A1 (de) * 1990-09-19 1992-03-26 Philips Patentverwaltung Schaltungsanordnung zur zeitweisen verzoegerung des programmablaufs in einem mikroprozessor

Also Published As

Publication number Publication date
EP0589266B1 (de) 2000-04-26
EP0589266A1 (de) 1994-03-30
DE4231703C2 (de) 1996-01-11
DE59310017D1 (de) 2000-05-31
US5600792A (en) 1997-02-04
DE4231703A1 (de) 1994-03-24
HK1003733A1 (en) 1998-11-06
ES2145757T3 (es) 2000-07-16
PT589266E (pt) 2000-10-31

Similar Documents

Publication Publication Date Title
JPH06214674A (ja) Ｃｐｕおよびｅｅｐｒｏｍを有するマイクロプロセッサ
JPH11500554A (ja) チップカード
US20030226084A1 (en) Semiconductor integrated circuit
US5222026A (en) Apparatus for outputting data corresponding to a metal mold of a die casting machine and method for outputting the data therefor
US5365183A (en) Single chip microcomputer having two kinds of timer functions
WO1993019409A1 (en) Programmable controller with fast i/o scan
KR100339257B1 (ko) 전압검출회로
EP0178328A1 (en) Analog input control system
JPS6130355A (ja) 工作機械における適応制御装置
JPS6240735B2 (ja)
JPH01246602A (ja) プログラマブルコントローラ用特殊機能ユニット
JPH0720963A (ja) クロック発振器の動作制御回路
KR100442290B1 (ko) 프로그램 카운터 제어회로
EP0422246A1 (en) Programmable controller
JPS61110242A (ja) マイクロコンピユ−タの割込み信号検出方法
JPS61232944A (ja) 車両積載用計算機制御システムのウオツチ・ドツグ・タイマ
JPH01177630A (ja) マイクロコンピュータ装置
JPS62198940A (ja) マイクロコンピユ−タ使用制御装置における異常検出方式
JPS63271545A (ja) ウオツチドツグタイマ
JPH06250864A (ja) プログラマブルコントローラの誤出力防止方法
JPH0430910A (ja) 同期タッピング機能を備えた数値制御装置
JP2799753B2 (ja) パルス幅変調制御装置
JPH02224082A (ja) ワンチップマイクロコンピュータ
JP2000285285A (ja) 自動販売機
JPH04107792A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031113