JPH0621101A - ショットキゲート型電界効果トランジスタ - Google Patents
ショットキゲート型電界効果トランジスタInfo
- Publication number
- JPH0621101A JPH0621101A JP826891A JP826891A JPH0621101A JP H0621101 A JPH0621101 A JP H0621101A JP 826891 A JP826891 A JP 826891A JP 826891 A JP826891 A JP 826891A JP H0621101 A JPH0621101 A JP H0621101A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain electrode
- gate electrode
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】半絶縁性半導体基板の一主面に動作層が形成さ
れ、前記動作層にリセスが形成され、前記リセス領域に
ゲート電極が形成され、前記リセスの外側に高濃度オー
ミック層を隔ててソース電極およびドレイン電極が形成
されたショットキゲート型電界効果トランジスタにおい
て、前記ゲート電極と前記ドレイン電極との間の前記リ
セス領域に高さ50〜100nm、幅0.1〜0.3μ
mの凸部を有することを特徴とするショットキゲート型
電界効果トランジスタ。 【効果】ゲート電極とドレイン電極との間のリセス領域
に凸部を設けた。その結果、疑似的にリセス幅を短くし
て高出力化が可能になり、電極間隔を拡げることにより
高耐圧化が可能になった。
れ、前記動作層にリセスが形成され、前記リセス領域に
ゲート電極が形成され、前記リセスの外側に高濃度オー
ミック層を隔ててソース電極およびドレイン電極が形成
されたショットキゲート型電界効果トランジスタにおい
て、前記ゲート電極と前記ドレイン電極との間の前記リ
セス領域に高さ50〜100nm、幅0.1〜0.3μ
mの凸部を有することを特徴とするショットキゲート型
電界効果トランジスタ。 【効果】ゲート電極とドレイン電極との間のリセス領域
に凸部を設けた。その結果、疑似的にリセス幅を短くし
て高出力化が可能になり、電極間隔を拡げることにより
高耐圧化が可能になった。
Description
【0001】
【産業上の利用分野】本発明はショットキゲート型電界
効果トランジスタに関し、特に高周波・高出力・高耐圧
のショットキゲート型電界効果トランジスタに関するも
のである。
効果トランジスタに関し、特に高周波・高出力・高耐圧
のショットキゲート型電界効果トランジスタに関するも
のである。
【0002】
【従来の技術】従来技術による電界効果トランジスタに
ついて、図2を参照して説明する。
ついて、図2を参照して説明する。
【0003】半絶縁性半導体基板1上に動作層2および
高濃度キャップ層3が積層されている。動作層2に形成
されたリセスにショットキ接触するゲート電極6が形成
され、両側にオーミック接続するソース電極7およびド
レイン電極8が形成されている。
高濃度キャップ層3が積層されている。動作層2に形成
されたリセスにショットキ接触するゲート電極6が形成
され、両側にオーミック接続するソース電極7およびド
レイン電極8が形成されている。
【0004】ゲート電極6とソース電極7との間隔は、
ソース抵抗を低減するため十分短くする必要がある。
ソース抵抗を低減するため十分短くする必要がある。
【0005】ゲート電極6とドレイン電極8との間隔
は、高出力化・高周波化のため十分短くする必要があ
る。一方高耐圧化のためにゲート電極6とドレイン電極
8との間隔を長くする必要がある。
は、高出力化・高周波化のため十分短くする必要があ
る。一方高耐圧化のためにゲート電極6とドレイン電極
8との間隔を長くする必要がある。
【0006】したがってショットキゲート型電界効果ト
ランジスタのリセス幅は、この相反する条件を考慮して
設計されていた。
ランジスタのリセス幅は、この相反する条件を考慮して
設計されていた。
【0007】
【発明が解決しようとする課題】従来のショットキゲー
ト型電界効果トランジスタは、ゲート電極とドレイン電
極との間のリセス幅によって出力と耐圧とが制限され、
高出力・高耐圧化への妨げになっていた。
ト型電界効果トランジスタは、ゲート電極とドレイン電
極との間のリセス幅によって出力と耐圧とが制限され、
高出力・高耐圧化への妨げになっていた。
【0008】
【課題を解決するための手段】本発明のショットキゲー
ト型電界効果トランジスタは、半絶縁性半導体基板の一
主面に動作層が形成され、前記動作層にリセスが形成さ
れ、前記リセス領域にゲート電極が形成され、前記リセ
スの外側に高濃度オーミック層を隔ててソース電極およ
びドレイン電極が形成され、かつ前記ゲート電極と前記
ドレイン電極との間の前記リセス領域に高さ50〜10
0nm、幅0.1〜0.3μmの凸部を有するものであ
る。
ト型電界効果トランジスタは、半絶縁性半導体基板の一
主面に動作層が形成され、前記動作層にリセスが形成さ
れ、前記リセス領域にゲート電極が形成され、前記リセ
スの外側に高濃度オーミック層を隔ててソース電極およ
びドレイン電極が形成され、かつ前記ゲート電極と前記
ドレイン電極との間の前記リセス領域に高さ50〜10
0nm、幅0.1〜0.3μmの凸部を有するものであ
る。
【0009】
【実施例】本発明の第1の実施例について、図1(a)
を参照して説明する。
を参照して説明する。
【0010】半絶縁性半導体基板1上に動作層2、高濃
度キャップ層3がエピタキシャル成長されている。高濃
度キャップ層3上にはソース電極7およびドレイン電極
8を形成する。
度キャップ層3がエピタキシャル成長されている。高濃
度キャップ層3上にはソース電極7およびドレイン電極
8を形成する。
【0011】ソース電極7とドレイン電極8との間には
深さ0.1〜0.3μmのリセスが形成され、その中の
動作層2上にショットキ特性を示すゲート電極6を形成
する。リセスを形成する際にゲート電極6とドレイン電
極8との間のリセス内に凸部4を形成する。
深さ0.1〜0.3μmのリセスが形成され、その中の
動作層2上にショットキ特性を示すゲート電極6を形成
する。リセスを形成する際にゲート電極6とドレイン電
極8との間のリセス内に凸部4を形成する。
【0012】ゲート電極6と凸部4との距離を0.2〜
0.5μmと短くすることにより高出力化を図り、ゲー
ト電極6とドレイン電極8との距離を1〜2μmと十分
長くすることによりドレイン耐圧の向上を図る。
0.5μmと短くすることにより高出力化を図り、ゲー
ト電極6とドレイン電極8との距離を1〜2μmと十分
長くすることによりドレイン耐圧の向上を図る。
【0013】つぎに本発明の第2の実施例について、図
1(b)を参照して説明する。
1(b)を参照して説明する。
【0014】ここではソース電極7とドレイン電極8と
がイオン注入によって形成されたコンタクト層5上に形
成されている。ゲート電極6とソース電極7またはドレ
イン電極8との実効的な距離がリセス幅で決定される高
濃度キャップ層3の代りに、コンタクト層5を用いるこ
とにより設計上の自由度が大きいという利点がある。
がイオン注入によって形成されたコンタクト層5上に形
成されている。ゲート電極6とソース電極7またはドレ
イン電極8との実効的な距離がリセス幅で決定される高
濃度キャップ層3の代りに、コンタクト層5を用いるこ
とにより設計上の自由度が大きいという利点がある。
【0015】
【発明の効果】ゲート電極とドレイン電極との間のリセ
ス領域に凸部を設けた。
ス領域に凸部を設けた。
【0016】その結果、疑似的にリセス幅を短くして高
出力化が可能になり、電極間隔を拡げることにより高耐
圧化が可能になった。
出力化が可能になり、電極間隔を拡げることにより高耐
圧化が可能になった。
【図1】本発明の実施例を示す断面図である。
【図2】従来技術によるショットキゲート型電界効果ト
ランジスタを示す断面図である。
ランジスタを示す断面図である。
1 半絶縁性半導体基板 2 動作層 3 高濃度キャップ層 4 凸部 5 コンタクト層 6 ゲート電極 7 ソース電極 8 ドレイン電極
Claims (1)
- 【請求項1】 半絶縁性半導体基板の一主面に動作層が
形成され、前記動作層にリセスが形成され、前記リセス
領域にゲート電極が形成され、前記リセスの外側に高濃
度オーミック層を隔ててソース電極およびドレイン電極
が形成されたショットキゲート型電界効果トランジスタ
において、前記ゲート電極と前記ドレイン電極との間の
前記リセス領域に高さ50〜100nm、幅0.1〜
0.3μmの凸部を有することを特徴とするショットキ
ゲート型電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP826891A JPH0621101A (ja) | 1991-01-28 | 1991-01-28 | ショットキゲート型電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP826891A JPH0621101A (ja) | 1991-01-28 | 1991-01-28 | ショットキゲート型電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0621101A true JPH0621101A (ja) | 1994-01-28 |
Family
ID=11688419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP826891A Pending JPH0621101A (ja) | 1991-01-28 | 1991-01-28 | ショットキゲート型電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0621101A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6787817B2 (en) | 2002-03-06 | 2004-09-07 | Renesas Technology Corporation | Compound semiconductor having a doped layer between the gate and an ohmic contact of an active region |
JP2011103377A (ja) * | 2009-11-11 | 2011-05-26 | Mitsubishi Electric Corp | へテロ接合電界効果トランジスタ及びその製造方法 |
-
1991
- 1991-01-28 JP JP826891A patent/JPH0621101A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6787817B2 (en) | 2002-03-06 | 2004-09-07 | Renesas Technology Corporation | Compound semiconductor having a doped layer between the gate and an ohmic contact of an active region |
JP2011103377A (ja) * | 2009-11-11 | 2011-05-26 | Mitsubishi Electric Corp | へテロ接合電界効果トランジスタ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6064086A (en) | Semiconductor device having lateral IGBT | |
JP5303839B2 (ja) | 絶縁ゲート炭化珪素半導体装置とその製造方法 | |
KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 jfet 디바이스 | |
JPS59193066A (ja) | Mos型半導体装置 | |
JPH08274335A (ja) | シリコンカーバイドmosfet | |
JPH09116153A (ja) | 半導体装置 | |
JP2017195224A (ja) | スイッチング素子 | |
JPS63141375A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
JPH0744273B2 (ja) | 電流制限式絶縁ゲ−ト半導体装置 | |
JPS6159666B2 (ja) | ||
JP2003069042A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JPH0786580A (ja) | 高耐圧半導体装置 | |
JP2882291B2 (ja) | 高耐圧ダイオード及びその製造方法 | |
JPH0621101A (ja) | ショットキゲート型電界効果トランジスタ | |
JPH0555594A (ja) | 縦型電界効果トランジスタ | |
JPS62128564A (ja) | 逆導電サイリスタ | |
JPS63209169A (ja) | 絶縁ゲ−ト型サイリスタ | |
JPS6136389B2 (ja) | ||
JPS626352B2 (ja) | ||
JPH07193232A (ja) | 電導度変調型トランジスタ | |
JPS60262468A (ja) | Mos型電界効果トランジスタ | |
JP2719142B2 (ja) | 電界効果トランジスタ | |
JP2540754B2 (ja) | 高耐圧トランジスタ | |
JPH0196966A (ja) | 電界効果トランジスタ | |
JP2818416B2 (ja) | Mos電界効果トランジスタ |